Searched refs:TIMING_CFG0_MRS_CYC_SHIFT (Results 1 – 17 of 17) sorted by relevance
89 #define CONFIG_SYS_DDR_TIMING_0 ((2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
125 #define CONFIG_SYS_DDR_TIMING_0 ((2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
112 (2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
151 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
147 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
97 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
73 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
120 (2 << TIMING_CFG0_MRS_CYC_SHIFT))
107 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
122 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
160 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
134 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
138 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
40 static const uint TIMING_CFG0_MRS_CYC_SHIFT = (31 - 31); variable592 mode_reg_set_cycle << TIMING_CFG0_MRS_CYC_SHIFT; in mpc83xx_sdram_probe()
1173 #define TIMING_CFG0_MRS_CYC_SHIFT 0 macro