| /openbmc/u-boot/drivers/pinctrl/renesas/ |
| H A D | pfc-r8a77970.c | 41 #define GPSR0_15 F_(DU_DB5, IP1_31_28)
168 #define IP1_31_28 FM(DU_DB5) F_(0, 0) F_(0, 0) FM(A15) FM(FXR_TXENA_N) F_(0, 0) F_(0, 0) F_(0,… macro
266 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
446 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
447 PINMUX_IPSR_GPSR(IP1_31_28, A15),
448 PINMUX_IPSR_GPSR(IP1_31_28, FXR_TXENA_N),
2270 IP1_31_28
|
| H A D | pfc-r8a77995.c | 71 #define GPSR1_8 F_(DU_DG0, IP1_31_28)
216 #define IP1_31_28 FM(DU_DG0) FM(LCDOUT8) FM(MSIOF3_SCK_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_… macro
358 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
583 PINMUX_IPSR_GPSR(IP1_31_28, DU_DG0),
584 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT8),
585 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SCK_B, SEL_MSIOF3_1),
2272 IP1_31_28
|
| H A D | pfc-r8a7795.c | 85 #define GPSR1_0 F_(A0, IP1_31_28)
227 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
410 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
688 PINMUX_IPSR_GPSR(IP1_31_28, A0),
689 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
690 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
691 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
692 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
693 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5368 IP1_31_28
|
| H A D | pfc-r8a7796.c | 91 #define GPSR1_0 F_(A0, IP1_31_28)
233 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
416 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
690 PINMUX_IPSR_GPSR(IP1_31_28, A0),
691 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
692 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
693 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
694 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
695 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5325 IP1_31_28
|
| H A D | pfc-r8a77990.c | 95 #define GPSR2_18 F_(AVB_RD2, IP1_31_28)
204 #define IP1_31_28 FM(AVB_RD2) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F… macro
368 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
585 PINMUX_IPSR_GPSR(IP1_31_28, AVB_RD2),
4942 IP1_31_28
|
| /openbmc/linux/drivers/pinctrl/renesas/ |
| H A D | pfc-r8a77970.c | 52 #define GPSR0_15 F_(DU_DB5, IP1_31_28)
179 #define IP1_31_28 FM(DU_DB5) F_(0, 0) F_(0, 0) FM(A15) FM(FXR_TXENA_N) F_(0, 0) F_(0, 0) F_(0,… macro
276 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
455 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
456 PINMUX_IPSR_GPSR(IP1_31_28, A15),
457 PINMUX_IPSR_GPSR(IP1_31_28, FXR_TXENA_N),
2243 IP1_31_28
|
| H A D | pfc-r8a77980.c | 54 #define GPSR0_15 F_(DU_DB5, IP1_31_28)
213 #define IP1_31_28 FM(DU_DB5) FM(HTX0_A) FM(PWM0_A) FM(A15) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)… macro
326 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
534 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
535 PINMUX_IPSR_MSEL(IP1_31_28, HTX0_A, SEL_HSCIF0_0),
536 PINMUX_IPSR_MSEL(IP1_31_28, PWM0_A, SEL_PWM0_0),
537 PINMUX_IPSR_GPSR(IP1_31_28, A15),
2697 IP1_31_28
|
| H A D | pfc-r8a77995.c | 80 #define GPSR1_8 F_(DU_DG0, IP1_31_28)
225 #define IP1_31_28 FM(DU_DG0) FM(LCDOUT8) FM(MSIOF3_SCK_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_… macro
367 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
593 PINMUX_IPSR_GPSR(IP1_31_28, DU_DG0),
594 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT8),
595 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SCK_B, SEL_MSIOF3_1),
2684 IP1_31_28
|
| H A D | pfc-r8a77965.c | 132 #define GPSR1_0 F_(A0, IP1_31_28)
274 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
457 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
741 PINMUX_IPSR_GPSR(IP1_31_28, A0),
742 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
743 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
744 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
745 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
746 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5554 IP1_31_28
|
| H A D | pfc-r8a77951.c | 127 #define GPSR1_0 F_(A0, IP1_31_28)
269 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
452 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
735 PINMUX_IPSR_GPSR(IP1_31_28, A0),
736 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
737 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
738 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
739 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
740 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5358 IP1_31_28
|
| H A D | pfc-r8a7796.c | 132 #define GPSR1_0 F_(A0, IP1_31_28)
274 #define IP1_31_28 FM(A0) FM(LCDOUT16) FM(MSIOF3_SYNC_B) F_(0, 0) FM(VI4_DATA8) F_(0, 0) FM(DU_D… macro
457 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
739 PINMUX_IPSR_GPSR(IP1_31_28, A0),
740 PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
741 PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
742 PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
743 PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
744 PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
5313 IP1_31_28
|
| H A D | pfc-r8a77470.c | 608 PINMUX_IPSR_GPSR(IP1_31_28, D5),
609 PINMUX_IPSR_GPSR(IP1_31_28, HRX2),
610 PINMUX_IPSR_MSEL(IP1_31_28, SCL1_B, SEL_I2C01_1),
611 PINMUX_IPSR_GPSR(IP1_31_28, PWM2_C),
612 PINMUX_IPSR_MSEL(IP1_31_28, TCLK2_B, SEL_TMU2_1),
|
| H A D | pfc-r8a77990.c | 120 #define GPSR2_18 F_(AVB_RD2, IP1_31_28)
229 #define IP1_31_28 FM(AVB_RD2) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F… macro
393 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
615 PINMUX_IPSR_GPSR(IP1_31_28, AVB_RD2),
4799 IP1_31_28
|