15425fb15SMikko Perttunen// SPDX-License-Identifier: GPL-2.0
25425fb15SMikko Perttunen#include <dt-bindings/clock/tegra194-clock.h>
35425fb15SMikko Perttunen#include <dt-bindings/gpio/tegra194-gpio.h>
45425fb15SMikko Perttunen#include <dt-bindings/interrupt-controller/arm-gic.h>
55425fb15SMikko Perttunen#include <dt-bindings/mailbox/tegra186-hsp.h>
65425fb15SMikko Perttunen#include <dt-bindings/reset/tegra194-reset.h>
75425fb15SMikko Perttunen
85425fb15SMikko Perttunen/ {
95425fb15SMikko Perttunen	compatible = "nvidia,tegra194";
105425fb15SMikko Perttunen	interrupt-parent = <&gic>;
115425fb15SMikko Perttunen	#address-cells = <2>;
125425fb15SMikko Perttunen	#size-cells = <2>;
135425fb15SMikko Perttunen
145425fb15SMikko Perttunen	/* control backbone */
155425fb15SMikko Perttunen	cbb {
165425fb15SMikko Perttunen		compatible = "simple-bus";
175425fb15SMikko Perttunen		#address-cells = <1>;
185425fb15SMikko Perttunen		#size-cells = <1>;
195425fb15SMikko Perttunen		ranges = <0x0 0x0 0x0 0x40000000>;
205425fb15SMikko Perttunen
21f69ce393SMikko Perttunen		gpio: gpio@2200000 {
22f69ce393SMikko Perttunen			compatible = "nvidia,tegra194-gpio";
23f69ce393SMikko Perttunen			reg-names = "security", "gpio";
24f69ce393SMikko Perttunen			reg = <0x2200000 0x10000>,
25f69ce393SMikko Perttunen			      <0x2210000 0x10000>;
26f69ce393SMikko Perttunen			interrupts = <GIC_SPI 288 IRQ_TYPE_LEVEL_HIGH>,
27f69ce393SMikko Perttunen				     <GIC_SPI 296 IRQ_TYPE_LEVEL_HIGH>,
28f69ce393SMikko Perttunen				     <GIC_SPI 304 IRQ_TYPE_LEVEL_HIGH>,
29f69ce393SMikko Perttunen				     <GIC_SPI 312 IRQ_TYPE_LEVEL_HIGH>,
30f69ce393SMikko Perttunen				     <GIC_SPI 320 IRQ_TYPE_LEVEL_HIGH>,
31f69ce393SMikko Perttunen				     <GIC_SPI 328 IRQ_TYPE_LEVEL_HIGH>;
32f69ce393SMikko Perttunen			#interrupt-cells = <2>;
33f69ce393SMikko Perttunen			interrupt-controller;
34f69ce393SMikko Perttunen			#gpio-cells = <2>;
35f69ce393SMikko Perttunen			gpio-controller;
36f69ce393SMikko Perttunen		};
37f69ce393SMikko Perttunen
38f89b58ceSMikko Perttunen		ethernet@2490000 {
39f89b58ceSMikko Perttunen			compatible = "nvidia,tegra186-eqos",
40f89b58ceSMikko Perttunen				     "snps,dwc-qos-ethernet-4.10";
41f89b58ceSMikko Perttunen			reg = <0x02490000 0x10000>;
42f89b58ceSMikko Perttunen			interrupts = <GIC_SPI 194 IRQ_TYPE_LEVEL_HIGH>;
43f89b58ceSMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_AXI_CBB>,
44f89b58ceSMikko Perttunen				 <&bpmp TEGRA194_CLK_EQOS_AXI>,
45f89b58ceSMikko Perttunen				 <&bpmp TEGRA194_CLK_EQOS_RX>,
46f89b58ceSMikko Perttunen				 <&bpmp TEGRA194_CLK_EQOS_TX>,
47f89b58ceSMikko Perttunen				 <&bpmp TEGRA194_CLK_EQOS_PTP_REF>;
48f89b58ceSMikko Perttunen			clock-names = "master_bus", "slave_bus", "rx", "tx", "ptp_ref";
49f89b58ceSMikko Perttunen			resets = <&bpmp TEGRA194_RESET_EQOS>;
50f89b58ceSMikko Perttunen			reset-names = "eqos";
51f89b58ceSMikko Perttunen			status = "disabled";
52f89b58ceSMikko Perttunen
53f89b58ceSMikko Perttunen			snps,write-requests = <1>;
54f89b58ceSMikko Perttunen			snps,read-requests = <3>;
55f89b58ceSMikko Perttunen			snps,burst-map = <0x7>;
56f89b58ceSMikko Perttunen			snps,txpbl = <16>;
57f89b58ceSMikko Perttunen			snps,rxpbl = <8>;
58f89b58ceSMikko Perttunen		};
59f89b58ceSMikko Perttunen
605425fb15SMikko Perttunen		uarta: serial@3100000 {
615425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
625425fb15SMikko Perttunen			reg = <0x03100000 0x40>;
635425fb15SMikko Perttunen			reg-shift = <2>;
645425fb15SMikko Perttunen			interrupts = <GIC_SPI 112 IRQ_TYPE_LEVEL_HIGH>;
655425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTA>;
665425fb15SMikko Perttunen			clock-names = "serial";
675425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTA>;
685425fb15SMikko Perttunen			reset-names = "serial";
695425fb15SMikko Perttunen			status = "disabled";
705425fb15SMikko Perttunen		};
715425fb15SMikko Perttunen
725425fb15SMikko Perttunen		uartb: serial@3110000 {
735425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
745425fb15SMikko Perttunen			reg = <0x03110000 0x40>;
755425fb15SMikko Perttunen			reg-shift = <2>;
765425fb15SMikko Perttunen			interrupts = <GIC_SPI 113 IRQ_TYPE_LEVEL_HIGH>;
775425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTB>;
785425fb15SMikko Perttunen			clock-names = "serial";
795425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTB>;
805425fb15SMikko Perttunen			reset-names = "serial";
815425fb15SMikko Perttunen			status = "disabled";
825425fb15SMikko Perttunen		};
835425fb15SMikko Perttunen
845425fb15SMikko Perttunen		uartd: serial@3130000 {
855425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
865425fb15SMikko Perttunen			reg = <0x03130000 0x40>;
875425fb15SMikko Perttunen			reg-shift = <2>;
885425fb15SMikko Perttunen			interrupts = <GIC_SPI 115 IRQ_TYPE_LEVEL_HIGH>;
895425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTD>;
905425fb15SMikko Perttunen			clock-names = "serial";
915425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTD>;
925425fb15SMikko Perttunen			reset-names = "serial";
935425fb15SMikko Perttunen			status = "disabled";
945425fb15SMikko Perttunen		};
955425fb15SMikko Perttunen
965425fb15SMikko Perttunen		uarte: serial@3140000 {
975425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
985425fb15SMikko Perttunen			reg = <0x03140000 0x40>;
995425fb15SMikko Perttunen			reg-shift = <2>;
1005425fb15SMikko Perttunen			interrupts = <GIC_SPI 116 IRQ_TYPE_LEVEL_HIGH>;
1015425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTE>;
1025425fb15SMikko Perttunen			clock-names = "serial";
1035425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTE>;
1045425fb15SMikko Perttunen			reset-names = "serial";
1055425fb15SMikko Perttunen			status = "disabled";
1065425fb15SMikko Perttunen		};
1075425fb15SMikko Perttunen
1085425fb15SMikko Perttunen		uartf: serial@3150000 {
1095425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
1105425fb15SMikko Perttunen			reg = <0x03150000 0x40>;
1115425fb15SMikko Perttunen			reg-shift = <2>;
1125425fb15SMikko Perttunen			interrupts = <GIC_SPI 117 IRQ_TYPE_LEVEL_HIGH>;
1135425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTF>;
1145425fb15SMikko Perttunen			clock-names = "serial";
1155425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTF>;
1165425fb15SMikko Perttunen			reset-names = "serial";
1175425fb15SMikko Perttunen			status = "disabled";
1185425fb15SMikko Perttunen		};
1195425fb15SMikko Perttunen
1205425fb15SMikko Perttunen		gen1_i2c: i2c@3160000 {
1215425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
1225425fb15SMikko Perttunen			reg = <0x03160000 0x10000>;
1235425fb15SMikko Perttunen			interrupts = <GIC_SPI 25 IRQ_TYPE_LEVEL_HIGH>;
1245425fb15SMikko Perttunen			#address-cells = <1>;
1255425fb15SMikko Perttunen			#size-cells = <0>;
1265425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C1>;
1275425fb15SMikko Perttunen			clock-names = "div-clk";
1285425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C1>;
1295425fb15SMikko Perttunen			reset-names = "i2c";
1305425fb15SMikko Perttunen			status = "disabled";
1315425fb15SMikko Perttunen		};
1325425fb15SMikko Perttunen
1335425fb15SMikko Perttunen		uarth: serial@3170000 {
1345425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
1355425fb15SMikko Perttunen			reg = <0x03170000 0x40>;
1365425fb15SMikko Perttunen			reg-shift = <2>;
1375425fb15SMikko Perttunen			interrupts = <GIC_SPI 207 IRQ_TYPE_LEVEL_HIGH>;
1385425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTH>;
1395425fb15SMikko Perttunen			clock-names = "serial";
1405425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTH>;
1415425fb15SMikko Perttunen			reset-names = "serial";
1425425fb15SMikko Perttunen			status = "disabled";
1435425fb15SMikko Perttunen		};
1445425fb15SMikko Perttunen
1455425fb15SMikko Perttunen		cam_i2c: i2c@3180000 {
1465425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
1475425fb15SMikko Perttunen			reg = <0x03180000 0x10000>;
1485425fb15SMikko Perttunen			interrupts = <GIC_SPI 27 IRQ_TYPE_LEVEL_HIGH>;
1495425fb15SMikko Perttunen			#address-cells = <1>;
1505425fb15SMikko Perttunen			#size-cells = <0>;
1515425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C3>;
1525425fb15SMikko Perttunen			clock-names = "div-clk";
1535425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C3>;
1545425fb15SMikko Perttunen			reset-names = "i2c";
1555425fb15SMikko Perttunen			status = "disabled";
1565425fb15SMikko Perttunen		};
1575425fb15SMikko Perttunen
1585425fb15SMikko Perttunen		/* shares pads with dpaux1 */
1595425fb15SMikko Perttunen		dp_aux_ch1_i2c: i2c@3190000 {
1605425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
1615425fb15SMikko Perttunen			reg = <0x03190000 0x10000>;
1625425fb15SMikko Perttunen			interrupts = <GIC_SPI 28 IRQ_TYPE_LEVEL_HIGH>;
1635425fb15SMikko Perttunen			#address-cells = <1>;
1645425fb15SMikko Perttunen			#size-cells = <0>;
1655425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C4>;
1665425fb15SMikko Perttunen			clock-names = "div-clk";
1675425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C4>;
1685425fb15SMikko Perttunen			reset-names = "i2c";
1695425fb15SMikko Perttunen			status = "disabled";
1705425fb15SMikko Perttunen		};
1715425fb15SMikko Perttunen
1725425fb15SMikko Perttunen		/* shares pads with dpaux0 */
1735425fb15SMikko Perttunen		dp_aux_ch0_i2c: i2c@31b0000 {
1745425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
1755425fb15SMikko Perttunen			reg = <0x031b0000 0x10000>;
1765425fb15SMikko Perttunen			interrupts = <GIC_SPI 30 IRQ_TYPE_LEVEL_HIGH>;
1775425fb15SMikko Perttunen			#address-cells = <1>;
1785425fb15SMikko Perttunen			#size-cells = <0>;
1795425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C6>;
1805425fb15SMikko Perttunen			clock-names = "div-clk";
1815425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C6>;
1825425fb15SMikko Perttunen			reset-names = "i2c";
1835425fb15SMikko Perttunen			status = "disabled";
1845425fb15SMikko Perttunen		};
1855425fb15SMikko Perttunen
1865425fb15SMikko Perttunen		gen7_i2c: i2c@31c0000 {
1875425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
1885425fb15SMikko Perttunen			reg = <0x031c0000 0x10000>;
1895425fb15SMikko Perttunen			interrupts = <GIC_SPI 31 IRQ_TYPE_LEVEL_HIGH>;
1905425fb15SMikko Perttunen			#address-cells = <1>;
1915425fb15SMikko Perttunen			#size-cells = <0>;
1925425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C7>;
1935425fb15SMikko Perttunen			clock-names = "div-clk";
1945425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C7>;
1955425fb15SMikko Perttunen			reset-names = "i2c";
1965425fb15SMikko Perttunen			status = "disabled";
1975425fb15SMikko Perttunen		};
1985425fb15SMikko Perttunen
1995425fb15SMikko Perttunen		gen9_i2c: i2c@31e0000 {
2005425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
2015425fb15SMikko Perttunen			reg = <0x031e0000 0x10000>;
2025425fb15SMikko Perttunen			interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL_HIGH>;
2035425fb15SMikko Perttunen			#address-cells = <1>;
2045425fb15SMikko Perttunen			#size-cells = <0>;
2055425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C9>;
2065425fb15SMikko Perttunen			clock-names = "div-clk";
2075425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C9>;
2085425fb15SMikko Perttunen			reset-names = "i2c";
2095425fb15SMikko Perttunen			status = "disabled";
2105425fb15SMikko Perttunen		};
2115425fb15SMikko Perttunen
2125425fb15SMikko Perttunen		sdmmc1: sdhci@3400000 {
2135425fb15SMikko Perttunen			compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci";
2145425fb15SMikko Perttunen			reg = <0x03400000 0x10000>;
2155425fb15SMikko Perttunen			interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>;
2165425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_SDMMC1>;
2175425fb15SMikko Perttunen			clock-names = "sdhci";
2185425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_SDMMC1>;
2195425fb15SMikko Perttunen			reset-names = "sdhci";
2205425fb15SMikko Perttunen			status = "disabled";
2215425fb15SMikko Perttunen		};
2225425fb15SMikko Perttunen
2235425fb15SMikko Perttunen		sdmmc3: sdhci@3440000 {
2245425fb15SMikko Perttunen			compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci";
2255425fb15SMikko Perttunen			reg = <0x03440000 0x10000>;
2265425fb15SMikko Perttunen			interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL_HIGH>;
2275425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_SDMMC3>;
2285425fb15SMikko Perttunen			clock-names = "sdhci";
2295425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_SDMMC3>;
2305425fb15SMikko Perttunen			reset-names = "sdhci";
2315425fb15SMikko Perttunen			status = "disabled";
2325425fb15SMikko Perttunen		};
2335425fb15SMikko Perttunen
2345425fb15SMikko Perttunen		sdmmc4: sdhci@3460000 {
2355425fb15SMikko Perttunen			compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci";
2365425fb15SMikko Perttunen			reg = <0x03460000 0x10000>;
2375425fb15SMikko Perttunen			interrupts = <GIC_SPI 65 IRQ_TYPE_LEVEL_HIGH>;
2385425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_SDMMC4>;
2395425fb15SMikko Perttunen			clock-names = "sdhci";
2405425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_SDMMC4>;
2415425fb15SMikko Perttunen			reset-names = "sdhci";
2425425fb15SMikko Perttunen			status = "disabled";
2435425fb15SMikko Perttunen		};
2445425fb15SMikko Perttunen
2455425fb15SMikko Perttunen		gic: interrupt-controller@3881000 {
2465425fb15SMikko Perttunen			compatible = "arm,gic-400";
2475425fb15SMikko Perttunen			#interrupt-cells = <3>;
2485425fb15SMikko Perttunen			interrupt-controller;
2495425fb15SMikko Perttunen			reg = <0x03881000 0x1000>,
2505425fb15SMikko Perttunen			      <0x03882000 0x2000>,
2515425fb15SMikko Perttunen			      <0x03884000 0x2000>,
2525425fb15SMikko Perttunen			      <0x03886000 0x2000>;
2535425fb15SMikko Perttunen			interrupts = <GIC_PPI 9
2545425fb15SMikko Perttunen				(GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>;
2555425fb15SMikko Perttunen			interrupt-parent = <&gic>;
2565425fb15SMikko Perttunen		};
2575425fb15SMikko Perttunen
2585425fb15SMikko Perttunen		hsp_top0: hsp@3c00000 {
2595425fb15SMikko Perttunen			compatible = "nvidia,tegra186-hsp";
2605425fb15SMikko Perttunen			reg = <0x03c00000 0xa0000>;
2615425fb15SMikko Perttunen			interrupts = <GIC_SPI 176 IRQ_TYPE_LEVEL_HIGH>;
2625425fb15SMikko Perttunen			interrupt-names = "doorbell";
2635425fb15SMikko Perttunen			#mbox-cells = <2>;
2645425fb15SMikko Perttunen		};
2655425fb15SMikko Perttunen
2665425fb15SMikko Perttunen		gen2_i2c: i2c@c240000 {
2675425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
2685425fb15SMikko Perttunen			reg = <0x0c240000 0x10000>;
2695425fb15SMikko Perttunen			interrupts = <GIC_SPI 26 IRQ_TYPE_LEVEL_HIGH>;
2705425fb15SMikko Perttunen			#address-cells = <1>;
2715425fb15SMikko Perttunen			#size-cells = <0>;
2725425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C2>;
2735425fb15SMikko Perttunen			clock-names = "div-clk";
2745425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C2>;
2755425fb15SMikko Perttunen			reset-names = "i2c";
2765425fb15SMikko Perttunen			status = "disabled";
2775425fb15SMikko Perttunen		};
2785425fb15SMikko Perttunen
2795425fb15SMikko Perttunen		gen8_i2c: i2c@c250000 {
2805425fb15SMikko Perttunen			compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c";
2815425fb15SMikko Perttunen			reg = <0x0c250000 0x10000>;
2825425fb15SMikko Perttunen			interrupts = <GIC_SPI 32 IRQ_TYPE_LEVEL_HIGH>;
2835425fb15SMikko Perttunen			#address-cells = <1>;
2845425fb15SMikko Perttunen			#size-cells = <0>;
2855425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_I2C8>;
2865425fb15SMikko Perttunen			clock-names = "div-clk";
2875425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_I2C8>;
2885425fb15SMikko Perttunen			reset-names = "i2c";
2895425fb15SMikko Perttunen			status = "disabled";
2905425fb15SMikko Perttunen		};
2915425fb15SMikko Perttunen
2925425fb15SMikko Perttunen		uartc: serial@c280000 {
2935425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
2945425fb15SMikko Perttunen			reg = <0x0c280000 0x40>;
2955425fb15SMikko Perttunen			reg-shift = <2>;
2965425fb15SMikko Perttunen			interrupts = <GIC_SPI 114 IRQ_TYPE_LEVEL_HIGH>;
2975425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTC>;
2985425fb15SMikko Perttunen			clock-names = "serial";
2995425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTC>;
3005425fb15SMikko Perttunen			reset-names = "serial";
3015425fb15SMikko Perttunen			status = "disabled";
3025425fb15SMikko Perttunen		};
3035425fb15SMikko Perttunen
3045425fb15SMikko Perttunen		uartg: serial@c290000 {
3055425fb15SMikko Perttunen			compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart";
3065425fb15SMikko Perttunen			reg = <0x0c290000 0x40>;
3075425fb15SMikko Perttunen			reg-shift = <2>;
3085425fb15SMikko Perttunen			interrupts = <GIC_SPI 118 IRQ_TYPE_LEVEL_HIGH>;
3095425fb15SMikko Perttunen			clocks = <&bpmp TEGRA194_CLK_UARTG>;
3105425fb15SMikko Perttunen			clock-names = "serial";
3115425fb15SMikko Perttunen			resets = <&bpmp TEGRA194_RESET_UARTG>;
3125425fb15SMikko Perttunen			reset-names = "serial";
3135425fb15SMikko Perttunen			status = "disabled";
3145425fb15SMikko Perttunen		};
3155425fb15SMikko Perttunen
3165425fb15SMikko Perttunen		pmc@c360000 {
3175425fb15SMikko Perttunen			compatible = "nvidia,tegra194-pmc";
3185425fb15SMikko Perttunen			reg = <0x0c360000 0x10000>,
3195425fb15SMikko Perttunen			      <0x0c370000 0x10000>,
3205425fb15SMikko Perttunen			      <0x0c380000 0x10000>,
3215425fb15SMikko Perttunen			      <0x0c390000 0x10000>,
3225425fb15SMikko Perttunen			      <0x0c3a0000 0x10000>;
3235425fb15SMikko Perttunen			reg-names = "pmc", "wake", "aotag", "scratch", "misc";
3245425fb15SMikko Perttunen		};
3255425fb15SMikko Perttunen	};
3265425fb15SMikko Perttunen
3275425fb15SMikko Perttunen	sysram@40000000 {
3285425fb15SMikko Perttunen		compatible = "nvidia,tegra194-sysram", "mmio-sram";
3295425fb15SMikko Perttunen		reg = <0x0 0x40000000 0x0 0x50000>;
3305425fb15SMikko Perttunen		#address-cells = <1>;
3315425fb15SMikko Perttunen		#size-cells = <1>;
3325425fb15SMikko Perttunen		ranges = <0x0 0x0 0x40000000 0x50000>;
3335425fb15SMikko Perttunen
3345425fb15SMikko Perttunen		cpu_bpmp_tx: shmem@4e000 {
3355425fb15SMikko Perttunen			compatible = "nvidia,tegra194-bpmp-shmem";
3365425fb15SMikko Perttunen			reg = <0x4e000 0x1000>;
3375425fb15SMikko Perttunen			label = "cpu-bpmp-tx";
3385425fb15SMikko Perttunen			pool;
3395425fb15SMikko Perttunen		};
3405425fb15SMikko Perttunen
3415425fb15SMikko Perttunen		cpu_bpmp_rx: shmem@4f000 {
3425425fb15SMikko Perttunen			compatible = "nvidia,tegra194-bpmp-shmem";
3435425fb15SMikko Perttunen			reg = <0x4f000 0x1000>;
3445425fb15SMikko Perttunen			label = "cpu-bpmp-rx";
3455425fb15SMikko Perttunen			pool;
3465425fb15SMikko Perttunen		};
3475425fb15SMikko Perttunen	};
3485425fb15SMikko Perttunen
3495425fb15SMikko Perttunen	bpmp: bpmp {
3505425fb15SMikko Perttunen		compatible = "nvidia,tegra186-bpmp";
3515425fb15SMikko Perttunen		mboxes = <&hsp_top0 TEGRA_HSP_MBOX_TYPE_DB
3525425fb15SMikko Perttunen				    TEGRA_HSP_DB_MASTER_BPMP>;
3535425fb15SMikko Perttunen		shmem = <&cpu_bpmp_tx &cpu_bpmp_rx>;
3545425fb15SMikko Perttunen		#clock-cells = <1>;
3555425fb15SMikko Perttunen		#reset-cells = <1>;
3565425fb15SMikko Perttunen		#power-domain-cells = <1>;
3575425fb15SMikko Perttunen
3585425fb15SMikko Perttunen		bpmp_i2c: i2c {
3595425fb15SMikko Perttunen			compatible = "nvidia,tegra186-bpmp-i2c";
3605425fb15SMikko Perttunen			nvidia,bpmp-bus-id = <5>;
3615425fb15SMikko Perttunen			#address-cells = <1>;
3625425fb15SMikko Perttunen			#size-cells = <0>;
3635425fb15SMikko Perttunen		};
3645425fb15SMikko Perttunen
3655425fb15SMikko Perttunen		bpmp_thermal: thermal {
3665425fb15SMikko Perttunen			compatible = "nvidia,tegra186-bpmp-thermal";
3675425fb15SMikko Perttunen			#thermal-sensor-cells = <1>;
3685425fb15SMikko Perttunen		};
3695425fb15SMikko Perttunen	};
3705425fb15SMikko Perttunen
3717780a034SMikko Perttunen	cpus {
3727780a034SMikko Perttunen		#address-cells = <1>;
3737780a034SMikko Perttunen		#size-cells = <0>;
3747780a034SMikko Perttunen
3757780a034SMikko Perttunen		cpu@0 {
3767780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
3777780a034SMikko Perttunen			device_type = "cpu";
3787780a034SMikko Perttunen			reg = <0x10000>;
3797780a034SMikko Perttunen			enable-method = "psci";
3807780a034SMikko Perttunen		};
3817780a034SMikko Perttunen
3827780a034SMikko Perttunen		cpu@1 {
3837780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
3847780a034SMikko Perttunen			device_type = "cpu";
3857780a034SMikko Perttunen			reg = <0x10001>;
3867780a034SMikko Perttunen			enable-method = "psci";
3877780a034SMikko Perttunen		};
3887780a034SMikko Perttunen
3897780a034SMikko Perttunen		cpu@2 {
3907780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
3917780a034SMikko Perttunen			device_type = "cpu";
3927780a034SMikko Perttunen			reg = <0x100>;
3937780a034SMikko Perttunen			enable-method = "psci";
3947780a034SMikko Perttunen		};
3957780a034SMikko Perttunen
3967780a034SMikko Perttunen		cpu@3 {
3977780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
3987780a034SMikko Perttunen			device_type = "cpu";
3997780a034SMikko Perttunen			reg = <0x101>;
4007780a034SMikko Perttunen			enable-method = "psci";
4017780a034SMikko Perttunen		};
4027780a034SMikko Perttunen
4037780a034SMikko Perttunen		cpu@4 {
4047780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
4057780a034SMikko Perttunen			device_type = "cpu";
4067780a034SMikko Perttunen			reg = <0x200>;
4077780a034SMikko Perttunen			enable-method = "psci";
4087780a034SMikko Perttunen		};
4097780a034SMikko Perttunen
4107780a034SMikko Perttunen		cpu@5 {
4117780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
4127780a034SMikko Perttunen			device_type = "cpu";
4137780a034SMikko Perttunen			reg = <0x201>;
4147780a034SMikko Perttunen			enable-method = "psci";
4157780a034SMikko Perttunen		};
4167780a034SMikko Perttunen
4177780a034SMikko Perttunen		cpu@6 {
4187780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
4197780a034SMikko Perttunen			device_type = "cpu";
4207780a034SMikko Perttunen			reg = <0x10300>;
4217780a034SMikko Perttunen			enable-method = "psci";
4227780a034SMikko Perttunen		};
4237780a034SMikko Perttunen
4247780a034SMikko Perttunen		cpu@7 {
4257780a034SMikko Perttunen			compatible = "nvidia,tegra194-carmel", "arm,armv8";
4267780a034SMikko Perttunen			device_type = "cpu";
4277780a034SMikko Perttunen			reg = <0x10301>;
4287780a034SMikko Perttunen			enable-method = "psci";
4297780a034SMikko Perttunen		};
4307780a034SMikko Perttunen	};
4317780a034SMikko Perttunen
4327780a034SMikko Perttunen	psci {
4337780a034SMikko Perttunen		compatible = "arm,psci-1.0";
4347780a034SMikko Perttunen		status = "okay";
4357780a034SMikko Perttunen		method = "smc";
4367780a034SMikko Perttunen	};
4377780a034SMikko Perttunen
4385425fb15SMikko Perttunen	timer {
4395425fb15SMikko Perttunen		compatible = "arm,armv8-timer";
4405425fb15SMikko Perttunen		interrupts = <GIC_PPI 13
4415425fb15SMikko Perttunen				(GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
4425425fb15SMikko Perttunen			     <GIC_PPI 14
4435425fb15SMikko Perttunen				(GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
4445425fb15SMikko Perttunen			     <GIC_PPI 11
4455425fb15SMikko Perttunen				(GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>,
4465425fb15SMikko Perttunen			     <GIC_PPI 10
4475425fb15SMikko Perttunen				(GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>;
4485425fb15SMikko Perttunen		interrupt-parent = <&gic>;
4495425fb15SMikko Perttunen	};
4505425fb15SMikko Perttunen};
451