15425fb15SMikko Perttunen// SPDX-License-Identifier: GPL-2.0 25425fb15SMikko Perttunen#include <dt-bindings/clock/tegra194-clock.h> 35425fb15SMikko Perttunen#include <dt-bindings/gpio/tegra194-gpio.h> 45425fb15SMikko Perttunen#include <dt-bindings/interrupt-controller/arm-gic.h> 55425fb15SMikko Perttunen#include <dt-bindings/mailbox/tegra186-hsp.h> 65425fb15SMikko Perttunen#include <dt-bindings/reset/tegra194-reset.h> 75425fb15SMikko Perttunen 85425fb15SMikko Perttunen/ { 95425fb15SMikko Perttunen compatible = "nvidia,tegra194"; 105425fb15SMikko Perttunen interrupt-parent = <&gic>; 115425fb15SMikko Perttunen #address-cells = <2>; 125425fb15SMikko Perttunen #size-cells = <2>; 135425fb15SMikko Perttunen 145425fb15SMikko Perttunen /* control backbone */ 155425fb15SMikko Perttunen cbb { 165425fb15SMikko Perttunen compatible = "simple-bus"; 175425fb15SMikko Perttunen #address-cells = <1>; 185425fb15SMikko Perttunen #size-cells = <1>; 195425fb15SMikko Perttunen ranges = <0x0 0x0 0x0 0x40000000>; 205425fb15SMikko Perttunen 215425fb15SMikko Perttunen uarta: serial@3100000 { 225425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 235425fb15SMikko Perttunen reg = <0x03100000 0x40>; 245425fb15SMikko Perttunen reg-shift = <2>; 255425fb15SMikko Perttunen interrupts = <GIC_SPI 112 IRQ_TYPE_LEVEL_HIGH>; 265425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTA>; 275425fb15SMikko Perttunen clock-names = "serial"; 285425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTA>; 295425fb15SMikko Perttunen reset-names = "serial"; 305425fb15SMikko Perttunen status = "disabled"; 315425fb15SMikko Perttunen }; 325425fb15SMikko Perttunen 335425fb15SMikko Perttunen uartb: serial@3110000 { 345425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 355425fb15SMikko Perttunen reg = <0x03110000 0x40>; 365425fb15SMikko Perttunen reg-shift = <2>; 375425fb15SMikko Perttunen interrupts = <GIC_SPI 113 IRQ_TYPE_LEVEL_HIGH>; 385425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTB>; 395425fb15SMikko Perttunen clock-names = "serial"; 405425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTB>; 415425fb15SMikko Perttunen reset-names = "serial"; 425425fb15SMikko Perttunen status = "disabled"; 435425fb15SMikko Perttunen }; 445425fb15SMikko Perttunen 455425fb15SMikko Perttunen uartd: serial@3130000 { 465425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 475425fb15SMikko Perttunen reg = <0x03130000 0x40>; 485425fb15SMikko Perttunen reg-shift = <2>; 495425fb15SMikko Perttunen interrupts = <GIC_SPI 115 IRQ_TYPE_LEVEL_HIGH>; 505425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTD>; 515425fb15SMikko Perttunen clock-names = "serial"; 525425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTD>; 535425fb15SMikko Perttunen reset-names = "serial"; 545425fb15SMikko Perttunen status = "disabled"; 555425fb15SMikko Perttunen }; 565425fb15SMikko Perttunen 575425fb15SMikko Perttunen uarte: serial@3140000 { 585425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 595425fb15SMikko Perttunen reg = <0x03140000 0x40>; 605425fb15SMikko Perttunen reg-shift = <2>; 615425fb15SMikko Perttunen interrupts = <GIC_SPI 116 IRQ_TYPE_LEVEL_HIGH>; 625425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTE>; 635425fb15SMikko Perttunen clock-names = "serial"; 645425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTE>; 655425fb15SMikko Perttunen reset-names = "serial"; 665425fb15SMikko Perttunen status = "disabled"; 675425fb15SMikko Perttunen }; 685425fb15SMikko Perttunen 695425fb15SMikko Perttunen uartf: serial@3150000 { 705425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 715425fb15SMikko Perttunen reg = <0x03150000 0x40>; 725425fb15SMikko Perttunen reg-shift = <2>; 735425fb15SMikko Perttunen interrupts = <GIC_SPI 117 IRQ_TYPE_LEVEL_HIGH>; 745425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTF>; 755425fb15SMikko Perttunen clock-names = "serial"; 765425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTF>; 775425fb15SMikko Perttunen reset-names = "serial"; 785425fb15SMikko Perttunen status = "disabled"; 795425fb15SMikko Perttunen }; 805425fb15SMikko Perttunen 815425fb15SMikko Perttunen gen1_i2c: i2c@3160000 { 825425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 835425fb15SMikko Perttunen reg = <0x03160000 0x10000>; 845425fb15SMikko Perttunen interrupts = <GIC_SPI 25 IRQ_TYPE_LEVEL_HIGH>; 855425fb15SMikko Perttunen #address-cells = <1>; 865425fb15SMikko Perttunen #size-cells = <0>; 875425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C1>; 885425fb15SMikko Perttunen clock-names = "div-clk"; 895425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C1>; 905425fb15SMikko Perttunen reset-names = "i2c"; 915425fb15SMikko Perttunen status = "disabled"; 925425fb15SMikko Perttunen }; 935425fb15SMikko Perttunen 945425fb15SMikko Perttunen uarth: serial@3170000 { 955425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 965425fb15SMikko Perttunen reg = <0x03170000 0x40>; 975425fb15SMikko Perttunen reg-shift = <2>; 985425fb15SMikko Perttunen interrupts = <GIC_SPI 207 IRQ_TYPE_LEVEL_HIGH>; 995425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTH>; 1005425fb15SMikko Perttunen clock-names = "serial"; 1015425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTH>; 1025425fb15SMikko Perttunen reset-names = "serial"; 1035425fb15SMikko Perttunen status = "disabled"; 1045425fb15SMikko Perttunen }; 1055425fb15SMikko Perttunen 1065425fb15SMikko Perttunen cam_i2c: i2c@3180000 { 1075425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 1085425fb15SMikko Perttunen reg = <0x03180000 0x10000>; 1095425fb15SMikko Perttunen interrupts = <GIC_SPI 27 IRQ_TYPE_LEVEL_HIGH>; 1105425fb15SMikko Perttunen #address-cells = <1>; 1115425fb15SMikko Perttunen #size-cells = <0>; 1125425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C3>; 1135425fb15SMikko Perttunen clock-names = "div-clk"; 1145425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C3>; 1155425fb15SMikko Perttunen reset-names = "i2c"; 1165425fb15SMikko Perttunen status = "disabled"; 1175425fb15SMikko Perttunen }; 1185425fb15SMikko Perttunen 1195425fb15SMikko Perttunen /* shares pads with dpaux1 */ 1205425fb15SMikko Perttunen dp_aux_ch1_i2c: i2c@3190000 { 1215425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 1225425fb15SMikko Perttunen reg = <0x03190000 0x10000>; 1235425fb15SMikko Perttunen interrupts = <GIC_SPI 28 IRQ_TYPE_LEVEL_HIGH>; 1245425fb15SMikko Perttunen #address-cells = <1>; 1255425fb15SMikko Perttunen #size-cells = <0>; 1265425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C4>; 1275425fb15SMikko Perttunen clock-names = "div-clk"; 1285425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C4>; 1295425fb15SMikko Perttunen reset-names = "i2c"; 1305425fb15SMikko Perttunen status = "disabled"; 1315425fb15SMikko Perttunen }; 1325425fb15SMikko Perttunen 1335425fb15SMikko Perttunen /* shares pads with dpaux0 */ 1345425fb15SMikko Perttunen dp_aux_ch0_i2c: i2c@31b0000 { 1355425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 1365425fb15SMikko Perttunen reg = <0x031b0000 0x10000>; 1375425fb15SMikko Perttunen interrupts = <GIC_SPI 30 IRQ_TYPE_LEVEL_HIGH>; 1385425fb15SMikko Perttunen #address-cells = <1>; 1395425fb15SMikko Perttunen #size-cells = <0>; 1405425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C6>; 1415425fb15SMikko Perttunen clock-names = "div-clk"; 1425425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C6>; 1435425fb15SMikko Perttunen reset-names = "i2c"; 1445425fb15SMikko Perttunen status = "disabled"; 1455425fb15SMikko Perttunen }; 1465425fb15SMikko Perttunen 1475425fb15SMikko Perttunen gen7_i2c: i2c@31c0000 { 1485425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 1495425fb15SMikko Perttunen reg = <0x031c0000 0x10000>; 1505425fb15SMikko Perttunen interrupts = <GIC_SPI 31 IRQ_TYPE_LEVEL_HIGH>; 1515425fb15SMikko Perttunen #address-cells = <1>; 1525425fb15SMikko Perttunen #size-cells = <0>; 1535425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C7>; 1545425fb15SMikko Perttunen clock-names = "div-clk"; 1555425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C7>; 1565425fb15SMikko Perttunen reset-names = "i2c"; 1575425fb15SMikko Perttunen status = "disabled"; 1585425fb15SMikko Perttunen }; 1595425fb15SMikko Perttunen 1605425fb15SMikko Perttunen gen9_i2c: i2c@31e0000 { 1615425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 1625425fb15SMikko Perttunen reg = <0x031e0000 0x10000>; 1635425fb15SMikko Perttunen interrupts = <GIC_SPI 33 IRQ_TYPE_LEVEL_HIGH>; 1645425fb15SMikko Perttunen #address-cells = <1>; 1655425fb15SMikko Perttunen #size-cells = <0>; 1665425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C9>; 1675425fb15SMikko Perttunen clock-names = "div-clk"; 1685425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C9>; 1695425fb15SMikko Perttunen reset-names = "i2c"; 1705425fb15SMikko Perttunen status = "disabled"; 1715425fb15SMikko Perttunen }; 1725425fb15SMikko Perttunen 1735425fb15SMikko Perttunen sdmmc1: sdhci@3400000 { 1745425fb15SMikko Perttunen compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci"; 1755425fb15SMikko Perttunen reg = <0x03400000 0x10000>; 1765425fb15SMikko Perttunen interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>; 1775425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_SDMMC1>; 1785425fb15SMikko Perttunen clock-names = "sdhci"; 1795425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_SDMMC1>; 1805425fb15SMikko Perttunen reset-names = "sdhci"; 1815425fb15SMikko Perttunen status = "disabled"; 1825425fb15SMikko Perttunen }; 1835425fb15SMikko Perttunen 1845425fb15SMikko Perttunen sdmmc3: sdhci@3440000 { 1855425fb15SMikko Perttunen compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci"; 1865425fb15SMikko Perttunen reg = <0x03440000 0x10000>; 1875425fb15SMikko Perttunen interrupts = <GIC_SPI 64 IRQ_TYPE_LEVEL_HIGH>; 1885425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_SDMMC3>; 1895425fb15SMikko Perttunen clock-names = "sdhci"; 1905425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_SDMMC3>; 1915425fb15SMikko Perttunen reset-names = "sdhci"; 1925425fb15SMikko Perttunen status = "disabled"; 1935425fb15SMikko Perttunen }; 1945425fb15SMikko Perttunen 1955425fb15SMikko Perttunen sdmmc4: sdhci@3460000 { 1965425fb15SMikko Perttunen compatible = "nvidia,tegra194-sdhci", "nvidia,tegra186-sdhci"; 1975425fb15SMikko Perttunen reg = <0x03460000 0x10000>; 1985425fb15SMikko Perttunen interrupts = <GIC_SPI 65 IRQ_TYPE_LEVEL_HIGH>; 1995425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_SDMMC4>; 2005425fb15SMikko Perttunen clock-names = "sdhci"; 2015425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_SDMMC4>; 2025425fb15SMikko Perttunen reset-names = "sdhci"; 2035425fb15SMikko Perttunen status = "disabled"; 2045425fb15SMikko Perttunen }; 2055425fb15SMikko Perttunen 2065425fb15SMikko Perttunen gic: interrupt-controller@3881000 { 2075425fb15SMikko Perttunen compatible = "arm,gic-400"; 2085425fb15SMikko Perttunen #interrupt-cells = <3>; 2095425fb15SMikko Perttunen interrupt-controller; 2105425fb15SMikko Perttunen reg = <0x03881000 0x1000>, 2115425fb15SMikko Perttunen <0x03882000 0x2000>, 2125425fb15SMikko Perttunen <0x03884000 0x2000>, 2135425fb15SMikko Perttunen <0x03886000 0x2000>; 2145425fb15SMikko Perttunen interrupts = <GIC_PPI 9 2155425fb15SMikko Perttunen (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_HIGH)>; 2165425fb15SMikko Perttunen interrupt-parent = <&gic>; 2175425fb15SMikko Perttunen }; 2185425fb15SMikko Perttunen 2195425fb15SMikko Perttunen hsp_top0: hsp@3c00000 { 2205425fb15SMikko Perttunen compatible = "nvidia,tegra186-hsp"; 2215425fb15SMikko Perttunen reg = <0x03c00000 0xa0000>; 2225425fb15SMikko Perttunen interrupts = <GIC_SPI 176 IRQ_TYPE_LEVEL_HIGH>; 2235425fb15SMikko Perttunen interrupt-names = "doorbell"; 2245425fb15SMikko Perttunen #mbox-cells = <2>; 2255425fb15SMikko Perttunen }; 2265425fb15SMikko Perttunen 2275425fb15SMikko Perttunen gen2_i2c: i2c@c240000 { 2285425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 2295425fb15SMikko Perttunen reg = <0x0c240000 0x10000>; 2305425fb15SMikko Perttunen interrupts = <GIC_SPI 26 IRQ_TYPE_LEVEL_HIGH>; 2315425fb15SMikko Perttunen #address-cells = <1>; 2325425fb15SMikko Perttunen #size-cells = <0>; 2335425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C2>; 2345425fb15SMikko Perttunen clock-names = "div-clk"; 2355425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C2>; 2365425fb15SMikko Perttunen reset-names = "i2c"; 2375425fb15SMikko Perttunen status = "disabled"; 2385425fb15SMikko Perttunen }; 2395425fb15SMikko Perttunen 2405425fb15SMikko Perttunen gen8_i2c: i2c@c250000 { 2415425fb15SMikko Perttunen compatible = "nvidia,tegra194-i2c", "nvidia,tegra114-i2c"; 2425425fb15SMikko Perttunen reg = <0x0c250000 0x10000>; 2435425fb15SMikko Perttunen interrupts = <GIC_SPI 32 IRQ_TYPE_LEVEL_HIGH>; 2445425fb15SMikko Perttunen #address-cells = <1>; 2455425fb15SMikko Perttunen #size-cells = <0>; 2465425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_I2C8>; 2475425fb15SMikko Perttunen clock-names = "div-clk"; 2485425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_I2C8>; 2495425fb15SMikko Perttunen reset-names = "i2c"; 2505425fb15SMikko Perttunen status = "disabled"; 2515425fb15SMikko Perttunen }; 2525425fb15SMikko Perttunen 2535425fb15SMikko Perttunen uartc: serial@c280000 { 2545425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 2555425fb15SMikko Perttunen reg = <0x0c280000 0x40>; 2565425fb15SMikko Perttunen reg-shift = <2>; 2575425fb15SMikko Perttunen interrupts = <GIC_SPI 114 IRQ_TYPE_LEVEL_HIGH>; 2585425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTC>; 2595425fb15SMikko Perttunen clock-names = "serial"; 2605425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTC>; 2615425fb15SMikko Perttunen reset-names = "serial"; 2625425fb15SMikko Perttunen status = "disabled"; 2635425fb15SMikko Perttunen }; 2645425fb15SMikko Perttunen 2655425fb15SMikko Perttunen uartg: serial@c290000 { 2665425fb15SMikko Perttunen compatible = "nvidia,tegra194-uart", "nvidia,tegra20-uart"; 2675425fb15SMikko Perttunen reg = <0x0c290000 0x40>; 2685425fb15SMikko Perttunen reg-shift = <2>; 2695425fb15SMikko Perttunen interrupts = <GIC_SPI 118 IRQ_TYPE_LEVEL_HIGH>; 2705425fb15SMikko Perttunen clocks = <&bpmp TEGRA194_CLK_UARTG>; 2715425fb15SMikko Perttunen clock-names = "serial"; 2725425fb15SMikko Perttunen resets = <&bpmp TEGRA194_RESET_UARTG>; 2735425fb15SMikko Perttunen reset-names = "serial"; 2745425fb15SMikko Perttunen status = "disabled"; 2755425fb15SMikko Perttunen }; 2765425fb15SMikko Perttunen 2775425fb15SMikko Perttunen pmc@c360000 { 2785425fb15SMikko Perttunen compatible = "nvidia,tegra194-pmc"; 2795425fb15SMikko Perttunen reg = <0x0c360000 0x10000>, 2805425fb15SMikko Perttunen <0x0c370000 0x10000>, 2815425fb15SMikko Perttunen <0x0c380000 0x10000>, 2825425fb15SMikko Perttunen <0x0c390000 0x10000>, 2835425fb15SMikko Perttunen <0x0c3a0000 0x10000>; 2845425fb15SMikko Perttunen reg-names = "pmc", "wake", "aotag", "scratch", "misc"; 2855425fb15SMikko Perttunen }; 2865425fb15SMikko Perttunen }; 2875425fb15SMikko Perttunen 2885425fb15SMikko Perttunen sysram@40000000 { 2895425fb15SMikko Perttunen compatible = "nvidia,tegra194-sysram", "mmio-sram"; 2905425fb15SMikko Perttunen reg = <0x0 0x40000000 0x0 0x50000>; 2915425fb15SMikko Perttunen #address-cells = <1>; 2925425fb15SMikko Perttunen #size-cells = <1>; 2935425fb15SMikko Perttunen ranges = <0x0 0x0 0x40000000 0x50000>; 2945425fb15SMikko Perttunen 2955425fb15SMikko Perttunen cpu_bpmp_tx: shmem@4e000 { 2965425fb15SMikko Perttunen compatible = "nvidia,tegra194-bpmp-shmem"; 2975425fb15SMikko Perttunen reg = <0x4e000 0x1000>; 2985425fb15SMikko Perttunen label = "cpu-bpmp-tx"; 2995425fb15SMikko Perttunen pool; 3005425fb15SMikko Perttunen }; 3015425fb15SMikko Perttunen 3025425fb15SMikko Perttunen cpu_bpmp_rx: shmem@4f000 { 3035425fb15SMikko Perttunen compatible = "nvidia,tegra194-bpmp-shmem"; 3045425fb15SMikko Perttunen reg = <0x4f000 0x1000>; 3055425fb15SMikko Perttunen label = "cpu-bpmp-rx"; 3065425fb15SMikko Perttunen pool; 3075425fb15SMikko Perttunen }; 3085425fb15SMikko Perttunen }; 3095425fb15SMikko Perttunen 3105425fb15SMikko Perttunen bpmp: bpmp { 3115425fb15SMikko Perttunen compatible = "nvidia,tegra186-bpmp"; 3125425fb15SMikko Perttunen mboxes = <&hsp_top0 TEGRA_HSP_MBOX_TYPE_DB 3135425fb15SMikko Perttunen TEGRA_HSP_DB_MASTER_BPMP>; 3145425fb15SMikko Perttunen shmem = <&cpu_bpmp_tx &cpu_bpmp_rx>; 3155425fb15SMikko Perttunen #clock-cells = <1>; 3165425fb15SMikko Perttunen #reset-cells = <1>; 3175425fb15SMikko Perttunen #power-domain-cells = <1>; 3185425fb15SMikko Perttunen 3195425fb15SMikko Perttunen bpmp_i2c: i2c { 3205425fb15SMikko Perttunen compatible = "nvidia,tegra186-bpmp-i2c"; 3215425fb15SMikko Perttunen nvidia,bpmp-bus-id = <5>; 3225425fb15SMikko Perttunen #address-cells = <1>; 3235425fb15SMikko Perttunen #size-cells = <0>; 3245425fb15SMikko Perttunen }; 3255425fb15SMikko Perttunen 3265425fb15SMikko Perttunen bpmp_thermal: thermal { 3275425fb15SMikko Perttunen compatible = "nvidia,tegra186-bpmp-thermal"; 3285425fb15SMikko Perttunen #thermal-sensor-cells = <1>; 3295425fb15SMikko Perttunen }; 3305425fb15SMikko Perttunen }; 3315425fb15SMikko Perttunen 3325425fb15SMikko Perttunen timer { 3335425fb15SMikko Perttunen compatible = "arm,armv8-timer"; 3345425fb15SMikko Perttunen interrupts = <GIC_PPI 13 3355425fb15SMikko Perttunen (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>, 3365425fb15SMikko Perttunen <GIC_PPI 14 3375425fb15SMikko Perttunen (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>, 3385425fb15SMikko Perttunen <GIC_PPI 11 3395425fb15SMikko Perttunen (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>, 3405425fb15SMikko Perttunen <GIC_PPI 10 3415425fb15SMikko Perttunen (GIC_CPU_MASK_SIMPLE(4) | IRQ_TYPE_LEVEL_LOW)>; 3425425fb15SMikko Perttunen interrupt-parent = <&gic>; 3435425fb15SMikko Perttunen }; 3445425fb15SMikko Perttunen}; 345