1b4436a18SJonathan Marek // SPDX-License-Identifier: GPL-2.0
2b4436a18SJonathan Marek /*
3b4436a18SJonathan Marek * camss-csid-4-7.c
4b4436a18SJonathan Marek *
5b4436a18SJonathan Marek * Qualcomm MSM Camera Subsystem - CSID (CSI Decoder) Module
6b4436a18SJonathan Marek *
7b4436a18SJonathan Marek * Copyright (C) 2020 Linaro Ltd.
8b4436a18SJonathan Marek */
9b4436a18SJonathan Marek #include <linux/completion.h>
10b4436a18SJonathan Marek #include <linux/interrupt.h>
11b4436a18SJonathan Marek #include <linux/io.h>
12b4436a18SJonathan Marek #include <linux/kernel.h>
13b4436a18SJonathan Marek #include <linux/of.h>
14b4436a18SJonathan Marek
15b4436a18SJonathan Marek #include "camss-csid.h"
16b4436a18SJonathan Marek #include "camss-csid-gen2.h"
17b4436a18SJonathan Marek #include "camss.h"
18b4436a18SJonathan Marek
19b4436a18SJonathan Marek /* The CSID 2 IP-block is different from the others,
20b4436a18SJonathan Marek * and is of a bare-bones Lite version, with no PIX
21b4436a18SJonathan Marek * interface support. As a result of that it has an
22b4436a18SJonathan Marek * alternate register layout.
23b4436a18SJonathan Marek */
24b4436a18SJonathan Marek #define IS_LITE (csid->id >= 2 ? 1 : 0)
25b4436a18SJonathan Marek
26b4436a18SJonathan Marek #define CSID_HW_VERSION 0x0
27b4436a18SJonathan Marek #define HW_VERSION_STEPPING 0
28b4436a18SJonathan Marek #define HW_VERSION_REVISION 16
29b4436a18SJonathan Marek #define HW_VERSION_GENERATION 28
30b4436a18SJonathan Marek
31b4436a18SJonathan Marek #define CSID_RST_STROBES 0x10
32b4436a18SJonathan Marek #define RST_STROBES 0
33b4436a18SJonathan Marek
34b4436a18SJonathan Marek #define CSID_CSI2_RX_IRQ_STATUS 0x20
35b4436a18SJonathan Marek #define CSID_CSI2_RX_IRQ_MASK 0x24
36b4436a18SJonathan Marek #define CSID_CSI2_RX_IRQ_CLEAR 0x28
37b4436a18SJonathan Marek
38b4436a18SJonathan Marek #define CSID_CSI2_RDIN_IRQ_STATUS(rdi) ((IS_LITE ? 0x30 : 0x40) \
39b4436a18SJonathan Marek + 0x10 * (rdi))
40b4436a18SJonathan Marek #define CSID_CSI2_RDIN_IRQ_MASK(rdi) ((IS_LITE ? 0x34 : 0x44) \
41b4436a18SJonathan Marek + 0x10 * (rdi))
42b4436a18SJonathan Marek #define CSID_CSI2_RDIN_IRQ_CLEAR(rdi) ((IS_LITE ? 0x38 : 0x48) \
43b4436a18SJonathan Marek + 0x10 * (rdi))
44b4436a18SJonathan Marek #define CSID_CSI2_RDIN_IRQ_SET(rdi) ((IS_LITE ? 0x3C : 0x4C) \
45b4436a18SJonathan Marek + 0x10 * (rdi))
46b4436a18SJonathan Marek
47b4436a18SJonathan Marek #define CSID_TOP_IRQ_STATUS 0x70
48b4436a18SJonathan Marek #define TOP_IRQ_STATUS_RESET_DONE 0
49b4436a18SJonathan Marek #define CSID_TOP_IRQ_MASK 0x74
50b4436a18SJonathan Marek #define CSID_TOP_IRQ_CLEAR 0x78
51b4436a18SJonathan Marek #define CSID_TOP_IRQ_SET 0x7C
52b4436a18SJonathan Marek #define CSID_IRQ_CMD 0x80
53b4436a18SJonathan Marek #define IRQ_CMD_CLEAR 0
54b4436a18SJonathan Marek #define IRQ_CMD_SET 4
55b4436a18SJonathan Marek
56b4436a18SJonathan Marek #define CSID_CSI2_RX_CFG0 0x100
57b4436a18SJonathan Marek #define CSI2_RX_CFG0_NUM_ACTIVE_LANES 0
58b4436a18SJonathan Marek #define CSI2_RX_CFG0_DL0_INPUT_SEL 4
59b4436a18SJonathan Marek #define CSI2_RX_CFG0_DL1_INPUT_SEL 8
60b4436a18SJonathan Marek #define CSI2_RX_CFG0_DL2_INPUT_SEL 12
61b4436a18SJonathan Marek #define CSI2_RX_CFG0_DL3_INPUT_SEL 16
62b4436a18SJonathan Marek #define CSI2_RX_CFG0_PHY_NUM_SEL 20
63b4436a18SJonathan Marek #define CSI2_RX_CFG0_PHY_TYPE_SEL 24
64b4436a18SJonathan Marek
65b4436a18SJonathan Marek #define CSID_CSI2_RX_CFG1 0x104
66b4436a18SJonathan Marek #define CSI2_RX_CFG1_PACKET_ECC_CORRECTION_EN 0
67b4436a18SJonathan Marek #define CSI2_RX_CFG1_DE_SCRAMBLE_EN 1
68b4436a18SJonathan Marek #define CSI2_RX_CFG1_VC_MODE 2
69b4436a18SJonathan Marek #define CSI2_RX_CFG1_COMPLETE_STREAM_EN 4
70b4436a18SJonathan Marek #define CSI2_RX_CFG1_COMPLETE_STREAM_FRAME_TIMING 5
71b4436a18SJonathan Marek #define CSI2_RX_CFG1_MISR_EN 6
72b4436a18SJonathan Marek #define CSI2_RX_CFG1_CGC_MODE 7
73b4436a18SJonathan Marek #define CGC_MODE_DYNAMIC_GATING 0
74b4436a18SJonathan Marek #define CGC_MODE_ALWAYS_ON 1
75b4436a18SJonathan Marek
76b4436a18SJonathan Marek #define CSID_RDI_CFG0(rdi) ((IS_LITE ? 0x200 : 0x300) \
77b4436a18SJonathan Marek + 0x100 * (rdi))
78b4436a18SJonathan Marek #define RDI_CFG0_BYTE_CNTR_EN 0
79b4436a18SJonathan Marek #define RDI_CFG0_FORMAT_MEASURE_EN 1
80b4436a18SJonathan Marek #define RDI_CFG0_TIMESTAMP_EN 2
81b4436a18SJonathan Marek #define RDI_CFG0_DROP_H_EN 3
82b4436a18SJonathan Marek #define RDI_CFG0_DROP_V_EN 4
83b4436a18SJonathan Marek #define RDI_CFG0_CROP_H_EN 5
84b4436a18SJonathan Marek #define RDI_CFG0_CROP_V_EN 6
85b4436a18SJonathan Marek #define RDI_CFG0_MISR_EN 7
86b4436a18SJonathan Marek #define RDI_CFG0_CGC_MODE 8
87b4436a18SJonathan Marek #define CGC_MODE_DYNAMIC 0
88b4436a18SJonathan Marek #define CGC_MODE_ALWAYS_ON 1
89b4436a18SJonathan Marek #define RDI_CFG0_PLAIN_ALIGNMENT 9
90b4436a18SJonathan Marek #define PLAIN_ALIGNMENT_LSB 0
91b4436a18SJonathan Marek #define PLAIN_ALIGNMENT_MSB 1
92b4436a18SJonathan Marek #define RDI_CFG0_PLAIN_FORMAT 10
93b4436a18SJonathan Marek #define RDI_CFG0_DECODE_FORMAT 12
94b4436a18SJonathan Marek #define RDI_CFG0_DATA_TYPE 16
95b4436a18SJonathan Marek #define RDI_CFG0_VIRTUAL_CHANNEL 22
96b4436a18SJonathan Marek #define RDI_CFG0_DT_ID 27
97b4436a18SJonathan Marek #define RDI_CFG0_EARLY_EOF_EN 29
98b4436a18SJonathan Marek #define RDI_CFG0_PACKING_FORMAT 30
99b4436a18SJonathan Marek #define RDI_CFG0_ENABLE 31
100b4436a18SJonathan Marek
101b4436a18SJonathan Marek #define CSID_RDI_CFG1(rdi) ((IS_LITE ? 0x204 : 0x304)\
102b4436a18SJonathan Marek + 0x100 * (rdi))
103b4436a18SJonathan Marek #define RDI_CFG1_TIMESTAMP_STB_SEL 0
104b4436a18SJonathan Marek
105b4436a18SJonathan Marek #define CSID_RDI_CTRL(rdi) ((IS_LITE ? 0x208 : 0x308)\
106b4436a18SJonathan Marek + 0x100 * (rdi))
107b4436a18SJonathan Marek #define RDI_CTRL_HALT_CMD 0
108b4436a18SJonathan Marek #define HALT_CMD_HALT_AT_FRAME_BOUNDARY 0
109b4436a18SJonathan Marek #define HALT_CMD_RESUME_AT_FRAME_BOUNDARY 1
110b4436a18SJonathan Marek #define RDI_CTRL_HALT_MODE 2
111b4436a18SJonathan Marek
112b4436a18SJonathan Marek #define CSID_RDI_FRM_DROP_PATTERN(rdi) ((IS_LITE ? 0x20C : 0x30C)\
113b4436a18SJonathan Marek + 0x100 * (rdi))
114b4436a18SJonathan Marek #define CSID_RDI_FRM_DROP_PERIOD(rdi) ((IS_LITE ? 0x210 : 0x310)\
115b4436a18SJonathan Marek + 0x100 * (rdi))
116b4436a18SJonathan Marek #define CSID_RDI_IRQ_SUBSAMPLE_PATTERN(rdi) ((IS_LITE ? 0x214 : 0x314)\
117b4436a18SJonathan Marek + 0x100 * (rdi))
118b4436a18SJonathan Marek #define CSID_RDI_IRQ_SUBSAMPLE_PERIOD(rdi) ((IS_LITE ? 0x218 : 0x318)\
119b4436a18SJonathan Marek + 0x100 * (rdi))
120b4436a18SJonathan Marek #define CSID_RDI_RPP_PIX_DROP_PATTERN(rdi) ((IS_LITE ? 0x224 : 0x324)\
121b4436a18SJonathan Marek + 0x100 * (rdi))
122b4436a18SJonathan Marek #define CSID_RDI_RPP_PIX_DROP_PERIOD(rdi) ((IS_LITE ? 0x228 : 0x328)\
123b4436a18SJonathan Marek + 0x100 * (rdi))
124b4436a18SJonathan Marek #define CSID_RDI_RPP_LINE_DROP_PATTERN(rdi) ((IS_LITE ? 0x22C : 0x32C)\
125b4436a18SJonathan Marek + 0x100 * (rdi))
126b4436a18SJonathan Marek #define CSID_RDI_RPP_LINE_DROP_PERIOD(rdi) ((IS_LITE ? 0x230 : 0x330)\
127b4436a18SJonathan Marek + 0x100 * (rdi))
128b4436a18SJonathan Marek
129b4436a18SJonathan Marek #define CSID_TPG_CTRL 0x600
130b4436a18SJonathan Marek #define TPG_CTRL_TEST_EN 0
131b4436a18SJonathan Marek #define TPG_CTRL_FS_PKT_EN 1
132b4436a18SJonathan Marek #define TPG_CTRL_FE_PKT_EN 2
133b4436a18SJonathan Marek #define TPG_CTRL_NUM_ACTIVE_LANES 4
134b4436a18SJonathan Marek #define TPG_CTRL_CYCLES_BETWEEN_PKTS 8
135b4436a18SJonathan Marek #define TPG_CTRL_NUM_TRAIL_BYTES 20
136b4436a18SJonathan Marek
137b4436a18SJonathan Marek #define CSID_TPG_VC_CFG0 0x604
138b4436a18SJonathan Marek #define TPG_VC_CFG0_VC_NUM 0
139b4436a18SJonathan Marek #define TPG_VC_CFG0_NUM_ACTIVE_SLOTS 8
140b4436a18SJonathan Marek #define NUM_ACTIVE_SLOTS_0_ENABLED 0
141b4436a18SJonathan Marek #define NUM_ACTIVE_SLOTS_0_1_ENABLED 1
142b4436a18SJonathan Marek #define NUM_ACTIVE_SLOTS_0_1_2_ENABLED 2
143b4436a18SJonathan Marek #define NUM_ACTIVE_SLOTS_0_1_3_ENABLED 3
144b4436a18SJonathan Marek #define TPG_VC_CFG0_LINE_INTERLEAVING_MODE 10
145b4436a18SJonathan Marek #define INTELEAVING_MODE_INTERLEAVED 0
146b4436a18SJonathan Marek #define INTELEAVING_MODE_ONE_SHOT 1
147b4436a18SJonathan Marek #define TPG_VC_CFG0_NUM_FRAMES 16
148b4436a18SJonathan Marek
149b4436a18SJonathan Marek #define CSID_TPG_VC_CFG1 0x608
150b4436a18SJonathan Marek #define TPG_VC_CFG1_H_BLANKING_COUNT 0
151b4436a18SJonathan Marek #define TPG_VC_CFG1_V_BLANKING_COUNT 12
152b4436a18SJonathan Marek #define TPG_VC_CFG1_V_BLANK_FRAME_WIDTH_SEL 24
153b4436a18SJonathan Marek
154b4436a18SJonathan Marek #define CSID_TPG_LFSR_SEED 0x60C
155b4436a18SJonathan Marek
156b4436a18SJonathan Marek #define CSID_TPG_DT_n_CFG_0(n) (0x610 + (n) * 0xC)
157b4436a18SJonathan Marek #define TPG_DT_n_CFG_0_FRAME_HEIGHT 0
158b4436a18SJonathan Marek #define TPG_DT_n_CFG_0_FRAME_WIDTH 16
159b4436a18SJonathan Marek
160b4436a18SJonathan Marek #define CSID_TPG_DT_n_CFG_1(n) (0x614 + (n) * 0xC)
161b4436a18SJonathan Marek #define TPG_DT_n_CFG_1_DATA_TYPE 0
162b4436a18SJonathan Marek #define TPG_DT_n_CFG_1_ECC_XOR_MASK 8
163b4436a18SJonathan Marek #define TPG_DT_n_CFG_1_CRC_XOR_MASK 16
164b4436a18SJonathan Marek
165b4436a18SJonathan Marek #define CSID_TPG_DT_n_CFG_2(n) (0x618 + (n) * 0xC)
166b4436a18SJonathan Marek #define TPG_DT_n_CFG_2_PAYLOAD_MODE 0
167b4436a18SJonathan Marek #define TPG_DT_n_CFG_2_USER_SPECIFIED_PAYLOAD 4
168b4436a18SJonathan Marek #define TPG_DT_n_CFG_2_ENCODE_FORMAT 16
169b4436a18SJonathan Marek
170b4436a18SJonathan Marek #define CSID_TPG_COLOR_BARS_CFG 0x640
171b4436a18SJonathan Marek #define TPG_COLOR_BARS_CFG_UNICOLOR_BAR_EN 0
172b4436a18SJonathan Marek #define TPG_COLOR_BARS_CFG_UNICOLOR_BAR_SEL 4
173b4436a18SJonathan Marek #define TPG_COLOR_BARS_CFG_SPLIT_EN 5
174b4436a18SJonathan Marek #define TPG_COLOR_BARS_CFG_ROTATE_PERIOD 8
175b4436a18SJonathan Marek
176b4436a18SJonathan Marek #define CSID_TPG_COLOR_BOX_CFG 0x644
177b4436a18SJonathan Marek #define TPG_COLOR_BOX_CFG_MODE 0
178b4436a18SJonathan Marek #define TPG_COLOR_BOX_PATTERN_SEL 2
179b4436a18SJonathan Marek
180b4436a18SJonathan Marek static const struct csid_format csid_formats[] = {
181b4436a18SJonathan Marek {
182b4436a18SJonathan Marek MEDIA_BUS_FMT_UYVY8_2X8,
183b4436a18SJonathan Marek DATA_TYPE_YUV422_8BIT,
184b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
185b4436a18SJonathan Marek 8,
186b4436a18SJonathan Marek 2,
187b4436a18SJonathan Marek },
188b4436a18SJonathan Marek {
189b4436a18SJonathan Marek MEDIA_BUS_FMT_VYUY8_2X8,
190b4436a18SJonathan Marek DATA_TYPE_YUV422_8BIT,
191b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
192b4436a18SJonathan Marek 8,
193b4436a18SJonathan Marek 2,
194b4436a18SJonathan Marek },
195b4436a18SJonathan Marek {
196b4436a18SJonathan Marek MEDIA_BUS_FMT_YUYV8_2X8,
197b4436a18SJonathan Marek DATA_TYPE_YUV422_8BIT,
198b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
199b4436a18SJonathan Marek 8,
200b4436a18SJonathan Marek 2,
201b4436a18SJonathan Marek },
202b4436a18SJonathan Marek {
203b4436a18SJonathan Marek MEDIA_BUS_FMT_YVYU8_2X8,
204b4436a18SJonathan Marek DATA_TYPE_YUV422_8BIT,
205b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
206b4436a18SJonathan Marek 8,
207b4436a18SJonathan Marek 2,
208b4436a18SJonathan Marek },
209b4436a18SJonathan Marek {
210b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR8_1X8,
211b4436a18SJonathan Marek DATA_TYPE_RAW_8BIT,
212b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
213b4436a18SJonathan Marek 8,
214b4436a18SJonathan Marek 1,
215b4436a18SJonathan Marek },
216b4436a18SJonathan Marek {
217b4436a18SJonathan Marek MEDIA_BUS_FMT_SGBRG8_1X8,
218b4436a18SJonathan Marek DATA_TYPE_RAW_8BIT,
219b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
220b4436a18SJonathan Marek 8,
221b4436a18SJonathan Marek 1,
222b4436a18SJonathan Marek },
223b4436a18SJonathan Marek {
224b4436a18SJonathan Marek MEDIA_BUS_FMT_SGRBG8_1X8,
225b4436a18SJonathan Marek DATA_TYPE_RAW_8BIT,
226b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
227b4436a18SJonathan Marek 8,
228b4436a18SJonathan Marek 1,
229b4436a18SJonathan Marek },
230b4436a18SJonathan Marek {
231b4436a18SJonathan Marek MEDIA_BUS_FMT_SRGGB8_1X8,
232b4436a18SJonathan Marek DATA_TYPE_RAW_8BIT,
233b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
234b4436a18SJonathan Marek 8,
235b4436a18SJonathan Marek 1,
236b4436a18SJonathan Marek },
237b4436a18SJonathan Marek {
238b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR10_1X10,
239b4436a18SJonathan Marek DATA_TYPE_RAW_10BIT,
240b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_10_BIT,
241b4436a18SJonathan Marek 10,
242b4436a18SJonathan Marek 1,
243b4436a18SJonathan Marek },
244b4436a18SJonathan Marek {
245b4436a18SJonathan Marek MEDIA_BUS_FMT_SGBRG10_1X10,
246b4436a18SJonathan Marek DATA_TYPE_RAW_10BIT,
247b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_10_BIT,
248b4436a18SJonathan Marek 10,
249b4436a18SJonathan Marek 1,
250b4436a18SJonathan Marek },
251b4436a18SJonathan Marek {
252b4436a18SJonathan Marek MEDIA_BUS_FMT_SGRBG10_1X10,
253b4436a18SJonathan Marek DATA_TYPE_RAW_10BIT,
254b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_10_BIT,
255b4436a18SJonathan Marek 10,
256b4436a18SJonathan Marek 1,
257b4436a18SJonathan Marek },
258b4436a18SJonathan Marek {
259b4436a18SJonathan Marek MEDIA_BUS_FMT_SRGGB10_1X10,
260b4436a18SJonathan Marek DATA_TYPE_RAW_10BIT,
261b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_10_BIT,
262b4436a18SJonathan Marek 10,
263b4436a18SJonathan Marek 1,
264b4436a18SJonathan Marek },
265b4436a18SJonathan Marek {
266b4436a18SJonathan Marek MEDIA_BUS_FMT_Y8_1X8,
267b4436a18SJonathan Marek DATA_TYPE_RAW_8BIT,
268b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_8_BIT,
269b4436a18SJonathan Marek 8,
270b4436a18SJonathan Marek 1,
271b4436a18SJonathan Marek },
272b4436a18SJonathan Marek {
273b4436a18SJonathan Marek MEDIA_BUS_FMT_Y10_1X10,
274b4436a18SJonathan Marek DATA_TYPE_RAW_10BIT,
275b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_10_BIT,
276b4436a18SJonathan Marek 10,
277b4436a18SJonathan Marek 1,
278b4436a18SJonathan Marek },
279b4436a18SJonathan Marek {
280b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR12_1X12,
281b4436a18SJonathan Marek DATA_TYPE_RAW_12BIT,
282b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_12_BIT,
283b4436a18SJonathan Marek 12,
284b4436a18SJonathan Marek 1,
285b4436a18SJonathan Marek },
286b4436a18SJonathan Marek {
287b4436a18SJonathan Marek MEDIA_BUS_FMT_SGBRG12_1X12,
288b4436a18SJonathan Marek DATA_TYPE_RAW_12BIT,
289b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_12_BIT,
290b4436a18SJonathan Marek 12,
291b4436a18SJonathan Marek 1,
292b4436a18SJonathan Marek },
293b4436a18SJonathan Marek {
294b4436a18SJonathan Marek MEDIA_BUS_FMT_SGRBG12_1X12,
295b4436a18SJonathan Marek DATA_TYPE_RAW_12BIT,
296b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_12_BIT,
297b4436a18SJonathan Marek 12,
298b4436a18SJonathan Marek 1,
299b4436a18SJonathan Marek },
300b4436a18SJonathan Marek {
301b4436a18SJonathan Marek MEDIA_BUS_FMT_SRGGB12_1X12,
302b4436a18SJonathan Marek DATA_TYPE_RAW_12BIT,
303b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_12_BIT,
304b4436a18SJonathan Marek 12,
305b4436a18SJonathan Marek 1,
306b4436a18SJonathan Marek },
307b4436a18SJonathan Marek {
308b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR14_1X14,
309b4436a18SJonathan Marek DATA_TYPE_RAW_14BIT,
310b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_14_BIT,
311b4436a18SJonathan Marek 14,
312b4436a18SJonathan Marek 1,
313b4436a18SJonathan Marek },
314b4436a18SJonathan Marek {
315b4436a18SJonathan Marek MEDIA_BUS_FMT_SGBRG14_1X14,
316b4436a18SJonathan Marek DATA_TYPE_RAW_14BIT,
317b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_14_BIT,
318b4436a18SJonathan Marek 14,
319b4436a18SJonathan Marek 1,
320b4436a18SJonathan Marek },
321b4436a18SJonathan Marek {
322b4436a18SJonathan Marek MEDIA_BUS_FMT_SGRBG14_1X14,
323b4436a18SJonathan Marek DATA_TYPE_RAW_14BIT,
324b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_14_BIT,
325b4436a18SJonathan Marek 14,
326b4436a18SJonathan Marek 1,
327b4436a18SJonathan Marek },
328b4436a18SJonathan Marek {
329b4436a18SJonathan Marek MEDIA_BUS_FMT_SRGGB14_1X14,
330b4436a18SJonathan Marek DATA_TYPE_RAW_14BIT,
331b4436a18SJonathan Marek DECODE_FORMAT_UNCOMPRESSED_14_BIT,
332b4436a18SJonathan Marek 14,
333b4436a18SJonathan Marek 1,
334b4436a18SJonathan Marek },
335b4436a18SJonathan Marek };
336b4436a18SJonathan Marek
__csid_configure_stream(struct csid_device * csid,u8 enable,u8 vc)3373c4ed72aSMilen Mitkov static void __csid_configure_stream(struct csid_device *csid, u8 enable, u8 vc)
338b4436a18SJonathan Marek {
339b4436a18SJonathan Marek struct csid_testgen_config *tg = &csid->testgen;
340b4436a18SJonathan Marek u32 val;
341b4436a18SJonathan Marek u32 phy_sel = 0;
342b4436a18SJonathan Marek u8 lane_cnt = csid->phy.lane_cnt;
3433c4ed72aSMilen Mitkov /* Source pads matching RDI channels on hardware. Pad 1 -> RDI0, Pad 2 -> RDI1, etc. */
3443c4ed72aSMilen Mitkov struct v4l2_mbus_framefmt *input_format = &csid->fmt[MSM_CSID_PAD_FIRST_SRC + vc];
345b4436a18SJonathan Marek const struct csid_format *format = csid_get_fmt_entry(csid->formats, csid->nformats,
346b4436a18SJonathan Marek input_format->code);
347b4436a18SJonathan Marek
348b4436a18SJonathan Marek if (!lane_cnt)
349b4436a18SJonathan Marek lane_cnt = 4;
350b4436a18SJonathan Marek
351b4436a18SJonathan Marek if (!tg->enabled)
352b4436a18SJonathan Marek phy_sel = csid->phy.csiphy_id;
353b4436a18SJonathan Marek
354b4436a18SJonathan Marek if (enable) {
355*e53b78e3SBryan O'Donoghue /*
356*e53b78e3SBryan O'Donoghue * DT_ID is a two bit bitfield that is concatenated with
357*e53b78e3SBryan O'Donoghue * the four least significant bits of the five bit VC
358*e53b78e3SBryan O'Donoghue * bitfield to generate an internal CID value.
359*e53b78e3SBryan O'Donoghue *
360*e53b78e3SBryan O'Donoghue * CSID_RDI_CFG0(vc)
361*e53b78e3SBryan O'Donoghue * DT_ID : 28:27
362*e53b78e3SBryan O'Donoghue * VC : 26:22
363*e53b78e3SBryan O'Donoghue * DT : 21:16
364*e53b78e3SBryan O'Donoghue *
365*e53b78e3SBryan O'Donoghue * CID : VC 3:0 << 2 | DT_ID 1:0
366*e53b78e3SBryan O'Donoghue */
367*e53b78e3SBryan O'Donoghue u8 dt_id = vc & 0x03;
368b4436a18SJonathan Marek
369b4436a18SJonathan Marek if (tg->enabled) {
370b4436a18SJonathan Marek /* configure one DT, infinite frames */
371b4436a18SJonathan Marek val = vc << TPG_VC_CFG0_VC_NUM;
372b4436a18SJonathan Marek val |= INTELEAVING_MODE_ONE_SHOT << TPG_VC_CFG0_LINE_INTERLEAVING_MODE;
373b4436a18SJonathan Marek val |= 0 << TPG_VC_CFG0_NUM_FRAMES;
374b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_VC_CFG0);
375b4436a18SJonathan Marek
376b4436a18SJonathan Marek val = 0x740 << TPG_VC_CFG1_H_BLANKING_COUNT;
377b4436a18SJonathan Marek val |= 0x3ff << TPG_VC_CFG1_V_BLANKING_COUNT;
378b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_VC_CFG1);
379b4436a18SJonathan Marek
380b4436a18SJonathan Marek writel_relaxed(0x12345678, csid->base + CSID_TPG_LFSR_SEED);
381b4436a18SJonathan Marek
382ed9f1ea9SAndrey Konovalov val = (input_format->height & 0x1fff) << TPG_DT_n_CFG_0_FRAME_HEIGHT;
383ed9f1ea9SAndrey Konovalov val |= (input_format->width & 0x1fff) << TPG_DT_n_CFG_0_FRAME_WIDTH;
384b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_DT_n_CFG_0(0));
385b4436a18SJonathan Marek
386b4436a18SJonathan Marek val = format->data_type << TPG_DT_n_CFG_1_DATA_TYPE;
387b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_DT_n_CFG_1(0));
388b4436a18SJonathan Marek
389ed9f1ea9SAndrey Konovalov val = (tg->mode - 1) << TPG_DT_n_CFG_2_PAYLOAD_MODE;
390b4436a18SJonathan Marek val |= 0xBE << TPG_DT_n_CFG_2_USER_SPECIFIED_PAYLOAD;
391b4436a18SJonathan Marek val |= format->decode_format << TPG_DT_n_CFG_2_ENCODE_FORMAT;
392b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_DT_n_CFG_2(0));
393b4436a18SJonathan Marek
394b4436a18SJonathan Marek writel_relaxed(0, csid->base + CSID_TPG_COLOR_BARS_CFG);
395b4436a18SJonathan Marek
396b4436a18SJonathan Marek writel_relaxed(0, csid->base + CSID_TPG_COLOR_BOX_CFG);
397b4436a18SJonathan Marek }
398b4436a18SJonathan Marek
399b4436a18SJonathan Marek val = 1 << RDI_CFG0_BYTE_CNTR_EN;
400b4436a18SJonathan Marek val |= 1 << RDI_CFG0_FORMAT_MEASURE_EN;
401b4436a18SJonathan Marek val |= 1 << RDI_CFG0_TIMESTAMP_EN;
402b4436a18SJonathan Marek /* note: for non-RDI path, this should be format->decode_format */
403b4436a18SJonathan Marek val |= DECODE_FORMAT_PAYLOAD_ONLY << RDI_CFG0_DECODE_FORMAT;
404b4436a18SJonathan Marek val |= format->data_type << RDI_CFG0_DATA_TYPE;
405b4436a18SJonathan Marek val |= vc << RDI_CFG0_VIRTUAL_CHANNEL;
406b4436a18SJonathan Marek val |= dt_id << RDI_CFG0_DT_ID;
4073c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_CFG0(vc));
408b4436a18SJonathan Marek
409b4436a18SJonathan Marek /* CSID_TIMESTAMP_STB_POST_IRQ */
410b4436a18SJonathan Marek val = 2 << RDI_CFG1_TIMESTAMP_STB_SEL;
4113c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_CFG1(vc));
412b4436a18SJonathan Marek
413b4436a18SJonathan Marek val = 1;
4143c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_FRM_DROP_PERIOD(vc));
415b4436a18SJonathan Marek
416b4436a18SJonathan Marek val = 0;
4173c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_FRM_DROP_PATTERN(vc));
418b4436a18SJonathan Marek
419b4436a18SJonathan Marek val = 1;
4203c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_IRQ_SUBSAMPLE_PERIOD(vc));
421b4436a18SJonathan Marek
422b4436a18SJonathan Marek val = 0;
4233c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_IRQ_SUBSAMPLE_PATTERN(vc));
424b4436a18SJonathan Marek
425b4436a18SJonathan Marek val = 1;
4263c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_RPP_PIX_DROP_PERIOD(vc));
427b4436a18SJonathan Marek
428b4436a18SJonathan Marek val = 0;
4293c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_RPP_PIX_DROP_PATTERN(vc));
430b4436a18SJonathan Marek
431b4436a18SJonathan Marek val = 1;
4323c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_RPP_LINE_DROP_PERIOD(vc));
433b4436a18SJonathan Marek
434b4436a18SJonathan Marek val = 0;
4353c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_RPP_LINE_DROP_PATTERN(vc));
436b4436a18SJonathan Marek
437b4436a18SJonathan Marek val = 0;
4383c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_CTRL(vc));
439b4436a18SJonathan Marek
4403c4ed72aSMilen Mitkov val = readl_relaxed(csid->base + CSID_RDI_CFG0(vc));
441b4436a18SJonathan Marek val |= 1 << RDI_CFG0_ENABLE;
4423c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_CFG0(vc));
443b4436a18SJonathan Marek }
444b4436a18SJonathan Marek
445b4436a18SJonathan Marek if (tg->enabled) {
446b4436a18SJonathan Marek val = enable << TPG_CTRL_TEST_EN;
447b4436a18SJonathan Marek val |= 1 << TPG_CTRL_FS_PKT_EN;
448b4436a18SJonathan Marek val |= 1 << TPG_CTRL_FE_PKT_EN;
449b4436a18SJonathan Marek val |= (lane_cnt - 1) << TPG_CTRL_NUM_ACTIVE_LANES;
450b4436a18SJonathan Marek val |= 0x64 << TPG_CTRL_CYCLES_BETWEEN_PKTS;
451b4436a18SJonathan Marek val |= 0xA << TPG_CTRL_NUM_TRAIL_BYTES;
452b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TPG_CTRL);
453b4436a18SJonathan Marek }
454b4436a18SJonathan Marek
455b4436a18SJonathan Marek val = (lane_cnt - 1) << CSI2_RX_CFG0_NUM_ACTIVE_LANES;
456b4436a18SJonathan Marek val |= csid->phy.lane_assign << CSI2_RX_CFG0_DL0_INPUT_SEL;
457b4436a18SJonathan Marek val |= phy_sel << CSI2_RX_CFG0_PHY_NUM_SEL;
458b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_CSI2_RX_CFG0);
459b4436a18SJonathan Marek
460b4436a18SJonathan Marek val = 1 << CSI2_RX_CFG1_PACKET_ECC_CORRECTION_EN;
4615fbdccc9SBryan O'Donoghue if (vc > 3)
4625fbdccc9SBryan O'Donoghue val |= 1 << CSI2_RX_CFG1_VC_MODE;
463b4436a18SJonathan Marek val |= 1 << CSI2_RX_CFG1_MISR_EN;
464b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_CSI2_RX_CFG1);
465b4436a18SJonathan Marek
466b4436a18SJonathan Marek if (enable)
467b4436a18SJonathan Marek val = HALT_CMD_RESUME_AT_FRAME_BOUNDARY << RDI_CTRL_HALT_CMD;
468b4436a18SJonathan Marek else
469b4436a18SJonathan Marek val = HALT_CMD_HALT_AT_FRAME_BOUNDARY << RDI_CTRL_HALT_CMD;
4703c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_RDI_CTRL(vc));
4713c4ed72aSMilen Mitkov }
4723c4ed72aSMilen Mitkov
csid_configure_stream(struct csid_device * csid,u8 enable)4733c4ed72aSMilen Mitkov static void csid_configure_stream(struct csid_device *csid, u8 enable)
4743c4ed72aSMilen Mitkov {
4753c4ed72aSMilen Mitkov u8 i;
4763c4ed72aSMilen Mitkov /* Loop through all enabled VCs and configure stream for each */
4773c4ed72aSMilen Mitkov for (i = 0; i < MSM_CSID_MAX_SRC_STREAMS; i++)
4783c4ed72aSMilen Mitkov if (csid->phy.en_vc & BIT(i))
4793c4ed72aSMilen Mitkov __csid_configure_stream(csid, enable, i);
480b4436a18SJonathan Marek }
481b4436a18SJonathan Marek
csid_configure_testgen_pattern(struct csid_device * csid,s32 val)482b4436a18SJonathan Marek static int csid_configure_testgen_pattern(struct csid_device *csid, s32 val)
483b4436a18SJonathan Marek {
484b4436a18SJonathan Marek if (val > 0 && val <= csid->testgen.nmodes)
485b4436a18SJonathan Marek csid->testgen.mode = val;
486b4436a18SJonathan Marek
487b4436a18SJonathan Marek return 0;
488b4436a18SJonathan Marek }
489b4436a18SJonathan Marek
490b4436a18SJonathan Marek /*
491b4436a18SJonathan Marek * csid_hw_version - CSID hardware version query
492b4436a18SJonathan Marek * @csid: CSID device
493b4436a18SJonathan Marek *
494b4436a18SJonathan Marek * Return HW version or error
495b4436a18SJonathan Marek */
csid_hw_version(struct csid_device * csid)496b4436a18SJonathan Marek static u32 csid_hw_version(struct csid_device *csid)
497b4436a18SJonathan Marek {
498b4436a18SJonathan Marek u32 hw_version;
499b4436a18SJonathan Marek u32 hw_gen;
500b4436a18SJonathan Marek u32 hw_rev;
501b4436a18SJonathan Marek u32 hw_step;
502b4436a18SJonathan Marek
503b4436a18SJonathan Marek hw_version = readl_relaxed(csid->base + CSID_HW_VERSION);
504b4436a18SJonathan Marek hw_gen = (hw_version >> HW_VERSION_GENERATION) & 0xF;
505b4436a18SJonathan Marek hw_rev = (hw_version >> HW_VERSION_REVISION) & 0xFFF;
506b4436a18SJonathan Marek hw_step = (hw_version >> HW_VERSION_STEPPING) & 0xFFFF;
507b4436a18SJonathan Marek dev_dbg(csid->camss->dev, "CSID HW Version = %u.%u.%u\n",
508b4436a18SJonathan Marek hw_gen, hw_rev, hw_step);
509b4436a18SJonathan Marek
510b4436a18SJonathan Marek return hw_version;
511b4436a18SJonathan Marek }
512b4436a18SJonathan Marek
513b4436a18SJonathan Marek /*
514b4436a18SJonathan Marek * csid_isr - CSID module interrupt service routine
515b4436a18SJonathan Marek * @irq: Interrupt line
516b4436a18SJonathan Marek * @dev: CSID device
517b4436a18SJonathan Marek *
518b4436a18SJonathan Marek * Return IRQ_HANDLED on success
519b4436a18SJonathan Marek */
csid_isr(int irq,void * dev)520b4436a18SJonathan Marek static irqreturn_t csid_isr(int irq, void *dev)
521b4436a18SJonathan Marek {
522b4436a18SJonathan Marek struct csid_device *csid = dev;
523b4436a18SJonathan Marek u32 val;
524b4436a18SJonathan Marek u8 reset_done;
5253c4ed72aSMilen Mitkov int i;
526b4436a18SJonathan Marek
527b4436a18SJonathan Marek val = readl_relaxed(csid->base + CSID_TOP_IRQ_STATUS);
528b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_TOP_IRQ_CLEAR);
529b4436a18SJonathan Marek reset_done = val & BIT(TOP_IRQ_STATUS_RESET_DONE);
530b4436a18SJonathan Marek
531b4436a18SJonathan Marek val = readl_relaxed(csid->base + CSID_CSI2_RX_IRQ_STATUS);
532b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_CSI2_RX_IRQ_CLEAR);
533b4436a18SJonathan Marek
5343c4ed72aSMilen Mitkov /* Read and clear IRQ status for each enabled RDI channel */
5353c4ed72aSMilen Mitkov for (i = 0; i < MSM_CSID_MAX_SRC_STREAMS; i++)
5363c4ed72aSMilen Mitkov if (csid->phy.en_vc & BIT(i)) {
5373c4ed72aSMilen Mitkov val = readl_relaxed(csid->base + CSID_CSI2_RDIN_IRQ_STATUS(i));
5383c4ed72aSMilen Mitkov writel_relaxed(val, csid->base + CSID_CSI2_RDIN_IRQ_CLEAR(i));
5393c4ed72aSMilen Mitkov }
540b4436a18SJonathan Marek
541b4436a18SJonathan Marek val = 1 << IRQ_CMD_CLEAR;
542b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_IRQ_CMD);
543b4436a18SJonathan Marek
544b4436a18SJonathan Marek if (reset_done)
545b4436a18SJonathan Marek complete(&csid->reset_complete);
546b4436a18SJonathan Marek
547b4436a18SJonathan Marek return IRQ_HANDLED;
548b4436a18SJonathan Marek }
549b4436a18SJonathan Marek
550b4436a18SJonathan Marek /*
551b4436a18SJonathan Marek * csid_reset - Trigger reset on CSID module and wait to complete
552b4436a18SJonathan Marek * @csid: CSID device
553b4436a18SJonathan Marek *
554b4436a18SJonathan Marek * Return 0 on success or a negative error code otherwise
555b4436a18SJonathan Marek */
csid_reset(struct csid_device * csid)556b4436a18SJonathan Marek static int csid_reset(struct csid_device *csid)
557b4436a18SJonathan Marek {
558b4436a18SJonathan Marek unsigned long time;
559b4436a18SJonathan Marek u32 val;
560b4436a18SJonathan Marek
561b4436a18SJonathan Marek reinit_completion(&csid->reset_complete);
562b4436a18SJonathan Marek
563b4436a18SJonathan Marek writel_relaxed(1, csid->base + CSID_TOP_IRQ_CLEAR);
564b4436a18SJonathan Marek writel_relaxed(1, csid->base + CSID_IRQ_CMD);
565b4436a18SJonathan Marek writel_relaxed(1, csid->base + CSID_TOP_IRQ_MASK);
566b4436a18SJonathan Marek writel_relaxed(1, csid->base + CSID_IRQ_CMD);
567b4436a18SJonathan Marek
568b4436a18SJonathan Marek /* preserve registers */
569b4436a18SJonathan Marek val = 0x1e << RST_STROBES;
570b4436a18SJonathan Marek writel_relaxed(val, csid->base + CSID_RST_STROBES);
571b4436a18SJonathan Marek
572b4436a18SJonathan Marek time = wait_for_completion_timeout(&csid->reset_complete,
573b4436a18SJonathan Marek msecs_to_jiffies(CSID_RESET_TIMEOUT_MS));
574b4436a18SJonathan Marek if (!time) {
575b4436a18SJonathan Marek dev_err(csid->camss->dev, "CSID reset timeout\n");
576b4436a18SJonathan Marek return -EIO;
577b4436a18SJonathan Marek }
578b4436a18SJonathan Marek
579b4436a18SJonathan Marek return 0;
580b4436a18SJonathan Marek }
581b4436a18SJonathan Marek
csid_src_pad_code(struct csid_device * csid,u32 sink_code,unsigned int match_format_idx,u32 match_code)582b4436a18SJonathan Marek static u32 csid_src_pad_code(struct csid_device *csid, u32 sink_code,
583b4436a18SJonathan Marek unsigned int match_format_idx, u32 match_code)
584b4436a18SJonathan Marek {
585b4436a18SJonathan Marek switch (sink_code) {
586b4436a18SJonathan Marek case MEDIA_BUS_FMT_SBGGR10_1X10:
587b4436a18SJonathan Marek {
588b4436a18SJonathan Marek u32 src_code[] = {
589b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR10_1X10,
590b4436a18SJonathan Marek MEDIA_BUS_FMT_SBGGR10_2X8_PADHI_LE,
591b4436a18SJonathan Marek };
592b4436a18SJonathan Marek
593b4436a18SJonathan Marek return csid_find_code(src_code, ARRAY_SIZE(src_code),
594b4436a18SJonathan Marek match_format_idx, match_code);
595b4436a18SJonathan Marek }
596b4436a18SJonathan Marek case MEDIA_BUS_FMT_Y10_1X10:
597b4436a18SJonathan Marek {
598b4436a18SJonathan Marek u32 src_code[] = {
599b4436a18SJonathan Marek MEDIA_BUS_FMT_Y10_1X10,
600b4436a18SJonathan Marek MEDIA_BUS_FMT_Y10_2X8_PADHI_LE,
601b4436a18SJonathan Marek };
602b4436a18SJonathan Marek
603b4436a18SJonathan Marek return csid_find_code(src_code, ARRAY_SIZE(src_code),
604b4436a18SJonathan Marek match_format_idx, match_code);
605b4436a18SJonathan Marek }
606b4436a18SJonathan Marek default:
607b4436a18SJonathan Marek if (match_format_idx > 0)
608b4436a18SJonathan Marek return 0;
609b4436a18SJonathan Marek
610b4436a18SJonathan Marek return sink_code;
611b4436a18SJonathan Marek }
612b4436a18SJonathan Marek }
613b4436a18SJonathan Marek
csid_subdev_init(struct csid_device * csid)614b4436a18SJonathan Marek static void csid_subdev_init(struct csid_device *csid)
615b4436a18SJonathan Marek {
616b4436a18SJonathan Marek csid->formats = csid_formats;
617b4436a18SJonathan Marek csid->nformats = ARRAY_SIZE(csid_formats);
618b4436a18SJonathan Marek csid->testgen.modes = csid_testgen_modes;
619b4436a18SJonathan Marek csid->testgen.nmodes = CSID_PAYLOAD_MODE_NUM_SUPPORTED_GEN2;
620b4436a18SJonathan Marek }
621b4436a18SJonathan Marek
622b4436a18SJonathan Marek const struct csid_hw_ops csid_ops_gen2 = {
623b4436a18SJonathan Marek .configure_stream = csid_configure_stream,
624b4436a18SJonathan Marek .configure_testgen_pattern = csid_configure_testgen_pattern,
625b4436a18SJonathan Marek .hw_version = csid_hw_version,
626b4436a18SJonathan Marek .isr = csid_isr,
627b4436a18SJonathan Marek .reset = csid_reset,
628b4436a18SJonathan Marek .src_pad_code = csid_src_pad_code,
629b4436a18SJonathan Marek .subdev_init = csid_subdev_init,
630b4436a18SJonathan Marek };
631