1*68550cbcSAlex Deucher // SPDX-License-Identifier: MIT 2*68550cbcSAlex Deucher /* 3*68550cbcSAlex Deucher * Copyright (C) 2020 Advanced Micro Devices, Inc. 4*68550cbcSAlex Deucher * 5*68550cbcSAlex Deucher * Authors: AMD 6*68550cbcSAlex Deucher */ 7*68550cbcSAlex Deucher 8*68550cbcSAlex Deucher #ifndef _dpcs_3_0_0_OFFSET_HEADER 9*68550cbcSAlex Deucher #define _dpcs_3_0_0_OFFSET_HEADER 10*68550cbcSAlex Deucher 11*68550cbcSAlex Deucher 12*68550cbcSAlex Deucher 13*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx0_dispdec 14*68550cbcSAlex Deucher // base address: 0x0 15*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL 0x2928 16*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 17*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_TX_CNTL 0x2929 18*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_TX_CNTL_BASE_IDX 2 19*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_CBUS_CNTL 0x292a 20*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_CBUS_CNTL_BASE_IDX 2 21*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL 0x292b 22*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 23*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR 0x292c 24*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 25*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA 0x292d 26*68550cbcSAlex Deucher #define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 27*68550cbcSAlex Deucher 28*68550cbcSAlex Deucher 29*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx0_dispdec 30*68550cbcSAlex Deucher // base address: 0x0 31*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CNTL 0x2930 32*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CNTL_BASE_IDX 2 33*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL 0x2931 34*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 35*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL 0x2932 36*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 37*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA 0x2933 38*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 39*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_CR_ADDR 0x2934 40*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_CR_ADDR_BASE_IDX 2 41*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_CR_DATA 0x2935 42*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_CR_DATA_BASE_IDX 2 43*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL 0x2936 44*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 45*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_SCRATCH 0x2937 46*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_SCRATCH_BASE_IDX 2 47*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_SPARE 0x2938 48*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_SPARE_BASE_IDX 2 49*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CNTL2 0x2939 50*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_CNTL2_BASE_IDX 2 51*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x293c 52*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 53*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL0 0x2940 54*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL0_BASE_IDX 2 55*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL1 0x2941 56*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL1_BASE_IDX 2 57*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL2 0x2942 58*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL2_BASE_IDX 2 59*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL3 0x2943 60*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL3_BASE_IDX 2 61*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL4 0x2944 62*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL4_BASE_IDX 2 63*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL5 0x2945 64*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL5_BASE_IDX 2 65*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL6 0x2946 66*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL6_BASE_IDX 2 67*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL7 0x2947 68*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL7_BASE_IDX 2 69*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL8 0x2948 70*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL8_BASE_IDX 2 71*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL9 0x2949 72*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL9_BASE_IDX 2 73*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL10 0x294a 74*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL10_BASE_IDX 2 75*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL11 0x294b 76*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL11_BASE_IDX 2 77*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL12 0x294c 78*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL12_BASE_IDX 2 79*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL13 0x294d 80*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL13_BASE_IDX 2 81*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL14 0x294e 82*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_CNTL14_BASE_IDX 2 83*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE0 0x294f 84*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE0_BASE_IDX 2 85*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE1 0x2950 86*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE1_BASE_IDX 2 87*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE2 0x2951 88*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE2_BASE_IDX 2 89*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE3 0x2952 90*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_FUSE3_BASE_IDX 2 91*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL 0x2953 92*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 93*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2954 94*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 95*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2955 96*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 97*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG 0x2956 98*68550cbcSAlex Deucher #define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 99*68550cbcSAlex Deucher 100*68550cbcSAlex Deucher 101*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcssys_cr0_dispdec 102*68550cbcSAlex Deucher // base address: 0x0 103*68550cbcSAlex Deucher #define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR 0x2934 104*68550cbcSAlex Deucher #define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX 2 105*68550cbcSAlex Deucher #define mmDPCSSYS_CR0_DPCSSYS_CR_DATA 0x2935 106*68550cbcSAlex Deucher #define mmDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX 2 107*68550cbcSAlex Deucher 108*68550cbcSAlex Deucher 109*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx1_dispdec 110*68550cbcSAlex Deucher // base address: 0x360 111*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL 0x2a00 112*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 113*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_TX_CNTL 0x2a01 114*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_TX_CNTL_BASE_IDX 2 115*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_CBUS_CNTL 0x2a02 116*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_CBUS_CNTL_BASE_IDX 2 117*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL 0x2a03 118*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 119*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR 0x2a04 120*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 121*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA 0x2a05 122*68550cbcSAlex Deucher #define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 123*68550cbcSAlex Deucher 124*68550cbcSAlex Deucher 125*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx1_dispdec 126*68550cbcSAlex Deucher // base address: 0x360 127*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CNTL 0x2a08 128*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CNTL_BASE_IDX 2 129*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL 0x2a09 130*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 131*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL 0x2a0a 132*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 133*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA 0x2a0b 134*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 135*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_CR_ADDR 0x2a0c 136*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_CR_ADDR_BASE_IDX 2 137*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_CR_DATA 0x2a0d 138*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_CR_DATA_BASE_IDX 2 139*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL 0x2a0e 140*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 141*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_SCRATCH 0x2a0f 142*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_SCRATCH_BASE_IDX 2 143*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_SPARE 0x2a10 144*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_SPARE_BASE_IDX 2 145*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CNTL2 0x2a11 146*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_CNTL2_BASE_IDX 2 147*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2a14 148*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 149*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL0 0x2a18 150*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL0_BASE_IDX 2 151*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL1 0x2a19 152*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL1_BASE_IDX 2 153*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL2 0x2a1a 154*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL2_BASE_IDX 2 155*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL3 0x2a1b 156*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL3_BASE_IDX 2 157*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL4 0x2a1c 158*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL4_BASE_IDX 2 159*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL5 0x2a1d 160*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL5_BASE_IDX 2 161*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL6 0x2a1e 162*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL6_BASE_IDX 2 163*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL7 0x2a1f 164*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL7_BASE_IDX 2 165*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL8 0x2a20 166*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL8_BASE_IDX 2 167*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL9 0x2a21 168*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL9_BASE_IDX 2 169*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL10 0x2a22 170*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL10_BASE_IDX 2 171*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL11 0x2a23 172*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL11_BASE_IDX 2 173*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL12 0x2a24 174*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL12_BASE_IDX 2 175*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL13 0x2a25 176*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL13_BASE_IDX 2 177*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL14 0x2a26 178*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_CNTL14_BASE_IDX 2 179*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE0 0x2a27 180*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE0_BASE_IDX 2 181*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE1 0x2a28 182*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE1_BASE_IDX 2 183*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE2 0x2a29 184*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE2_BASE_IDX 2 185*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE3 0x2a2a 186*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_FUSE3_BASE_IDX 2 187*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL 0x2a2b 188*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 189*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2a2c 190*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 191*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2a2d 192*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 193*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG 0x2a2e 194*68550cbcSAlex Deucher #define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 195*68550cbcSAlex Deucher 196*68550cbcSAlex Deucher 197*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcssys_cr1_dispdec 198*68550cbcSAlex Deucher // base address: 0x360 199*68550cbcSAlex Deucher #define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR 0x2a0c 200*68550cbcSAlex Deucher #define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX 2 201*68550cbcSAlex Deucher #define mmDPCSSYS_CR1_DPCSSYS_CR_DATA 0x2a0d 202*68550cbcSAlex Deucher #define mmDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX 2 203*68550cbcSAlex Deucher 204*68550cbcSAlex Deucher 205*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx2_dispdec 206*68550cbcSAlex Deucher // base address: 0x6c0 207*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL 0x2ad8 208*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 209*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_TX_CNTL 0x2ad9 210*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_TX_CNTL_BASE_IDX 2 211*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_CBUS_CNTL 0x2ada 212*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_CBUS_CNTL_BASE_IDX 2 213*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL 0x2adb 214*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 215*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR 0x2adc 216*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 217*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA 0x2add 218*68550cbcSAlex Deucher #define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 219*68550cbcSAlex Deucher 220*68550cbcSAlex Deucher 221*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx2_dispdec 222*68550cbcSAlex Deucher // base address: 0x6c0 223*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CNTL 0x2ae0 224*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CNTL_BASE_IDX 2 225*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL 0x2ae1 226*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 227*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL 0x2ae2 228*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 229*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA 0x2ae3 230*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 231*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_CR_ADDR 0x2ae4 232*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_CR_ADDR_BASE_IDX 2 233*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_CR_DATA 0x2ae5 234*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_CR_DATA_BASE_IDX 2 235*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL 0x2ae6 236*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 237*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_SCRATCH 0x2ae7 238*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_SCRATCH_BASE_IDX 2 239*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_SPARE 0x2ae8 240*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_SPARE_BASE_IDX 2 241*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CNTL2 0x2ae9 242*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_CNTL2_BASE_IDX 2 243*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2aec 244*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 245*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL0 0x2af0 246*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL0_BASE_IDX 2 247*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL1 0x2af1 248*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL1_BASE_IDX 2 249*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL2 0x2af2 250*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL2_BASE_IDX 2 251*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL3 0x2af3 252*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL3_BASE_IDX 2 253*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL4 0x2af4 254*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL4_BASE_IDX 2 255*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL5 0x2af5 256*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL5_BASE_IDX 2 257*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL6 0x2af6 258*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL6_BASE_IDX 2 259*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL7 0x2af7 260*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL7_BASE_IDX 2 261*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL8 0x2af8 262*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL8_BASE_IDX 2 263*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL9 0x2af9 264*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL9_BASE_IDX 2 265*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL10 0x2afa 266*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL10_BASE_IDX 2 267*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL11 0x2afb 268*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL11_BASE_IDX 2 269*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL12 0x2afc 270*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL12_BASE_IDX 2 271*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL13 0x2afd 272*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL13_BASE_IDX 2 273*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL14 0x2afe 274*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_CNTL14_BASE_IDX 2 275*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE0 0x2aff 276*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE0_BASE_IDX 2 277*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE1 0x2b00 278*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE1_BASE_IDX 2 279*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE2 0x2b01 280*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE2_BASE_IDX 2 281*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE3 0x2b02 282*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_FUSE3_BASE_IDX 2 283*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL 0x2b03 284*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 285*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2b04 286*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 287*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2b05 288*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 289*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG 0x2b06 290*68550cbcSAlex Deucher #define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 291*68550cbcSAlex Deucher 292*68550cbcSAlex Deucher 293*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcssys_cr2_dispdec 294*68550cbcSAlex Deucher // base address: 0x6c0 295*68550cbcSAlex Deucher #define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR 0x2ae4 296*68550cbcSAlex Deucher #define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX 2 297*68550cbcSAlex Deucher #define mmDPCSSYS_CR2_DPCSSYS_CR_DATA 0x2ae5 298*68550cbcSAlex Deucher #define mmDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX 2 299*68550cbcSAlex Deucher 300*68550cbcSAlex Deucher 301*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx3_dispdec 302*68550cbcSAlex Deucher // base address: 0xa20 303*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL 0x2bb0 304*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 305*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_TX_CNTL 0x2bb1 306*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_TX_CNTL_BASE_IDX 2 307*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_CBUS_CNTL 0x2bb2 308*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_CBUS_CNTL_BASE_IDX 2 309*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL 0x2bb3 310*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 311*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR 0x2bb4 312*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 313*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA 0x2bb5 314*68550cbcSAlex Deucher #define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 315*68550cbcSAlex Deucher 316*68550cbcSAlex Deucher 317*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx3_dispdec 318*68550cbcSAlex Deucher // base address: 0xa20 319*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CNTL 0x2bb8 320*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CNTL_BASE_IDX 2 321*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL 0x2bb9 322*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 323*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL 0x2bba 324*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 325*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA 0x2bbb 326*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 327*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_CR_ADDR 0x2bbc 328*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_CR_ADDR_BASE_IDX 2 329*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_CR_DATA 0x2bbd 330*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_CR_DATA_BASE_IDX 2 331*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL 0x2bbe 332*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 333*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_SCRATCH 0x2bbf 334*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_SCRATCH_BASE_IDX 2 335*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_SPARE 0x2bc0 336*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_SPARE_BASE_IDX 2 337*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CNTL2 0x2bc1 338*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_CNTL2_BASE_IDX 2 339*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2bc4 340*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 341*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL0 0x2bc8 342*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL0_BASE_IDX 2 343*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL1 0x2bc9 344*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL1_BASE_IDX 2 345*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL2 0x2bca 346*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL2_BASE_IDX 2 347*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL3 0x2bcb 348*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL3_BASE_IDX 2 349*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL4 0x2bcc 350*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL4_BASE_IDX 2 351*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL5 0x2bcd 352*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL5_BASE_IDX 2 353*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL6 0x2bce 354*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL6_BASE_IDX 2 355*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL7 0x2bcf 356*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL7_BASE_IDX 2 357*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL8 0x2bd0 358*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL8_BASE_IDX 2 359*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL9 0x2bd1 360*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL9_BASE_IDX 2 361*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL10 0x2bd2 362*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL10_BASE_IDX 2 363*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL11 0x2bd3 364*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL11_BASE_IDX 2 365*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL12 0x2bd4 366*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL12_BASE_IDX 2 367*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL13 0x2bd5 368*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL13_BASE_IDX 2 369*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL14 0x2bd6 370*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_CNTL14_BASE_IDX 2 371*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE0 0x2bd7 372*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE0_BASE_IDX 2 373*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE1 0x2bd8 374*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE1_BASE_IDX 2 375*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE2 0x2bd9 376*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE2_BASE_IDX 2 377*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE3 0x2bda 378*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_FUSE3_BASE_IDX 2 379*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL 0x2bdb 380*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 381*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2bdc 382*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 383*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2bdd 384*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 385*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG 0x2bde 386*68550cbcSAlex Deucher #define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 387*68550cbcSAlex Deucher 388*68550cbcSAlex Deucher 389*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcssys_cr3_dispdec 390*68550cbcSAlex Deucher // base address: 0xa20 391*68550cbcSAlex Deucher #define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR 0x2bbc 392*68550cbcSAlex Deucher #define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX 2 393*68550cbcSAlex Deucher #define mmDPCSSYS_CR3_DPCSSYS_CR_DATA 0x2bbd 394*68550cbcSAlex Deucher #define mmDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX 2 395*68550cbcSAlex Deucher 396*68550cbcSAlex Deucher 397*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx4_dispdec 398*68550cbcSAlex Deucher // base address: 0xd80 399*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL 0x2c88 400*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 401*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_TX_CNTL 0x2c89 402*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_TX_CNTL_BASE_IDX 2 403*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_CBUS_CNTL 0x2c8a 404*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_CBUS_CNTL_BASE_IDX 2 405*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL 0x2c8b 406*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 407*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR 0x2c8c 408*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 409*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA 0x2c8d 410*68550cbcSAlex Deucher #define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 411*68550cbcSAlex Deucher 412*68550cbcSAlex Deucher 413*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx4_dispdec 414*68550cbcSAlex Deucher // base address: 0xd80 415*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CNTL 0x2c90 416*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CNTL_BASE_IDX 2 417*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL 0x2c91 418*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 419*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL 0x2c92 420*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 421*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA 0x2c93 422*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 423*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_CR_ADDR 0x2c94 424*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_CR_ADDR_BASE_IDX 2 425*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_CR_DATA 0x2c95 426*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_CR_DATA_BASE_IDX 2 427*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL 0x2c96 428*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 429*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_SCRATCH 0x2c97 430*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_SCRATCH_BASE_IDX 2 431*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_SPARE 0x2c98 432*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_SPARE_BASE_IDX 2 433*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CNTL2 0x2c99 434*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_CNTL2_BASE_IDX 2 435*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2c9c 436*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 437*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL0 0x2ca0 438*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL0_BASE_IDX 2 439*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL1 0x2ca1 440*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL1_BASE_IDX 2 441*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL2 0x2ca2 442*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL2_BASE_IDX 2 443*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL3 0x2ca3 444*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL3_BASE_IDX 2 445*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL4 0x2ca4 446*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL4_BASE_IDX 2 447*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL5 0x2ca5 448*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL5_BASE_IDX 2 449*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL6 0x2ca6 450*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL6_BASE_IDX 2 451*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL7 0x2ca7 452*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL7_BASE_IDX 2 453*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL8 0x2ca8 454*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL8_BASE_IDX 2 455*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL9 0x2ca9 456*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL9_BASE_IDX 2 457*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL10 0x2caa 458*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL10_BASE_IDX 2 459*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL11 0x2cab 460*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL11_BASE_IDX 2 461*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL12 0x2cac 462*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL12_BASE_IDX 2 463*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL13 0x2cad 464*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL13_BASE_IDX 2 465*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL14 0x2cae 466*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_CNTL14_BASE_IDX 2 467*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE0 0x2caf 468*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE0_BASE_IDX 2 469*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE1 0x2cb0 470*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE1_BASE_IDX 2 471*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE2 0x2cb1 472*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE2_BASE_IDX 2 473*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE3 0x2cb2 474*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_FUSE3_BASE_IDX 2 475*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL 0x2cb3 476*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 477*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2cb4 478*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 479*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2cb5 480*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 481*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG 0x2cb6 482*68550cbcSAlex Deucher #define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 483*68550cbcSAlex Deucher 484*68550cbcSAlex Deucher 485*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcssys_cr4_dispdec 486*68550cbcSAlex Deucher // base address: 0xd80 487*68550cbcSAlex Deucher #define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR 0x2c94 488*68550cbcSAlex Deucher #define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX 2 489*68550cbcSAlex Deucher #define mmDPCSSYS_CR4_DPCSSYS_CR_DATA 0x2c95 490*68550cbcSAlex Deucher #define mmDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX 2 491*68550cbcSAlex Deucher 492*68550cbcSAlex Deucher 493*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_dpcstx5_dispdec 494*68550cbcSAlex Deucher // base address: 0x10e0 495*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL 0x2d60 496*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 497*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_TX_CNTL 0x2d61 498*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_TX_CNTL_BASE_IDX 2 499*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_CBUS_CNTL 0x2d62 500*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_CBUS_CNTL_BASE_IDX 2 501*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL 0x2d63 502*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 503*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR 0x2d64 504*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 505*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA 0x2d65 506*68550cbcSAlex Deucher #define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 507*68550cbcSAlex Deucher 508*68550cbcSAlex Deucher 509*68550cbcSAlex Deucher // addressBlock: dpcssys_dpcs0_rdpcstx5_dispdec 510*68550cbcSAlex Deucher // base address: 0x10e0 511*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CNTL 0x2d68 512*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CNTL_BASE_IDX 2 513*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL 0x2d69 514*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 515*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL 0x2d6a 516*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 517*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA 0x2d6b 518*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 519*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_CR_ADDR 0x2d6c 520*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_CR_ADDR_BASE_IDX 2 521*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_CR_DATA 0x2d6d 522*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_CR_DATA_BASE_IDX 2 523*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL 0x2d6e 524*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 525*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_SCRATCH 0x2d6f 526*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_SCRATCH_BASE_IDX 2 527*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_SPARE 0x2d70 528*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_SPARE_BASE_IDX 2 529*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CNTL2 0x2d71 530*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_CNTL2_BASE_IDX 2 531*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2d74 532*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 533*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL0 0x2d78 534*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL0_BASE_IDX 2 535*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL1 0x2d79 536*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL1_BASE_IDX 2 537*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL2 0x2d7a 538*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL2_BASE_IDX 2 539*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL3 0x2d7b 540*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL3_BASE_IDX 2 541*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL4 0x2d7c 542*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL4_BASE_IDX 2 543*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL5 0x2d7d 544*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL5_BASE_IDX 2 545*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL6 0x2d7e 546*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL6_BASE_IDX 2 547*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL7 0x2d7f 548*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL7_BASE_IDX 2 549*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL8 0x2d80 550*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL8_BASE_IDX 2 551*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL9 0x2d81 552*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL9_BASE_IDX 2 553*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL10 0x2d82 554*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL10_BASE_IDX 2 555*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL11 0x2d83 556*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL11_BASE_IDX 2 557*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL12 0x2d84 558*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL12_BASE_IDX 2 559*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL13 0x2d85 560*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL13_BASE_IDX 2 561*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL14 0x2d86 562*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_CNTL14_BASE_IDX 2 563*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE0 0x2d87 564*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE0_BASE_IDX 2 565*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE1 0x2d88 566*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE1_BASE_IDX 2 567*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE2 0x2d89 568*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE2_BASE_IDX 2 569*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE3 0x2d8a 570*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_FUSE3_BASE_IDX 2 571*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL 0x2d8b 572*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 573*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2d8c 574*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 575*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2d8d 576*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 577*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG 0x2d8e 578*68550cbcSAlex Deucher #define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 579*68550cbcSAlex Deucher 580*68550cbcSAlex Deucher #endif 581