400     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in hotplug_event_update_event_status()
447         pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_enable_power()
464     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_update_power()
617     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_slot_unplug_request_cb()
698         pci_word_test_and_clear_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
700         pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
704     pci_word_test_and_clear_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
707     pci_word_test_and_set_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
710     pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
722     pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
748     pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
756     pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
766             pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
769             pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
775         pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL, pic);  in pcie_cap_slot_reset()
793     *slt_ctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_slot_get()
850     if (!ranges_overlap(addr, len, pos + PCI_EXP_SLTCTL, 2)) {  in pcie_cap_slot_write_config()
854     if (pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_write_config()