Home
last modified time | relevance | path

Searched refs:MUX_VAL (Results 1 – 25 of 25) sorted by relevance

/openbmc/u-boot/board/quipos/cairo/
H A Dcairo.h28 MUX_VAL(CONTROL_PADCONF_GPIO112, (IEN | PTD | EN | M7)) \
29 MUX_VAL(CONTROL_PADCONF_GPIO113, (IEN | PTD | EN | M7)) \
30 MUX_VAL(CONTROL_PADCONF_GPIO114, (IEN | PTD | EN | M7)) \
31 MUX_VAL(CONTROL_PADCONF_GPIO115, (IEN | PTD | EN | M7)) \
32 MUX_VAL(CONTROL_PADCONF_GPIO126, (IEN | PTD | EN | M7)) \
33 MUX_VAL(CONTROL_PADCONF_GPIO127, (IEN | PTD | EN | M7)) \
34 MUX_VAL(CONTROL_PADCONF_GPIO128, (IEN | PTD | EN | M7)) \
35 MUX_VAL(CONTROL_PADCONF_GPIO129, (IEN | PTD | EN | M7)) \
41 MUX_VAL(CONTROL_PADCONF_CAM_D5, (IEN | PTD | EN | M7)) \
43 MUX_VAL(CONTROL_PADCONF_CAM_D7, (IEN | PTD | EN | M7)) \
[all …]
/openbmc/u-boot/board/lg/sniper/
H A Dsniper.h15 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* sdrc_d0 */\
16 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* sdrc_d1 */\
17 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* sdrc_d2 */\
18 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* sdrc_d3 */\
19 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* sdrc_d4 */\
20 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* sdrc_d5 */\
78 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTD | DIS | M7)) \
87 MUX_VAL(CP(GPMC_NADV_ALE), (IDIS | PTD | DIS | M7)) \
88 MUX_VAL(CP(GPMC_NOE), (IDIS | PTD | DIS | M7)) \
89 MUX_VAL(CP(GPMC_NWE), (IDIS | PTD | DIS | M7)) \
[all …]
/openbmc/u-boot/board/technexion/twister/
H A Dtwister.h43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
84 MUX_VAL(CP(SDRC_CKE0), (M0)) \
85 MUX_VAL(CP(SDRC_CKE1), (M0)) \
290 MUX_VAL(CP(RMII_MDIO_CLK), (M0)) \
294 MUX_VAL(CP(RMII_RXER), (PTD | M0)) \
295 MUX_VAL(CP(RMII_TXD0), (PTD | M0)) \
296 MUX_VAL(CP(RMII_TXD1), (PTD | M0)) \
[all …]
/openbmc/u-boot/board/technexion/tao3530/
H A Dtao3530.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
H A Dtao3530.c35 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)); in tao3530_revision()
42 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M4)); in tao3530_revision()
59 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M0)); in tao3530_revision()
62 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)); in tao3530_revision()
/openbmc/u-boot/board/nokia/rx51/
H A Drx51.h36 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
37 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
38 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
39 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
40 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
41 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
42 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
43 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
44 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
45 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/ti/evm/
H A Devm.h50 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
51 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
52 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
53 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
54 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
55 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
56 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
57 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
58 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
59 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/ti/am3517crane/
H A Dam3517crane.h67 MUX_VAL(CP(SDRC_CKE0), (M0))\
75 MUX_VAL(CP(SDRC_CKE0), (M0))\
76 MUX_VAL(CP(SDRC_CKE1), (M0))\
82 MUX_VAL(CP(GPMC_A1), (M7))\
87 MUX_VAL(CP(GPMC_A6), (M7))\
90 MUX_VAL(CP(GPMC_A9), (M7))\
91 MUX_VAL(CP(GPMC_A10), (M7))\
110 MUX_VAL(CP(GPMC_NCS2), (M7))\
115 MUX_VAL(CP(GPMC_NCS7), (M7))\
202 MUX_VAL(CP(UART1_TX), (M7))\
[all …]
/openbmc/u-boot/board/htkw/mcx/
H A Dmcx.h29 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
30 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
31 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
70 MUX_VAL(CP(SDRC_CKE0), (M0)) \
71 MUX_VAL(CP(SDRC_CKE1), (M0)) \
295 MUX_VAL(CP(RMII_MDIO_CLK), (M0)) \
299 MUX_VAL(CP(RMII_RXER), (PTD | M0)) \
300 MUX_VAL(CP(RMII_TXD0), (PTD | M0)) \
301 MUX_VAL(CP(RMII_TXD1), (PTD | M0)) \
[all …]
/openbmc/u-boot/board/logicpd/am3517evm/
H A Dam3517evm.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
75 MUX_VAL(CP(SDRC_CKE0), (M0)) \
76 MUX_VAL(CP(SDRC_CKE1), (M0)) \
284 MUX_VAL(CP(RMII_MDIO_CLK), (M0)) \
288 MUX_VAL(CP(RMII_RXER), (PTD | M0)) \
289 MUX_VAL(CP(RMII_TXD0), (PTD | M0)) \
290 MUX_VAL(CP(RMII_TXD1), (PTD | M0)) \
[all …]
/openbmc/u-boot/board/8dtech/eco5pk/
H A Deco5pk.h33 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
74 MUX_VAL(CP(SDRC_CKE0), (M0)) \
75 MUX_VAL(CP(SDRC_CKE1), (M0)) \
283 MUX_VAL(CP(RMII_MDIO_CLK), (M0)) \
287 MUX_VAL(CP(RMII_RXER), (PTD | M0)) \
288 MUX_VAL(CP(RMII_TXD0), (PTD | M0)) \
289 MUX_VAL(CP(RMII_TXD1), (PTD | M0)) \
[all …]
/openbmc/u-boot/board/corscience/tricorder/
H A Dtricorder.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/timll/devkit8000/
H A Ddevkit8000.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/pandora/
H A Dpandora.h27 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
28 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
29 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
30 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
31 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
32 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
33 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
34 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
35 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
36 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/teejet/mt_ventoux/
H A Dmt_ventoux.h41 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
82 MUX_VAL(CP(SDRC_CKE0), (M0)) \
83 MUX_VAL(CP(SDRC_CKE1), (M0)) \
291 MUX_VAL(CP(RMII_MDIO_CLK), (M0)) \
295 MUX_VAL(CP(RMII_RXER), (PTD | M0)) \
296 MUX_VAL(CP(RMII_TXD0), (PTD | M0)) \
297 MUX_VAL(CP(RMII_TXD1), (PTD | M0)) \
[all …]
H A Dmt_ventoux.c232 MUX_VAL(CP(MCBSP3_DX), (IEN | PTU | EN | M4)) in board_init()
234 MUX_VAL(CP(MCBSP3_DR), (IEN | PTU | EN | M4)) in board_init()
/openbmc/u-boot/board/logicpd/omap3som/
H A Domap3logic.h48 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in set_muxconf_regs()
49 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in set_muxconf_regs()
50 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in set_muxconf_regs()
51 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in set_muxconf_regs()
52 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in set_muxconf_regs()
53 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in set_muxconf_regs()
54 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in set_muxconf_regs()
55 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in set_muxconf_regs()
56 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in set_muxconf_regs()
57 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in set_muxconf_regs()
[all …]
/openbmc/u-boot/board/overo/
H A Dcommon.c43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
47 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
48 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
49 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
50 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
51 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
52 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
H A Dovero.h40 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
41 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
42 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
43 MUX_VAL(CP(GPMC_NCS6), (IEN | PTD | DIS | M0)) /*GPMC_nCS6*/\
44 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) /*GPIO_63*/\
46 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
48 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | DIS | M4)) /*GPIO_65*/\
50 MUX_VAL(CP(DSS_PCLK), (IDIS | PTD | DIS | M0)) /*DSS_PCLK*/\
79 MUX_VAL(CP(CAM_FLD), (IDIS | PTD | DIS | M4)) /*CAM_FLD*/\
81 MUX_VAL(CP(CAM_WEN), (IEN | PTD | DIS | M0)) /*CAM_WEN*/\
[all …]
/openbmc/u-boot/board/ti/beagle/
H A Dbeagle.h40 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
41 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
42 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
43 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
44 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
45 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
46 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
47 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
48 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
49 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/board/compulab/cm_t3517/
H A Dmux.c16 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
17 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
18 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
19 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
20 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
21 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
22 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
173 MUX_VAL(CP(RMII_MDIO_CLK), (M0)); in set_muxconf_regs()
178 MUX_VAL(CP(RMII_TXD0), (IDIS | M0)); in set_muxconf_regs()
179 MUX_VAL(CP(RMII_TXD1), (IDIS | M0)); in set_muxconf_regs()
[all …]
/openbmc/u-boot/board/isee/igep00x0/
H A Digep00x0.h20 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* SDRC_D0 */\
21 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* SDRC_D1 */\
22 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* SDRC_D2 */\
23 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* SDRC_D3 */\
24 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* SDRC_D4 */\
25 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* SDRC_D5 */\
26 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* SDRC_D6 */\
27 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* SDRC_D7 */\
28 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* SDRC_D8 */\
29 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* SDRC_D9 */\
[all …]
/openbmc/u-boot/board/compulab/cm_t35/
H A Dcm_t35.c128 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in cm_t3x_set_common_muxconf()
129 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in cm_t3x_set_common_muxconf()
130 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in cm_t3x_set_common_muxconf()
131 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in cm_t3x_set_common_muxconf()
132 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in cm_t3x_set_common_muxconf()
133 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in cm_t3x_set_common_muxconf()
134 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in cm_t3x_set_common_muxconf()
135 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in cm_t3x_set_common_muxconf()
210 MUX_VAL(CP(GPMC_NOE), (IDIS | PTD | DIS | M0)); /*nOE*/ in cm_t3x_set_common_muxconf()
211 MUX_VAL(CP(GPMC_NWE), (IDIS | PTD | DIS | M0)); /*nWE*/ in cm_t3x_set_common_muxconf()
[all …]
/openbmc/u-boot/board/logicpd/zoom1/
H A Dzoom1.h38 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
39 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
40 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
41 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
42 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
43 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
44 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
45 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
46 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
47 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/openbmc/u-boot/arch/arm/include/asm/arch-omap3/
H A Dmux.h492 #define MUX_VAL(OFFSET, VALUE)\ macro