Home
last modified time | relevance | path

Searched refs:EN (Results 1 – 25 of 153) sorted by relevance

1234567

/openbmc/u-boot/board/quipos/cairo/
H A Dcairo.h28 MUX_VAL(CONTROL_PADCONF_GPIO112, (IEN | PTD | EN | M7)) \
29 MUX_VAL(CONTROL_PADCONF_GPIO113, (IEN | PTD | EN | M7)) \
30 MUX_VAL(CONTROL_PADCONF_GPIO114, (IEN | PTD | EN | M7)) \
31 MUX_VAL(CONTROL_PADCONF_GPIO115, (IEN | PTD | EN | M7)) \
32 MUX_VAL(CONTROL_PADCONF_GPIO126, (IEN | PTD | EN | M7)) \
33 MUX_VAL(CONTROL_PADCONF_GPIO127, (IEN | PTD | EN | M7)) \
34 MUX_VAL(CONTROL_PADCONF_GPIO128, (IEN | PTD | EN | M7)) \
35 MUX_VAL(CONTROL_PADCONF_GPIO129, (IEN | PTD | EN | M7)) \
41 MUX_VAL(CONTROL_PADCONF_CAM_D5, (IEN | PTD | EN | M7)) \
43 MUX_VAL(CONTROL_PADCONF_CAM_D7, (IEN | PTD | EN | M7)) \
[all …]
/openbmc/u-boot/board/logicpd/omap3som/
H A Domap3logic.h88 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); /*GPMC_A1*/ in set_muxconf_regs()
89 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); /*GPMC_A2*/ in set_muxconf_regs()
90 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); /*GPMC_A3*/ in set_muxconf_regs()
91 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); /*GPMC_A4*/ in set_muxconf_regs()
92 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); /*GPMC_A5*/ in set_muxconf_regs()
93 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); /*GPMC_A6*/ in set_muxconf_regs()
94 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); /*GPMC_A7*/ in set_muxconf_regs()
95 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); /*GPMC_A8*/ in set_muxconf_regs()
96 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); /*GPMC_A9*/ in set_muxconf_regs()
98 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)); /*GPMC_D0*/ in set_muxconf_regs()
[all …]
/openbmc/u-boot/board/htkw/mcx/
H A Dmcx.h77 MUX_VAL(CP(GPMC_A1), (IEN | PTU | EN | M4)) \
78 MUX_VAL(CP(GPMC_A2), (IEN | PTU | EN | M4)) \
79 MUX_VAL(CP(GPMC_A3), (IEN | PTU | EN | M4)) \
80 MUX_VAL(CP(GPMC_A4), (IEN | PTU | EN | M4)) \
81 MUX_VAL(CP(GPMC_A5), (IEN | PTU | EN | M4)) \
82 MUX_VAL(CP(GPMC_A6), (IEN | PTU | EN | M4)) \
83 MUX_VAL(CP(GPMC_A7), (IEN | PTU | EN | M4)) \
84 MUX_VAL(CP(GPMC_A8), (IEN | PTU | EN | M4)) \
85 MUX_VAL(CP(GPMC_A9), (IEN | PTU | EN | M4)) \
86 MUX_VAL(CP(GPMC_A10), (IEN | PTU | EN | M4)) \
[all …]
/openbmc/u-boot/board/technexion/tao3530/
H A Dtao3530.h69 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
70 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
71 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
72 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
73 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
74 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
75 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
76 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
77 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
79 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
[all …]
H A Dtao3530.c35 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)); in tao3530_revision()
42 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M4)); in tao3530_revision()
59 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M0)); in tao3530_revision()
62 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)); in tao3530_revision()
/openbmc/u-boot/board/overo/
H A Dcommon.c81 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) /*GPMC_A1*/\
82 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) /*GPMC_A2*/\
83 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) /*GPMC_A3*/\
84 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) /*GPMC_A4*/\
85 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) /*GPMC_A5*/\
86 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) /*GPMC_A6*/\
87 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) /*GPMC_A7*/\
88 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) /*GPMC_A8*/\
89 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) /*GPMC_A9*/\
91 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) /*GPMC_D0*/\
[all …]
H A Dovero.h40 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
41 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
42 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
44 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) /*GPIO_63*/\
46 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
83 MUX_VAL(CP(CSI2_DX1), (IEN | PTD | EN | M4)) /*GPIO_114*/\
95 MUX_VAL(CP(HDQ_SIO), (IDIS | PTU | EN | M4)) /*HDQ_SIO*/\
118 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M0)) /*MMC2_CLK*/\
119 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M0)) /*MMC2_CMD*/\
131 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | EN | M4)) /*GPIO_129*/
[all …]
/openbmc/u-boot/board/ti/evm/
H A Devm.h88 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) /*GPMC_A1*/\
89 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) /*GPMC_A2*/\
90 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) /*GPMC_A3*/\
91 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) /*GPMC_A4*/\
92 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) /*GPMC_A5*/\
93 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) /*GPMC_A6*/\
94 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) /*GPMC_A7*/\
95 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) /*GPMC_A8*/\
96 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) /*GPMC_A9*/\
98 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) /*GPMC_D0*/\
[all …]
/openbmc/u-boot/board/technexion/twister/
H A Dtwister.h91 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
92 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
93 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
94 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
95 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
96 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
97 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
98 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
99 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
101 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
[all …]
/openbmc/openbmc/poky/meta/recipes-devtools/docbook-xml/docbook-xml-dtd4/
H A Ddocbook-xml-update-catalog.xml.patch42 +<public publicId="-//OASIS//DTD DocBook XML V4.1.2//EN"
70 +<public publicId="-//OASIS//ENTITIES DocBook Notations V4.1.2//EN"
93 <public publicId="-//OASIS//DTD DocBook XML V4.2//EN"
118 -<public publicId="ISO 8879:1986//ENTITIES Publishing//EN//XML"
124 -<public publicId="ISO 8879:1986//ENTITIES Added Latin 1//EN//XML"
127 -<public publicId="ISO 8879:1986//ENTITIES Added Latin 2//EN//XML"
130 -<public publicId="ISO 8879:1986//ENTITIES Greek Letters//EN//XML"
184 <public publicId="-//OASIS//DTD DocBook XML V4.3//EN"
218 -<public publicId="ISO 8879:1986//ENTITIES Publishing//EN//XML"
296 -<public publicId="ISO 8879:1986//ENTITIES Publishing//EN//XML"
[all …]
/openbmc/u-boot/board/corscience/tricorder/
H A Dtricorder.h77 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M4)) /*GPIO 42*/\
78 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M4)) /*GPIO 43*/\
96 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
144 MUX_VAL(CP(CAM_HS), (IEN | PTU | EN | M0)) /*CAM_HS */\
145 MUX_VAL(CP(CAM_VS), (IEN | PTU | EN | M0)) /*CAM_VS */\
147 MUX_VAL(CP(CAM_PCLK), (IEN | PTU | EN | M0)) /*CAM_PCLK*/\
174 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
175 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
185 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M4)) /*GPIO_130*/\
186 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M4)) /*GPIO_131*/\
[all …]
/openbmc/u-boot/board/teejet/mt_ventoux/
H A Dmt_ventoux.h87 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
88 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
89 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
90 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
91 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
92 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
93 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
94 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
95 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
97 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
[all …]
/openbmc/u-boot/board/compulab/cm_t3517/
H A Dmux.c57 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
58 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
59 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
60 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
61 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
62 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
63 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
64 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
65 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); in set_muxconf_regs()
67 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)); in set_muxconf_regs()
[all …]
/openbmc/u-boot/board/ti/beagle/
H A Dbeagle.h104 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
105 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
153 MUX_VAL(CP(CAM_HS), (IEN | PTU | EN | M0)) /*CAM_HS */\
154 MUX_VAL(CP(CAM_VS), (IEN | PTU | EN | M0)) /*CAM_VS */\
156 MUX_VAL(CP(CAM_PCLK), (IEN | PTU | EN | M0)) /*CAM_PCLK*/\
183 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
184 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
194 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M4)) /*GPIO_130*/\
195 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M4)) /*GPIO_131*/\
254 MUX_VAL(CP(HDQ_SIO), (IDIS | PTU | EN | M4)) /*GPIO_170*/\
[all …]
/openbmc/u-boot/board/timll/devkit8000/
H A Ddevkit8000.h99 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
100 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
101 MUX_VAL(CP(GPMC_NCS3), (IDIS | PTU | EN | M0)) /*GPMC_nCS3*/\
102 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
147 MUX_VAL(CP(CAM_HS), (IEN | PTU | EN | M0)) /*CAM_HS */\
148 MUX_VAL(CP(CAM_VS), (IEN | PTU | EN | M0)) /*CAM_VS */\
150 MUX_VAL(CP(CAM_PCLK), (IEN | PTU | EN | M0)) /*CAM_PCLK*/\
177 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
178 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
188 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M4)) /*GPIO_130*/\
[all …]
/openbmc/u-boot/board/lg/sniper/
H A Dsniper.h61 MUX_VAL(CP(GPMC_A9), (IEN | PTD | EN | M4)) /* gpio_42 */\
93 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M4)) \
98 MUX_VAL(CP(DSS_PCLK), (IEN | PTD | EN | M7)) /* safe_mode */ \
127 MUX_VAL(CP(CAM_HS), (IEN | PTD | EN | M0)) /* cam_hs */ \
128 MUX_VAL(CP(CAM_VS), (IEN | PTD | EN | M0)) /* cam_vs */ \
130 MUX_VAL(CP(CAM_PCLK), (IEN | PTD | EN | M0)) /* cam_pclk */ \
134 MUX_VAL(CP(CAM_D2), (IDIS | PTD | EN | M4)) /* gpio_101 */ \
226 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0)) /* i2c1_scl */ \
227 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0)) /* i2c1_sda */ \
235 MUX_VAL(CP(I2C4_SCL), (IEN | PTU | EN | M0)) /* i2c4_scl */ \
[all …]
/openbmc/u-boot/board/8dtech/eco5pk/
H A Deco5pk.h79 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
80 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
81 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
82 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
83 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
84 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
85 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
86 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
87 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
89 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
[all …]
/openbmc/u-boot/board/nokia/rx51/
H A Drx51.h100 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
101 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
102 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /*GPMC_nCS2*/\
149 MUX_VAL(CP(CAM_HS), (IEN | PTU | EN | M0)) /*CAM_HS*/\
150 MUX_VAL(CP(CAM_VS), (IEN | PTU | EN | M0)) /*CAM_VS*/\
152 MUX_VAL(CP(CAM_PCLK), (IEN | PTU | EN | M0)) /*CAM_PCLK*/\
179 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
180 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
190 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M4)) /*GPIO_130*/\
191 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M4)) /*GPIO_131*/\
[all …]
/openbmc/u-boot/board/compulab/cm_t35/
H A Dcm_t35.c169 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)); /*GPMC_A1*/ in cm_t3x_set_common_muxconf()
170 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)); /*GPMC_A2*/ in cm_t3x_set_common_muxconf()
171 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)); /*GPMC_A3*/ in cm_t3x_set_common_muxconf()
172 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)); /*GPMC_A4*/ in cm_t3x_set_common_muxconf()
173 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)); /*GPMC_A5*/ in cm_t3x_set_common_muxconf()
174 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)); /*GPMC_A6*/ in cm_t3x_set_common_muxconf()
175 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)); /*GPMC_A7*/ in cm_t3x_set_common_muxconf()
176 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)); /*GPMC_A8*/ in cm_t3x_set_common_muxconf()
177 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)); /*GPMC_A9*/ in cm_t3x_set_common_muxconf()
179 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)); /*GPMC_D0*/ in cm_t3x_set_common_muxconf()
[all …]
/openbmc/u-boot/board/logicpd/am3517evm/
H A Dam3517evm.h82 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
83 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
84 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
85 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
86 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
87 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
88 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
89 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
90 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
92 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
[all …]
/openbmc/u-boot/board/pandora/
H A Dpandora.h91 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /*GPMC_nCS0*/\
92 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
154 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /*MMC1_CLK*/\
155 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /*MMC1_CMD*/\
163 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M0)) /*MMC2_CMD*/\
200 MUX_VAL(CP(UART2_TX), (IEN | PTD | EN | M4)) /*GPIO_146,*/\
252 MUX_VAL(CP(GPMC_NCS7), (IEN | PTD | EN | M4)) /*GPIO_58*/\
255 MUX_VAL(CP(CAM_VS), (IEN | PTU | EN | M4)) /*GPIO_95*/\
256 MUX_VAL(CP(CAM_WEN), (IEN | PTD | EN | M4)) /*GPIO_167*/\
257 MUX_VAL(CP(HDQ_SIO), (IEN | PTD | EN | M4)) /*GPIO_170*/\
[all …]
/openbmc/u-boot/board/ti/am3517crane/
H A Dam3517crane.h71 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0))\
72 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0))\
73 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0))\
74 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0))\
84 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M4))\
85 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M4))\
86 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M4))\
88 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M4))\
101 MUX_VAL(CP(GPMC_D9), (IEN | PTU | EN | M0))\
241 MUX_VAL(CP(CCDC_VD), (IEN | PTU | EN | M0))\
[all …]
/openbmc/u-boot/board/isee/igep00x0/
H A Digep00x0.h83 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) /* GPMC_nCS0 */\
84 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /* GPMC_nCS1 */\
85 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) /* GPIO_nCS2 */\
99 MUX_VAL(CP(MMC1_CLK), (IDIS | PTU | EN | M0)) /* MMC1_CLK */\
100 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) /* MMC1_CMD */\
109 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0)) /* I2C1_SCL */\
110 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0)) /* I2C1_SDA */\
111 MUX_VAL(CP(I2C4_SCL), (IEN | PTU | EN | M0)) /* I2C4_SCL */\
112 MUX_VAL(CP(I2C4_SDA), (IEN | PTU | EN | M0)) /* I2C4_SDA */\
121 MUX_VAL(CP(ETK_D14_ES2), (IEN | PTU | EN | M4)) /* GPIO_28 */\
[all …]
/openbmc/linux/drivers/thermal/qcom/
H A Dtsens-8960.c24 #define EN BIT(0) macro
70 mask = SLP_CLK_ENA | EN; in suspend_8960()
72 mask = SLP_CLK_ENA_8660 | EN; in suspend_8960()
143 reg |= mask | SLP_CLK_ENA | EN; in enable_8960()
145 reg |= mask | SLP_CLK_ENA_8660 | EN; in enable_8960()
162 mask |= EN; in disable_8960()
/openbmc/linux/Documentation/devicetree/bindings/pinctrl/
H A Dmediatek,mt8183-pinctrl.yaml130 EN is used to enable or disable the specific driving setup.
132 0: (E1, E0, EN) = (0, 0, 0)
133 1: (E1, E0, EN) = (0, 0, 1)
134 2: (E1, E0, EN) = (0, 1, 0)
135 3: (E1, E0, EN) = (0, 1, 1)
136 4: (E1, E0, EN) = (1, 0, 0)
137 5: (E1, E0, EN) = (1, 0, 1)
138 6: (E1, E0, EN) = (1, 1, 0)
139 7: (E1, E0, EN) = (1, 1, 1)

1234567