Home
last modified time | relevance | path

Searched full:tegra_car (Results 1 – 25 of 126) sorted by relevance

123456

/openbmc/u-boot/arch/arm/dts/
H A Dtegra124.dtsi42 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
43 <&tegra_car TEGRA124_CLK_AFI>,
44 <&tegra_car TEGRA124_CLK_PLL_E>,
45 <&tegra_car TEGRA124_CLK_CML0>;
47 resets = <&tegra_car 70>,
48 <&tegra_car 72>,
49 <&tegra_car 74>;
88 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
89 resets = <&tegra_car 28>;
101 clocks = <&tegra_car TEGRA124_CLK_DISP1>,
[all …]
H A Dtegra30.dtsi39 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
40 <&tegra_car TEGRA30_CLK_AFI>,
41 <&tegra_car TEGRA30_CLK_PLL_E>,
42 <&tegra_car TEGRA30_CLK_CML0>;
44 resets = <&tegra_car 70>,
45 <&tegra_car 72>,
46 <&tegra_car 74>;
95 clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
96 resets = <&tegra_car 28>;
108 clocks = <&tegra_car TEGRA30_CLK_MPE>;
[all …]
H A Dtegra114.dtsi18 clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
19 resets = <&tegra_car 28>;
31 clocks = <&tegra_car TEGRA114_CLK_GR2D>;
32 resets = <&tegra_car 21>;
39 clocks = <&tegra_car TEGRA114_CLK_GR3D>;
40 resets = <&tegra_car 24>;
48 clocks = <&tegra_car TEGRA114_CLK_DISP1>,
49 <&tegra_car TEGRA114_CLK_PLL_P>;
51 resets = <&tegra_car 27>;
67 clocks = <&tegra_car TEGRA114_CLK_DISP2>,
[all …]
H A Dtegra20.dtsi17 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
18 resets = <&tegra_car 28>;
30 clocks = <&tegra_car TEGRA20_CLK_MPE>;
31 resets = <&tegra_car 60>;
39 clocks = <&tegra_car TEGRA20_CLK_VI>;
40 resets = <&tegra_car 20>;
48 clocks = <&tegra_car TEGRA20_CLK_EPP>;
49 resets = <&tegra_car 19>;
57 clocks = <&tegra_car TEGRA20_CLK_ISP>;
58 resets = <&tegra_car 23>;
[all …]
H A Dtegra210.dtsi39 clocks = <&tegra_car TEGRA210_CLK_PCIE>,
40 <&tegra_car TEGRA210_CLK_AFI>,
41 <&tegra_car TEGRA210_CLK_PLL_E>,
42 <&tegra_car TEGRA210_CLK_CML0>;
44 resets = <&tegra_car 70>,
45 <&tegra_car 72>,
46 <&tegra_car 74>;
85 clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
87 resets = <&tegra_car 28>;
99 clocks = <&tegra_car TEGRA210_CLK_DPAUX1>,
[all …]
/openbmc/linux/arch/arm/boot/dts/nvidia/
H A Dtegra30.dtsi49 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
50 <&tegra_car TEGRA30_CLK_AFI>,
51 <&tegra_car TEGRA30_CLK_PLL_E>,
52 <&tegra_car TEGRA30_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
124 clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
126 resets = <&tegra_car 28>, <&mc TEGRA30_MC_RESET_HC>;
141 clocks = <&tegra_car TEGRA30_CLK_MPE>;
[all …]
H A Dtegra124.dtsi49 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
50 <&tegra_car TEGRA124_CLK_AFI>,
51 <&tegra_car TEGRA124_CLK_PLL_E>,
52 <&tegra_car TEGRA124_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
95 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
97 resets = <&tegra_car 28>, <&mc TEGRA124_MC_RESET_HC>;
110 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
[all …]
H A Dtegra20.dtsi41 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
43 resets = <&tegra_car 28>, <&mc TEGRA20_MC_RESET_HC>;
57 clocks = <&tegra_car TEGRA20_CLK_MPE>;
58 resets = <&tegra_car 60>;
69 clocks = <&tegra_car TEGRA20_CLK_VI>;
70 resets = <&tegra_car 20>;
81 clocks = <&tegra_car TEGRA20_CLK_EPP>;
82 resets = <&tegra_car 19>;
93 clocks = <&tegra_car TEGRA20_CLK_ISP>;
94 resets = <&tegra_car 23>;
[all …]
H A Dtegra114.dtsi39 clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
41 resets = <&tegra_car 28>, <&mc TEGRA114_MC_RESET_HC>;
54 clocks = <&tegra_car TEGRA114_CLK_GR2D>;
55 resets = <&tegra_car 21>, <&mc TEGRA114_MC_RESET_2D>;
64 clocks = <&tegra_car TEGRA114_CLK_GR3D>;
65 resets = <&tegra_car 24>, <&mc TEGRA114_MC_RESET_3D>;
75 clocks = <&tegra_car TEGRA114_CLK_DISP1>,
76 <&tegra_car TEGRA114_CLK_PLL_P>;
78 resets = <&tegra_car 27>;
94 clocks = <&tegra_car TEGRA114_CLK_DISP2>,
[all …]
/openbmc/linux/arch/arm64/boot/dts/nvidia/
H A Dtegra210.dtsi43 clocks = <&tegra_car TEGRA210_CLK_PCIE>,
44 <&tegra_car TEGRA210_CLK_AFI>,
45 <&tegra_car TEGRA210_CLK_PLL_E>,
46 <&tegra_car TEGRA210_CLK_CML0>;
48 resets = <&tegra_car 70>,
49 <&tegra_car 72>,
50 <&tegra_car 74>;
94 clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
96 resets = <&tegra_car 28>, <&mc TEGRA210_MC_RESET_HC>;
110 clocks = <&tegra_car TEGRA210_CLK_DPAUX1>,
[all …]
H A Dtegra132.dtsi44 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
45 <&tegra_car TEGRA124_CLK_AFI>,
46 <&tegra_car TEGRA124_CLK_PLL_E>,
47 <&tegra_car TEGRA124_CLK_CML0>;
49 resets = <&tegra_car 70>,
50 <&tegra_car 72>,
51 <&tegra_car 74>;
91 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
93 resets = <&tegra_car 28>;
105 clocks = <&tegra_car TEGRA124_CLK_DISP1>;
[all …]
/openbmc/linux/Documentation/devicetree/bindings/display/tegra/
H A Dnvidia,tegra20-host1x.yaml244 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
246 resets = <&tegra_car 28>, <&mc TEGRA20_MC_RESET_HC>;
258 clocks = <&tegra_car TEGRA20_CLK_MPE>;
259 resets = <&tegra_car 60>;
267 clocks = <&tegra_car TEGRA20_CLK_VI>;
268 resets = <&tegra_car 100>;
276 clocks = <&tegra_car TEGRA20_CLK_EPP>;
277 resets = <&tegra_car 19>;
285 clocks = <&tegra_car TEGRA20_CLK_ISP>;
286 resets = <&tegra_car 23>;
[all …]
H A Dnvidia,tegra20-vi.yaml143 clocks = <&tegra_car TEGRA20_CLK_VI>;
144 resets = <&tegra_car 100>;
187 assigned-clocks = <&tegra_car TEGRA210_CLK_VI>;
188 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
190 clocks = <&tegra_car TEGRA210_CLK_VI>;
201 assigned-clocks = <&tegra_car TEGRA210_CLK_CILAB>,
202 <&tegra_car TEGRA210_CLK_CILCD>,
203 <&tegra_car TEGRA210_CLK_CILE>,
204 <&tegra_car TEGRA210_CLK_CSI_TPG>;
205 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>,
[all …]
H A Dnvidia,tegra114-mipi.yaml59 clocks = <&tegra_car TEGRA114_CLK_MIPI_CAL>;
67 clocks = <&tegra_car TEGRA114_CLK_DSIA>,
68 <&tegra_car TEGRA114_CLK_DSIALP>,
69 <&tegra_car TEGRA114_CLK_PLL_D_OUT0>;
71 resets = <&tegra_car 48>;
/openbmc/linux/Documentation/devicetree/bindings/sound/
H A Dnvidia,tegra30-ahub.txt71 clocks = <&tegra_car 106>, <&tegra_car 107>;
73 resets = <&tegra_car 106>, <&tegra_car 107>, <&tegra_car 30>,
74 <&tegra_car 11>, <&tegra_car 18>, <&tegra_car 101>,
75 <&tegra_car 102>, <&tegra_car 108>, <&tegra_car 109>,
76 <&tegra_car 110>, <&tegra_car 10>;
H A Dnvidia,tegra-audio-graph-card.yaml75 clocks = <&tegra_car TEGRA210_CLK_PLL_A>,
76 <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
79 assigned-clocks = <&tegra_car TEGRA210_CLK_PLL_A>,
80 <&tegra_car TEGRA210_CLK_PLL_A_OUT0>,
81 <&tegra_car TEGRA210_CLK_EXTERN1>;
82 assigned-clock-parents = <0>, <0>, <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
99 clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
101 assigned-clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
102 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
169 clocks = <&tegra_car TEGRA210_CLK_I2S0>;
[all …]
H A Dnvidia,tegra210-ahub.yaml137 clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
139 assigned-clocks = <&tegra_car TEGRA210_CLK_D_AUDIO>;
140 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
174 clocks = <&tegra_car TEGRA210_CLK_I2S0>;
176 assigned-clocks = <&tegra_car TEGRA210_CLK_I2S0>;
177 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
185 clocks = <&tegra_car TEGRA210_CLK_DMIC1>;
187 assigned-clocks = <&tegra_car TEGRA210_CLK_DMIC1>;
188 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_A_OUT0>;
H A Dnvidia,tegra30-hda.yaml104 clocks = <&tegra_car TEGRA124_CLK_HDA>,
105 <&tegra_car TEGRA124_CLK_HDA2HDMI>,
106 <&tegra_car TEGRA124_CLK_HDA2CODEC_2X>;
108 resets = <&tegra_car 125>, /* hda */
109 <&tegra_car 128>, /* hda2hdmi */
110 <&tegra_car 111>; /* hda2codec_2x */
/openbmc/u-boot/doc/device-tree-bindings/gpu/
H A Dnvidia,tegra20-host1x.txt247 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
248 resets = <&tegra_car 28>;
260 clocks = <&tegra_car TEGRA20_CLK_MPE>;
261 resets = <&tegra_car 60>;
269 clocks = <&tegra_car TEGRA20_CLK_VI>;
270 resets = <&tegra_car 100>;
278 clocks = <&tegra_car TEGRA20_CLK_EPP>;
279 resets = <&tegra_car 19>;
287 clocks = <&tegra_car TEGRA20_CLK_ISP>;
288 resets = <&tegra_car 23>;
[all …]
/openbmc/linux/Documentation/devicetree/bindings/usb/
H A Dnvidia,tegra124-xusb.yaml169 clocks = <&tegra_car TEGRA124_CLK_XUSB_HOST>,
170 <&tegra_car TEGRA124_CLK_XUSB_HOST_SRC>,
171 <&tegra_car TEGRA124_CLK_XUSB_FALCON_SRC>,
172 <&tegra_car TEGRA124_CLK_XUSB_SS>,
173 <&tegra_car TEGRA124_CLK_XUSB_SS_DIV2>,
174 <&tegra_car TEGRA124_CLK_XUSB_SS_SRC>,
175 <&tegra_car TEGRA124_CLK_XUSB_HS_SRC>,
176 <&tegra_car TEGRA124_CLK_XUSB_FS_SRC>,
177 <&tegra_car TEGRA124_CLK_PLL_U_480M>,
178 <&tegra_car TEGRA124_CLK_CLK_M>,
[all …]
H A Dnvidia,tegra210-xusb.yaml152 clocks = <&tegra_car TEGRA210_CLK_XUSB_HOST>,
153 <&tegra_car TEGRA210_CLK_XUSB_HOST_SRC>,
154 <&tegra_car TEGRA210_CLK_XUSB_FALCON_SRC>,
155 <&tegra_car TEGRA210_CLK_XUSB_SS>,
156 <&tegra_car TEGRA210_CLK_XUSB_SS_DIV2>,
157 <&tegra_car TEGRA210_CLK_XUSB_SS_SRC>,
158 <&tegra_car TEGRA210_CLK_XUSB_HS_SRC>,
159 <&tegra_car TEGRA210_CLK_XUSB_FS_SRC>,
160 <&tegra_car TEGRA210_CLK_PLL_U_480M>,
161 <&tegra_car TEGRA210_CLK_CLK_M>,
[all …]
/openbmc/linux/Documentation/devicetree/bindings/pci/
H A Dnvidia,tegra20-pcie.txt193 clocks = <&tegra_car 70>, <&tegra_car 72>, <&tegra_car 118>;
195 resets = <&tegra_car 70>, <&tegra_car 72>, <&tegra_car 74>;
295 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
296 <&tegra_car TEGRA30_CLK_AFI>,
297 <&tegra_car TEGRA30_CLK_PLL_E>,
298 <&tegra_car TEGRA30_CLK_CML0>;
300 resets = <&tegra_car 70>,
301 <&tegra_car 72>,
302 <&tegra_car 74>;
399 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
[all …]
/openbmc/linux/Documentation/devicetree/bindings/gpu/
H A Dnvidia,gk20a.txt52 clocks = <&tegra_car TEGRA124_CLK_GPU>,
53 <&tegra_car TEGRA124_CLK_PLL_P_OUT5>;
55 resets = <&tegra_car 184>;
69 clocks = <&tegra_car TEGRA210_CLK_GPU>,
70 <&tegra_car TEGRA210_CLK_PLL_P_OUT5>,
71 <&tegra_car TEGRA210_CLK_PLL_G_REF>;
73 resets = <&tegra_car 184>;
/openbmc/linux/Documentation/devicetree/bindings/phy/
H A Dnvidia,tegra20-usb-phy.yaml337 clocks = <&tegra_car TEGRA124_CLK_USB3>,
338 <&tegra_car TEGRA124_CLK_PLL_U>,
339 <&tegra_car TEGRA124_CLK_USBD>;
341 resets = <&tegra_car 59>, <&tegra_car 22>;
365 clocks = <&tegra_car TEGRA20_CLK_USB2>,
366 <&tegra_car TEGRA20_CLK_PLL_U>,
367 <&tegra_car TEGRA20_CLK_CDEV2>;
369 resets = <&tegra_car 58>, <&tegra_car 22>;
/openbmc/linux/Documentation/devicetree/bindings/clock/
H A Dnvidia,tegra124-dfll.txt82 clocks = <&tegra_car TEGRA124_CLK_DFLL_SOC>,
83 <&tegra_car TEGRA124_CLK_DFLL_REF>,
84 <&tegra_car TEGRA124_CLK_I2C5>;
86 resets = <&tegra_car TEGRA124_RST_DFLL_DVCO>;
111 clocks = <&tegra_car TEGRA210_CLK_DFLL_SOC>,
112 <&tegra_car TEGRA210_CLK_DFLL_REF>,
113 <&tegra_car TEGRA124_CLK_I2C5>;;
115 resets = <&tegra_car TEGRA124_RST_DFLL_DVCO>;

123456