367     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in hotplug_event_update_event_status()
414         pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_enable_power()
431     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_update_power()
584     uint16_t sltctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_slot_unplug_request_cb()
665         pci_word_test_and_clear_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
667         pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
671     pci_word_test_and_clear_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
674     pci_word_test_and_set_mask(dev->config + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
677     pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
689     pci_word_test_and_set_mask(dev->wmask + pos + PCI_EXP_SLTCTL,  in pcie_cap_slot_init()
715     pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
723     pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
733             pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
736             pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_reset()
742         pci_word_test_and_set_mask(exp_cap + PCI_EXP_SLTCTL, pic);  in pcie_cap_slot_reset()
760     *slt_ctl = pci_get_word(exp_cap + PCI_EXP_SLTCTL);  in pcie_cap_slot_get()
817     if (!ranges_overlap(addr, len, pos + PCI_EXP_SLTCTL, 2)) {  in pcie_cap_slot_write_config()
821     if (pci_word_test_and_clear_mask(exp_cap + PCI_EXP_SLTCTL,  in pcie_cap_slot_write_config()