183d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 26706b115SCodrin Ciubotariu /* 3a857d5f8SCodrin Ciubotariu * Copyright 2013, 2015 Freescale Semiconductor, Inc. 4a857d5f8SCodrin Ciubotariu * 56706b115SCodrin Ciubotariu * Driver for the Vitesse VSC9953 L2 Switch 66706b115SCodrin Ciubotariu */ 76706b115SCodrin Ciubotariu 86706b115SCodrin Ciubotariu #ifndef _VSC9953_H_ 96706b115SCodrin Ciubotariu #define _VSC9953_H_ 106706b115SCodrin Ciubotariu 116706b115SCodrin Ciubotariu #include <config.h> 126706b115SCodrin Ciubotariu #include <miiphy.h> 136706b115SCodrin Ciubotariu #include <asm/types.h> 146706b115SCodrin Ciubotariu 156706b115SCodrin Ciubotariu #define VSC9953_OFFSET (CONFIG_SYS_CCSRBAR_DEFAULT + 0x800000) 166706b115SCodrin Ciubotariu 176706b115SCodrin Ciubotariu #define VSC9953_SYS_OFFSET 0x010000 189de05987SCodrin Ciubotariu #define VSC9953_REW_OFFSET 0x030000 196706b115SCodrin Ciubotariu #define VSC9953_DEV_GMII_OFFSET 0x100000 206706b115SCodrin Ciubotariu #define VSC9953_QSYS_OFFSET 0x200000 216706b115SCodrin Ciubotariu #define VSC9953_ANA_OFFSET 0x280000 226706b115SCodrin Ciubotariu #define VSC9953_DEVCPU_GCB 0x070000 236706b115SCodrin Ciubotariu #define VSC9953_ES0 0x040000 246706b115SCodrin Ciubotariu #define VSC9953_IS1 0x050000 256706b115SCodrin Ciubotariu #define VSC9953_IS2 0x060000 266706b115SCodrin Ciubotariu 276706b115SCodrin Ciubotariu #define T1040_SWITCH_GMII_DEV_OFFSET 0x010000 286706b115SCodrin Ciubotariu #define VSC9953_PHY_REGS_OFFST 0x0000AC 296706b115SCodrin Ciubotariu 303cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_chip_regs.soft_rst register */ 31c4390486SCodrin Ciubotariu #define VSC9953_SOFT_SWC_RST_ENA 0x00000001 323cc8cfffSCodrin Ciubotariu 333cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_sys_sys.reset_cfg register */ 34c4390486SCodrin Ciubotariu #define VSC9953_CORE_ENABLE 0x80 35c4390486SCodrin Ciubotariu #define VSC9953_MEM_ENABLE 0x40 36c4390486SCodrin Ciubotariu #define VSC9953_MEM_INIT 0x20 376706b115SCodrin Ciubotariu 383cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_mac_cfg_status.mac_ena_cfg register */ 39c4390486SCodrin Ciubotariu #define VSC9953_MAC_ENA_CFG 0x00000011 403cc8cfffSCodrin Ciubotariu 413cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_mac_cfg_status.mac_mode_cfg register */ 42c4390486SCodrin Ciubotariu #define VSC9953_MAC_MODE_CFG 0x00000011 433cc8cfffSCodrin Ciubotariu 443cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_mac_cfg_status.mac_ifg_cfg register */ 45c4390486SCodrin Ciubotariu #define VSC9953_MAC_IFG_CFG 0x00000515 463cc8cfffSCodrin Ciubotariu 473cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_mac_cfg_status.mac_hdx_cfg register */ 48c4390486SCodrin Ciubotariu #define VSC9953_MAC_HDX_CFG 0x00001043 493cc8cfffSCodrin Ciubotariu 503cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_mac_cfg_status.mac_maxlen_cfg register */ 51c4390486SCodrin Ciubotariu #define VSC9953_MAC_MAX_LEN 0x000005ee 526706b115SCodrin Ciubotariu 533cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_dev_gmii_port_mode.clock_cfg register */ 543cc8cfffSCodrin Ciubotariu #define VSC9953_CLOCK_CFG 0x00000001 553cc8cfffSCodrin Ciubotariu #define VSC9953_CLOCK_CFG_1000M 0x00000001 563cc8cfffSCodrin Ciubotariu 573cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_sys_sys.front_port_mode register */ 583cc8cfffSCodrin Ciubotariu #define VSC9953_FRONT_PORT_MODE 0x00000000 593cc8cfffSCodrin Ciubotariu 603cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_ana_pfc.pfc_cfg register */ 613cc8cfffSCodrin Ciubotariu #define VSC9953_PFC_FC 0x00000001 623cc8cfffSCodrin Ciubotariu #define VSC9953_PFC_FC_QSGMII 0x00000000 633cc8cfffSCodrin Ciubotariu 643cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_sys_pause_cfg.mac_fc_cfg register */ 653cc8cfffSCodrin Ciubotariu #define VSC9953_MAC_FC_CFG 0x04700000 663cc8cfffSCodrin Ciubotariu #define VSC9953_MAC_FC_CFG_QSGMII 0x00700000 673cc8cfffSCodrin Ciubotariu 683cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_sys_pause_cfg.pause_cfg register */ 693cc8cfffSCodrin Ciubotariu #define VSC9953_PAUSE_CFG 0x001ffffe 703cc8cfffSCodrin Ciubotariu 713cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_sys_pause_cfgtot_tail_drop_lvl register */ 723cc8cfffSCodrin Ciubotariu #define VSC9953_TOT_TAIL_DROP_LVL 0x000003ff 733cc8cfffSCodrin Ciubotariu 7486719f0cSCodrin Ciubotariu /* Macros for vsc9953_sys_sys.stat_cfg register */ 7586719f0cSCodrin Ciubotariu #define VSC9953_STAT_CLEAR_RX 0x00000400 7686719f0cSCodrin Ciubotariu #define VSC9953_STAT_CLEAR_TX 0x00000800 7786719f0cSCodrin Ciubotariu #define VSC9953_STAT_CLEAR_DR 0x00001000 7886719f0cSCodrin Ciubotariu 793cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_vcap_core_cfg.vcap_mv_cfg register */ 80c4390486SCodrin Ciubotariu #define VSC9953_VCAP_MV_CFG 0x0000ffff 81c4390486SCodrin Ciubotariu #define VSC9953_VCAP_UPDATE_CTRL 0x01000004 823cc8cfffSCodrin Ciubotariu 8322449858SCodrin Ciubotariu /* Macros for register vsc9953_ana_ana_tables.mac_access register */ 8422449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_IDLE 0x00000000 8522449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_LEARN 0x00000001 8622449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_FORGET 0x00000002 8722449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_AGE 0x00000003 8822449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_NEXT 0x00000004 8922449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_READ 0x00000006 9022449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_WRITE 0x00000007 9122449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_MASK 0x00000007 9222449858SCodrin Ciubotariu #define VSC9953_MAC_CMD_VALID 0x00000800 9322449858SCodrin Ciubotariu #define VSC9953_MAC_ENTRYTYPE_NORMAL 0x00000000 9422449858SCodrin Ciubotariu #define VSC9953_MAC_ENTRYTYPE_LOCKED 0x00000200 9522449858SCodrin Ciubotariu #define VSC9953_MAC_ENTRYTYPE_IPV4MCAST 0x00000400 9622449858SCodrin Ciubotariu #define VSC9953_MAC_ENTRYTYPE_IPV6MCAST 0x00000600 9722449858SCodrin Ciubotariu #define VSC9953_MAC_ENTRYTYPE_MASK 0x00000600 9822449858SCodrin Ciubotariu #define VSC9953_MAC_DESTIDX_MASK 0x000001f8 9922449858SCodrin Ciubotariu #define VSC9953_MAC_VID_MASK 0x1fff0000 10022449858SCodrin Ciubotariu #define VSC9953_MAC_MACH_MASK 0x0000ffff 10122449858SCodrin Ciubotariu 1029de05987SCodrin Ciubotariu /* Macros for vsc9953_ana_port.vlan_cfg register */ 1039de05987SCodrin Ciubotariu #define VSC9953_VLAN_CFG_AWARE_ENA 0x00100000 1049de05987SCodrin Ciubotariu #define VSC9953_VLAN_CFG_POP_CNT_MASK 0x000c0000 105a2477924SCodrin Ciubotariu #define VSC9953_VLAN_CFG_POP_CNT_NONE 0x00000000 106a2477924SCodrin Ciubotariu #define VSC9953_VLAN_CFG_POP_CNT_ONE 0x00040000 1079de05987SCodrin Ciubotariu #define VSC9953_VLAN_CFG_VID_MASK 0x00000fff 1089de05987SCodrin Ciubotariu 1099de05987SCodrin Ciubotariu /* Macros for vsc9953_rew_port.port_vlan_cfg register */ 1109de05987SCodrin Ciubotariu #define VSC9953_PORT_VLAN_CFG_VID_MASK 0x00000fff 1119de05987SCodrin Ciubotariu 1129de05987SCodrin Ciubotariu /* Macros for vsc9953_ana_ana_tables.vlan_tidx register */ 1139de05987SCodrin Ciubotariu #define VSC9953_ANA_TBL_VID_MASK 0x00000fff 1149de05987SCodrin Ciubotariu 1159de05987SCodrin Ciubotariu /* Macros for vsc9953_ana_ana_tables.vlan_access register */ 1169de05987SCodrin Ciubotariu #define VSC9953_VLAN_PORT_MASK 0x00001ffc 1179de05987SCodrin Ciubotariu #define VSC9953_VLAN_CMD_MASK 0x00000003 1189de05987SCodrin Ciubotariu #define VSC9953_VLAN_CMD_IDLE 0x00000000 1199de05987SCodrin Ciubotariu #define VSC9953_VLAN_CMD_READ 0x00000001 1209de05987SCodrin Ciubotariu #define VSC9953_VLAN_CMD_WRITE 0x00000002 1219de05987SCodrin Ciubotariu #define VSC9953_VLAN_CMD_INIT 0x00000003 1229de05987SCodrin Ciubotariu 12368c929daSCodrin Ciubotariu /* Macros for vsc9953_ana_port.port_cfg register */ 12468c929daSCodrin Ciubotariu #define VSC9953_PORT_CFG_LEARN_ENA 0x00000080 12568c929daSCodrin Ciubotariu #define VSC9953_PORT_CFG_LEARN_AUTO 0x00000100 12668c929daSCodrin Ciubotariu #define VSC9953_PORT_CFG_LEARN_CPU 0x00000200 12768c929daSCodrin Ciubotariu #define VSC9953_PORT_CFG_LEARN_DROP 0x00000400 128aae0e689SCodrin Ciubotariu #define VSC9953_PORT_CFG_PORTID_MASK 0x0000003c 12968c929daSCodrin Ciubotariu 1303cc8cfffSCodrin Ciubotariu /* Macros for vsc9953_qsys_sys.switch_port_mode register */ 131fe91095bSCodrin Ciubotariu #define VSC9953_PORT_ENA 0x00002000 1323cc8cfffSCodrin Ciubotariu 13321d214fcSCodrin Ciubotariu /* Macros for vsc9953_ana_ana.agen_ctrl register */ 13421d214fcSCodrin Ciubotariu #define VSC9953_FID_MASK_ALL 0x00fff000 13521d214fcSCodrin Ciubotariu 1369de05987SCodrin Ciubotariu /* Macros for vsc9953_ana_ana.adv_learn register */ 1379de05987SCodrin Ciubotariu #define VSC9953_VLAN_CHK 0x00000400 1389de05987SCodrin Ciubotariu 139ba389e65SCodrin Ciubotariu /* Macros for vsc9953_ana_ana.auto_age register */ 140ba389e65SCodrin Ciubotariu #define VSC9953_AUTOAGE_PERIOD_MASK 0x001ffffe 141ba389e65SCodrin Ciubotariu 1429de05987SCodrin Ciubotariu /* Macros for vsc9953_rew_port.port_tag_cfg register */ 1439de05987SCodrin Ciubotariu #define VSC9953_TAG_CFG_MASK 0x00000180 1449de05987SCodrin Ciubotariu #define VSC9953_TAG_CFG_NONE 0x00000000 1459de05987SCodrin Ciubotariu #define VSC9953_TAG_CFG_ALL_BUT_PVID_ZERO 0x00000080 1469de05987SCodrin Ciubotariu #define VSC9953_TAG_CFG_ALL_BUT_ZERO 0x00000100 1479de05987SCodrin Ciubotariu #define VSC9953_TAG_CFG_ALL 0x00000180 148a2477924SCodrin Ciubotariu #define VSC9953_TAG_VID_PVID 0x00000010 1499de05987SCodrin Ciubotariu 15022449858SCodrin Ciubotariu /* Macros for vsc9953_ana_ana.anag_efil register */ 15122449858SCodrin Ciubotariu #define VSC9953_AGE_PORT_EN 0x00080000 15222449858SCodrin Ciubotariu #define VSC9953_AGE_PORT_MASK 0x0007c000 15322449858SCodrin Ciubotariu #define VSC9953_AGE_VID_EN 0x00002000 15422449858SCodrin Ciubotariu #define VSC9953_AGE_VID_MASK 0x00001fff 15522449858SCodrin Ciubotariu 15622449858SCodrin Ciubotariu /* Macros for vsc9953_ana_ana_tables.mach_data register */ 15722449858SCodrin Ciubotariu #define VSC9953_MACHDATA_VID_MASK 0x1fff0000 15822449858SCodrin Ciubotariu 159aae0e689SCodrin Ciubotariu /* Macros for vsc9953_ana_common.aggr_cfg register */ 160aae0e689SCodrin Ciubotariu #define VSC9953_AC_RND_ENA 0x00000080 161aae0e689SCodrin Ciubotariu #define VSC9953_AC_DMAC_ENA 0x00000040 162aae0e689SCodrin Ciubotariu #define VSC9953_AC_SMAC_ENA 0x00000020 163aae0e689SCodrin Ciubotariu #define VSC9953_AC_IP6_LBL_ENA 0x00000010 164aae0e689SCodrin Ciubotariu #define VSC9953_AC_IP6_TCPUDP_ENA 0x00000008 165aae0e689SCodrin Ciubotariu #define VSC9953_AC_IP4_SIPDIP_ENA 0x00000004 166aae0e689SCodrin Ciubotariu #define VSC9953_AC_IP4_TCPUDP_ENA 0x00000002 167aae0e689SCodrin Ciubotariu #define VSC9953_AC_MASK 0x000000fe 168aae0e689SCodrin Ciubotariu 169aae0e689SCodrin Ciubotariu /* Macros for vsc9953_ana_pgid.port_grp_id[] registers */ 170aae0e689SCodrin Ciubotariu #define VSC9953_PGID_PORT_MASK 0x000003ff 171aae0e689SCodrin Ciubotariu 1726706b115SCodrin Ciubotariu #define VSC9953_MAX_PORTS 10 1736706b115SCodrin Ciubotariu #define VSC9953_PORT_CHECK(port) \ 1746706b115SCodrin Ciubotariu (((port) < 0 || (port) >= VSC9953_MAX_PORTS) ? 0 : 1) 1756706b115SCodrin Ciubotariu #define VSC9953_INTERNAL_PORT_CHECK(port) ( \ 1766706b115SCodrin Ciubotariu ( \ 1776706b115SCodrin Ciubotariu (port) < VSC9953_MAX_PORTS - 2 || (port) >= VSC9953_MAX_PORTS \ 1786706b115SCodrin Ciubotariu ) ? 0 : 1 \ 1796706b115SCodrin Ciubotariu ) 1809de05987SCodrin Ciubotariu #define VSC9953_MAX_VLAN 4096 1819de05987SCodrin Ciubotariu #define VSC9953_VLAN_CHECK(vid) \ 1829de05987SCodrin Ciubotariu (((vid) < 0 || (vid) >= VSC9953_MAX_VLAN) ? 0 : 1) 183ba389e65SCodrin Ciubotariu #define VSC9953_DEFAULT_AGE_TIME 300 1846706b115SCodrin Ciubotariu 1856706b115SCodrin Ciubotariu #define DEFAULT_VSC9953_MDIO_NAME "VSC9953_MDIO0" 1866706b115SCodrin Ciubotariu 1876706b115SCodrin Ciubotariu #define MIIMIND_OPR_PEND 0x00000004 1886706b115SCodrin Ciubotariu 189*98017a1fSRadu Bulie #define VSC9953_BITMASK(offset) ((BIT(offset)) - 1) 190*98017a1fSRadu Bulie #define VSC9953_ENC_BITFIELD(target, offset, width) \ 191*98017a1fSRadu Bulie (((target) & VSC9953_BITMASK(width)) << (offset)) 192*98017a1fSRadu Bulie 193*98017a1fSRadu Bulie #define VSC9953_IO_ADDR(target, offset) ((target) + (offset << 2)) 194*98017a1fSRadu Bulie 195*98017a1fSRadu Bulie #define VSC9953_IO_REG(target, offset) (VSC9953_IO_ADDR(target, offset)) 196*98017a1fSRadu Bulie #define VSC9953_VCAP_CACHE_ENTRY_DAT(target, ri) \ 197*98017a1fSRadu Bulie VSC9953_IO_REG(target, (0x2 + (ri))) 198*98017a1fSRadu Bulie 199*98017a1fSRadu Bulie #define VSC9953_VCAP_CACHE_MASK_DAT(target, ri) \ 200*98017a1fSRadu Bulie VSC9953_IO_REG(target, (0x42 + (ri))) 201*98017a1fSRadu Bulie 202*98017a1fSRadu Bulie #define VSC9953_VCAP_CACHE_TG_DAT(target) VSC9953_IO_REG(target, 0xe2) 203*98017a1fSRadu Bulie #define VSC9953_VCAP_CFG_MV_CFG(target) VSC9953_IO_REG(target, 0x1) 204*98017a1fSRadu Bulie #define VSC9953_VCAP_CFG_MV_CFG_SIZE(target) \ 205*98017a1fSRadu Bulie VSC9953_ENC_BITFIELD(target, 0, 16) 206*98017a1fSRadu Bulie 207*98017a1fSRadu Bulie #define VSC9953_VCAP_CFG_UPDATE_CTRL(target) VSC9953_IO_REG(target, 0x0) 208*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_CMD(target) \ 209*98017a1fSRadu Bulie VSC9953_ENC_BITFIELD(target, 22, 3) 210*98017a1fSRadu Bulie 211*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_ADDR(target) \ 212*98017a1fSRadu Bulie VSC9953_ENC_BITFIELD(target, 3, 16) 213*98017a1fSRadu Bulie 214*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_SHOT BIT(2) 215*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_ENTRY_DIS BIT(21) 216*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_ACTION_DIS BIT(20) 217*98017a1fSRadu Bulie #define VSC9953_VCAP_UPDATE_CTRL_UPDATE_CNT_DIS BIT(19) 218*98017a1fSRadu Bulie #define VSC9953_VCAP_CACHE_ACTION_DAT(target, ri) \ 219*98017a1fSRadu Bulie VSC9953_IO_REG(target, (0x82 + (ri))) 220*98017a1fSRadu Bulie 221*98017a1fSRadu Bulie #define VSC9953_VCAP_CACHE_CNT_DAT(target, ri) \ 222*98017a1fSRadu Bulie VSC9953_IO_REG(target, (0xc2 + (ri))) 223*98017a1fSRadu Bulie 224*98017a1fSRadu Bulie #define VSC9953_PORT_OFFSET 1 225*98017a1fSRadu Bulie #define VSC9953_IS1_CNT 256 226*98017a1fSRadu Bulie #define VSC9953_IS2_CNT 1024 227*98017a1fSRadu Bulie #define VSC9953_ES0_CNT 1024 228*98017a1fSRadu Bulie 229*98017a1fSRadu Bulie #define BITS_TO_DWORD(in) (1 + (((in) - 1) / 32)) 230*98017a1fSRadu Bulie #define ENTRY_WORDS_ES0 BITS_TO_DWORD(29) 231*98017a1fSRadu Bulie #define ENTRY_WORDS_IS1 BITS_TO_DWORD(376) 232*98017a1fSRadu Bulie #define ENTRY_WORDS_IS2 BITS_TO_DWORD(376) 233*98017a1fSRadu Bulie #define ES0_ACT_WIDTH BITS_TO_DWORD(91) 234*98017a1fSRadu Bulie #define ES0_CNT_WIDTH BITS_TO_DWORD(1) 235*98017a1fSRadu Bulie #define IS1_ACT_WIDTH BITS_TO_DWORD(320) 236*98017a1fSRadu Bulie #define IS1_CNT_WIDTH BITS_TO_DWORD(4) 237*98017a1fSRadu Bulie #define IS2_ACT_WIDTH BITS_TO_DWORD(103 - 2 * VSC9953_PORT_OFFSET) 238*98017a1fSRadu Bulie #define IS2_CNT_WIDTH BITS_TO_DWORD(4 * 32) 239*98017a1fSRadu Bulie #define ES0_ACT_COUNT (VSC9953_ES0_CNT + VSC9953_MAX_PORTS) 240*98017a1fSRadu Bulie #define IS1_ACT_COUNT (VSC9953_IS1_CNT + 1) 241*98017a1fSRadu Bulie #define IS2_ACT_COUNT (VSC9953_IS2_CNT + VSC9953_MAX_PORTS + 2) 242*98017a1fSRadu Bulie 243*98017a1fSRadu Bulie /* TCAM entries */ 244*98017a1fSRadu Bulie enum tcam_sel { 245*98017a1fSRadu Bulie TCAM_SEL_ENTRY = BIT(0), 246*98017a1fSRadu Bulie TCAM_SEL_ACTION = BIT(1), 247*98017a1fSRadu Bulie TCAM_SEL_COUNTER = BIT(2), 248*98017a1fSRadu Bulie TCAM_SEL_ALL = VSC9953_BITMASK(3), 249*98017a1fSRadu Bulie }; 250*98017a1fSRadu Bulie 251*98017a1fSRadu Bulie enum tcam_cmd { 252*98017a1fSRadu Bulie TCAM_CMD_WRITE = 0, 253*98017a1fSRadu Bulie TCAM_CMD_READ = 1, 254*98017a1fSRadu Bulie TCAM_CMD_MOVE_UP = 2, 255*98017a1fSRadu Bulie TCAM_CMD_MOVE_DOWN = 3, 256*98017a1fSRadu Bulie TCAM_CMD_INITIALIZE = 4, 257*98017a1fSRadu Bulie }; 258*98017a1fSRadu Bulie 2596706b115SCodrin Ciubotariu struct vsc9953_mdio_info { 2606706b115SCodrin Ciubotariu struct vsc9953_mii_mng *regs; 2616706b115SCodrin Ciubotariu char *name; 2626706b115SCodrin Ciubotariu }; 2636706b115SCodrin Ciubotariu 2643cc8cfffSCodrin Ciubotariu /* VSC9953 ANA structure */ 2656706b115SCodrin Ciubotariu 2666706b115SCodrin Ciubotariu struct vsc9953_ana_port { 2676706b115SCodrin Ciubotariu u32 vlan_cfg; 2686706b115SCodrin Ciubotariu u32 drop_cfg; 2696706b115SCodrin Ciubotariu u32 qos_cfg; 2706706b115SCodrin Ciubotariu u32 vcap_cfg; 2716706b115SCodrin Ciubotariu u32 vcap_s1_key_cfg[3]; 2726706b115SCodrin Ciubotariu u32 vcap_s2_cfg; 2736706b115SCodrin Ciubotariu u32 qos_pcp_dei_map_cfg[16]; 2746706b115SCodrin Ciubotariu u32 cpu_fwd_cfg; 2756706b115SCodrin Ciubotariu u32 cpu_fwd_bpdu_cfg; 2766706b115SCodrin Ciubotariu u32 cpu_fwd_garp_cfg; 2776706b115SCodrin Ciubotariu u32 cpu_fwd_ccm_cfg; 2786706b115SCodrin Ciubotariu u32 port_cfg; 2796706b115SCodrin Ciubotariu u32 pol_cfg; 2806706b115SCodrin Ciubotariu u32 reserved[34]; 2816706b115SCodrin Ciubotariu }; 2826706b115SCodrin Ciubotariu 2836706b115SCodrin Ciubotariu struct vsc9953_ana_pol { 2846706b115SCodrin Ciubotariu u32 pol_pir_cfg; 2856706b115SCodrin Ciubotariu u32 pol_cir_cfg; 2866706b115SCodrin Ciubotariu u32 pol_mode_cfg; 2876706b115SCodrin Ciubotariu u32 pol_pir_state; 2886706b115SCodrin Ciubotariu u32 pol_cir_state; 2896706b115SCodrin Ciubotariu u32 reserved1[3]; 2906706b115SCodrin Ciubotariu }; 2916706b115SCodrin Ciubotariu 2926706b115SCodrin Ciubotariu struct vsc9953_ana_ana_tables { 2936706b115SCodrin Ciubotariu u32 entry_lim[11]; 2946706b115SCodrin Ciubotariu u32 an_moved; 2956706b115SCodrin Ciubotariu u32 mach_data; 2966706b115SCodrin Ciubotariu u32 macl_data; 2976706b115SCodrin Ciubotariu u32 mac_access; 2986706b115SCodrin Ciubotariu u32 mact_indx; 2996706b115SCodrin Ciubotariu u32 vlan_access; 3006706b115SCodrin Ciubotariu u32 vlan_tidx; 3016706b115SCodrin Ciubotariu }; 3026706b115SCodrin Ciubotariu 3036706b115SCodrin Ciubotariu struct vsc9953_ana_ana { 3046706b115SCodrin Ciubotariu u32 adv_learn; 3056706b115SCodrin Ciubotariu u32 vlan_mask; 306440873dfSCodrin Ciubotariu u32 reserved; 3076706b115SCodrin Ciubotariu u32 anag_efil; 3086706b115SCodrin Ciubotariu u32 an_events; 3096706b115SCodrin Ciubotariu u32 storm_limit_burst; 3106706b115SCodrin Ciubotariu u32 storm_limit_cfg[4]; 3116706b115SCodrin Ciubotariu u32 isolated_prts; 3126706b115SCodrin Ciubotariu u32 community_ports; 3136706b115SCodrin Ciubotariu u32 auto_age; 3146706b115SCodrin Ciubotariu u32 mac_options; 3156706b115SCodrin Ciubotariu u32 learn_disc; 3166706b115SCodrin Ciubotariu u32 agen_ctrl; 3176706b115SCodrin Ciubotariu u32 mirror_ports; 3186706b115SCodrin Ciubotariu u32 emirror_ports; 3196706b115SCodrin Ciubotariu u32 flooding; 3206706b115SCodrin Ciubotariu u32 flooding_ipmc; 3216706b115SCodrin Ciubotariu u32 sflow_cfg[11]; 3226706b115SCodrin Ciubotariu u32 port_mode[12]; 3236706b115SCodrin Ciubotariu }; 3246706b115SCodrin Ciubotariu 325aae0e689SCodrin Ciubotariu #define PGID_DST_START 0 326aae0e689SCodrin Ciubotariu #define PGID_AGGR_START 64 327aae0e689SCodrin Ciubotariu #define PGID_SRC_START 80 328aae0e689SCodrin Ciubotariu 3296706b115SCodrin Ciubotariu struct vsc9953_ana_pgid { 3306706b115SCodrin Ciubotariu u32 port_grp_id[91]; 3316706b115SCodrin Ciubotariu }; 3326706b115SCodrin Ciubotariu 3336706b115SCodrin Ciubotariu struct vsc9953_ana_pfc { 3346706b115SCodrin Ciubotariu u32 pfc_cfg; 3356706b115SCodrin Ciubotariu u32 reserved1[15]; 3366706b115SCodrin Ciubotariu }; 3376706b115SCodrin Ciubotariu 3386706b115SCodrin Ciubotariu struct vsc9953_ana_pol_misc { 3396706b115SCodrin Ciubotariu u32 pol_flowc[10]; 3406706b115SCodrin Ciubotariu u32 reserved1[17]; 3416706b115SCodrin Ciubotariu u32 pol_hyst; 3426706b115SCodrin Ciubotariu }; 3436706b115SCodrin Ciubotariu 3446706b115SCodrin Ciubotariu struct vsc9953_ana_common { 3456706b115SCodrin Ciubotariu u32 aggr_cfg; 3466706b115SCodrin Ciubotariu u32 cpuq_cfg; 3476706b115SCodrin Ciubotariu u32 cpuq_8021_cfg; 3486706b115SCodrin Ciubotariu u32 dscp_cfg; 3496706b115SCodrin Ciubotariu u32 dscp_rewr_cfg; 3506706b115SCodrin Ciubotariu u32 vcap_rng_type_cfg; 3516706b115SCodrin Ciubotariu u32 vcap_rng_val_cfg; 3526706b115SCodrin Ciubotariu u32 discard_cfg; 3536706b115SCodrin Ciubotariu u32 fid_cfg; 3546706b115SCodrin Ciubotariu }; 3556706b115SCodrin Ciubotariu 3566706b115SCodrin Ciubotariu struct vsc9953_analyzer { 3576706b115SCodrin Ciubotariu struct vsc9953_ana_port port[11]; 3586706b115SCodrin Ciubotariu u32 reserved1[9536]; 3596706b115SCodrin Ciubotariu struct vsc9953_ana_pol pol[164]; 3606706b115SCodrin Ciubotariu struct vsc9953_ana_ana_tables ana_tables; 3616706b115SCodrin Ciubotariu u32 reserved2[14]; 3626706b115SCodrin Ciubotariu struct vsc9953_ana_ana ana; 36396979dc9SCodrin Ciubotariu u32 reserved3[21]; 3646706b115SCodrin Ciubotariu struct vsc9953_ana_pgid port_id_tbl; 3656706b115SCodrin Ciubotariu u32 reserved4[549]; 3666706b115SCodrin Ciubotariu struct vsc9953_ana_pfc pfc[10]; 3676706b115SCodrin Ciubotariu struct vsc9953_ana_pol_misc pol_misc; 3686706b115SCodrin Ciubotariu u32 reserved5[196]; 3696706b115SCodrin Ciubotariu struct vsc9953_ana_common common; 3706706b115SCodrin Ciubotariu }; 3713cc8cfffSCodrin Ciubotariu /* END VSC9953 ANA structure t*/ 3726706b115SCodrin Ciubotariu 3733cc8cfffSCodrin Ciubotariu /* VSC9953 DEV_GMII structure */ 3746706b115SCodrin Ciubotariu 3756706b115SCodrin Ciubotariu struct vsc9953_dev_gmii_port_mode { 3766706b115SCodrin Ciubotariu u32 clock_cfg; 3776706b115SCodrin Ciubotariu u32 port_misc; 3786706b115SCodrin Ciubotariu u32 reserved1; 3796706b115SCodrin Ciubotariu u32 eee_cfg; 3806706b115SCodrin Ciubotariu }; 3816706b115SCodrin Ciubotariu 3826706b115SCodrin Ciubotariu struct vsc9953_dev_gmii_mac_cfg_status { 3836706b115SCodrin Ciubotariu u32 mac_ena_cfg; 3846706b115SCodrin Ciubotariu u32 mac_mode_cfg; 3856706b115SCodrin Ciubotariu u32 mac_maxlen_cfg; 3866706b115SCodrin Ciubotariu u32 mac_tags_cfg; 3876706b115SCodrin Ciubotariu u32 mac_adv_chk_cfg; 3886706b115SCodrin Ciubotariu u32 mac_ifg_cfg; 3896706b115SCodrin Ciubotariu u32 mac_hdx_cfg; 3906706b115SCodrin Ciubotariu u32 mac_fc_mac_low_cfg; 3916706b115SCodrin Ciubotariu u32 mac_fc_mac_high_cfg; 3926706b115SCodrin Ciubotariu u32 mac_sticky; 3936706b115SCodrin Ciubotariu }; 3946706b115SCodrin Ciubotariu 3956706b115SCodrin Ciubotariu struct vsc9953_dev_gmii { 3966706b115SCodrin Ciubotariu struct vsc9953_dev_gmii_port_mode port_mode; 3976706b115SCodrin Ciubotariu struct vsc9953_dev_gmii_mac_cfg_status mac_cfg_status; 3986706b115SCodrin Ciubotariu }; 3996706b115SCodrin Ciubotariu 4003cc8cfffSCodrin Ciubotariu /* END VSC9953 DEV_GMII structure */ 4016706b115SCodrin Ciubotariu 4023cc8cfffSCodrin Ciubotariu /* VSC9953 QSYS structure */ 4036706b115SCodrin Ciubotariu 4046706b115SCodrin Ciubotariu struct vsc9953_qsys_hsch { 4056706b115SCodrin Ciubotariu u32 cir_cfg; 4066706b115SCodrin Ciubotariu u32 reserved1; 4076706b115SCodrin Ciubotariu u32 se_cfg; 4086706b115SCodrin Ciubotariu u32 se_dwrr_cfg[8]; 4096706b115SCodrin Ciubotariu u32 cir_state; 4106706b115SCodrin Ciubotariu u32 reserved2[20]; 4116706b115SCodrin Ciubotariu }; 4126706b115SCodrin Ciubotariu 4136706b115SCodrin Ciubotariu struct vsc9953_qsys_sys { 4146706b115SCodrin Ciubotariu u32 port_mode[12]; 4156706b115SCodrin Ciubotariu u32 switch_port_mode[11]; 4166706b115SCodrin Ciubotariu u32 stat_cnt_cfg; 4176706b115SCodrin Ciubotariu u32 eee_cfg[10]; 4186706b115SCodrin Ciubotariu u32 eee_thrs; 4196706b115SCodrin Ciubotariu u32 igr_no_sharing; 4206706b115SCodrin Ciubotariu u32 egr_no_sharing; 4216706b115SCodrin Ciubotariu u32 sw_status[11]; 4226706b115SCodrin Ciubotariu u32 ext_cpu_cfg; 4236706b115SCodrin Ciubotariu u32 cpu_group_map; 4246706b115SCodrin Ciubotariu u32 reserved1[23]; 4256706b115SCodrin Ciubotariu }; 4266706b115SCodrin Ciubotariu 4276706b115SCodrin Ciubotariu struct vsc9953_qsys_qos_cfg { 4286706b115SCodrin Ciubotariu u32 red_profile[16]; 4296706b115SCodrin Ciubotariu u32 res_qos_mode; 4306706b115SCodrin Ciubotariu }; 4316706b115SCodrin Ciubotariu 4326706b115SCodrin Ciubotariu struct vsc9953_qsys_drop_cfg { 4336706b115SCodrin Ciubotariu u32 egr_drop_mode; 4346706b115SCodrin Ciubotariu }; 4356706b115SCodrin Ciubotariu 4366706b115SCodrin Ciubotariu struct vsc9953_qsys_mmgt { 4376706b115SCodrin Ciubotariu u32 eq_cntrl; 4386706b115SCodrin Ciubotariu u32 reserved1; 4396706b115SCodrin Ciubotariu }; 4406706b115SCodrin Ciubotariu 4416706b115SCodrin Ciubotariu struct vsc9953_qsys_hsch_misc { 4426706b115SCodrin Ciubotariu u32 hsch_misc_cfg; 4436706b115SCodrin Ciubotariu u32 reserved1[546]; 4446706b115SCodrin Ciubotariu }; 4456706b115SCodrin Ciubotariu 4466706b115SCodrin Ciubotariu struct vsc9953_qsys_res_ctrl { 4476706b115SCodrin Ciubotariu u32 res_cfg; 4486706b115SCodrin Ciubotariu u32 res_stat; 4496706b115SCodrin Ciubotariu 4506706b115SCodrin Ciubotariu }; 4516706b115SCodrin Ciubotariu 4526706b115SCodrin Ciubotariu struct vsc9953_qsys_reg { 4536706b115SCodrin Ciubotariu struct vsc9953_qsys_hsch hsch[108]; 4546706b115SCodrin Ciubotariu struct vsc9953_qsys_sys sys; 4556706b115SCodrin Ciubotariu struct vsc9953_qsys_qos_cfg qos_cfg; 4566706b115SCodrin Ciubotariu struct vsc9953_qsys_drop_cfg drop_cfg; 4576706b115SCodrin Ciubotariu struct vsc9953_qsys_mmgt mmgt; 4586706b115SCodrin Ciubotariu struct vsc9953_qsys_hsch_misc hsch_misc; 4596706b115SCodrin Ciubotariu struct vsc9953_qsys_res_ctrl res_ctrl[1024]; 4606706b115SCodrin Ciubotariu }; 4616706b115SCodrin Ciubotariu 4623cc8cfffSCodrin Ciubotariu /* END VSC9953 QSYS structure */ 4636706b115SCodrin Ciubotariu 4643cc8cfffSCodrin Ciubotariu /* VSC9953 SYS structure */ 4656706b115SCodrin Ciubotariu 46686719f0cSCodrin Ciubotariu struct vsc9953_rx_cntrs { 46786719f0cSCodrin Ciubotariu u32 c_rx_oct; 46886719f0cSCodrin Ciubotariu u32 c_rx_uc; 46986719f0cSCodrin Ciubotariu u32 c_rx_mc; 47086719f0cSCodrin Ciubotariu u32 c_rx_bc; 47186719f0cSCodrin Ciubotariu u32 c_rx_short; 47286719f0cSCodrin Ciubotariu u32 c_rx_frag; 47386719f0cSCodrin Ciubotariu u32 c_rx_jabber; 47486719f0cSCodrin Ciubotariu u32 c_rx_crc; 47586719f0cSCodrin Ciubotariu u32 c_rx_symbol_err; 47686719f0cSCodrin Ciubotariu u32 c_rx_sz_64; 47786719f0cSCodrin Ciubotariu u32 c_rx_sz_65_127; 47886719f0cSCodrin Ciubotariu u32 c_rx_sz_128_255; 47986719f0cSCodrin Ciubotariu u32 c_rx_sz_256_511; 48086719f0cSCodrin Ciubotariu u32 c_rx_sz_512_1023; 48186719f0cSCodrin Ciubotariu u32 c_rx_sz_1024_1526; 48286719f0cSCodrin Ciubotariu u32 c_rx_sz_jumbo; 48386719f0cSCodrin Ciubotariu u32 c_rx_pause; 48486719f0cSCodrin Ciubotariu u32 c_rx_control; 48586719f0cSCodrin Ciubotariu u32 c_rx_long; 48686719f0cSCodrin Ciubotariu u32 c_rx_cat_drop; 48786719f0cSCodrin Ciubotariu u32 c_rx_red_prio_0; 48886719f0cSCodrin Ciubotariu u32 c_rx_red_prio_1; 48986719f0cSCodrin Ciubotariu u32 c_rx_red_prio_2; 49086719f0cSCodrin Ciubotariu u32 c_rx_red_prio_3; 49186719f0cSCodrin Ciubotariu u32 c_rx_red_prio_4; 49286719f0cSCodrin Ciubotariu u32 c_rx_red_prio_5; 49386719f0cSCodrin Ciubotariu u32 c_rx_red_prio_6; 49486719f0cSCodrin Ciubotariu u32 c_rx_red_prio_7; 49586719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_0; 49686719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_1; 49786719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_2; 49886719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_3; 49986719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_4; 50086719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_5; 50186719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_6; 50286719f0cSCodrin Ciubotariu u32 c_rx_yellow_prio_7; 50386719f0cSCodrin Ciubotariu u32 c_rx_green_prio_0; 50486719f0cSCodrin Ciubotariu u32 c_rx_green_prio_1; 50586719f0cSCodrin Ciubotariu u32 c_rx_green_prio_2; 50686719f0cSCodrin Ciubotariu u32 c_rx_green_prio_3; 50786719f0cSCodrin Ciubotariu u32 c_rx_green_prio_4; 50886719f0cSCodrin Ciubotariu u32 c_rx_green_prio_5; 50986719f0cSCodrin Ciubotariu u32 c_rx_green_prio_6; 51086719f0cSCodrin Ciubotariu u32 c_rx_green_prio_7; 51186719f0cSCodrin Ciubotariu u32 reserved[20]; 51286719f0cSCodrin Ciubotariu }; 51386719f0cSCodrin Ciubotariu 51486719f0cSCodrin Ciubotariu struct vsc9953_tx_cntrs { 51586719f0cSCodrin Ciubotariu u32 c_tx_oct; 51686719f0cSCodrin Ciubotariu u32 c_tx_uc; 51786719f0cSCodrin Ciubotariu u32 c_tx_mc; 51886719f0cSCodrin Ciubotariu u32 c_tx_bc; 51986719f0cSCodrin Ciubotariu u32 c_tx_col; 52086719f0cSCodrin Ciubotariu u32 c_tx_drop; 52186719f0cSCodrin Ciubotariu u32 c_tx_pause; 52286719f0cSCodrin Ciubotariu u32 c_tx_sz_64; 52386719f0cSCodrin Ciubotariu u32 c_tx_sz_65_127; 52486719f0cSCodrin Ciubotariu u32 c_tx_sz_128_255; 52586719f0cSCodrin Ciubotariu u32 c_tx_sz_256_511; 52686719f0cSCodrin Ciubotariu u32 c_tx_sz_512_1023; 52786719f0cSCodrin Ciubotariu u32 c_tx_sz_1024_1526; 52886719f0cSCodrin Ciubotariu u32 c_tx_sz_jumbo; 52986719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_0; 53086719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_1; 53186719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_2; 53286719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_3; 53386719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_4; 53486719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_5; 53586719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_6; 53686719f0cSCodrin Ciubotariu u32 c_tx_yellow_prio_7; 53786719f0cSCodrin Ciubotariu u32 c_tx_green_prio_0; 53886719f0cSCodrin Ciubotariu u32 c_tx_green_prio_1; 53986719f0cSCodrin Ciubotariu u32 c_tx_green_prio_2; 54086719f0cSCodrin Ciubotariu u32 c_tx_green_prio_3; 54186719f0cSCodrin Ciubotariu u32 c_tx_green_prio_4; 54286719f0cSCodrin Ciubotariu u32 c_tx_green_prio_5; 54386719f0cSCodrin Ciubotariu u32 c_tx_green_prio_6; 54486719f0cSCodrin Ciubotariu u32 c_tx_green_prio_7; 54586719f0cSCodrin Ciubotariu u32 c_tx_aged; 54686719f0cSCodrin Ciubotariu u32 reserved[33]; 54786719f0cSCodrin Ciubotariu }; 54886719f0cSCodrin Ciubotariu 54986719f0cSCodrin Ciubotariu struct vsc9953_drop_cntrs { 55086719f0cSCodrin Ciubotariu u32 c_dr_local; 55186719f0cSCodrin Ciubotariu u32 c_dr_tail; 55286719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_0; 55386719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_1; 55486719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_2; 55586719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_3; 55686719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_4; 55786719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_5; 55886719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_6; 55986719f0cSCodrin Ciubotariu u32 c_dr_yellow_prio_7; 56086719f0cSCodrin Ciubotariu u32 c_dr_green_prio_0; 56186719f0cSCodrin Ciubotariu u32 c_dr_green_prio_1; 56286719f0cSCodrin Ciubotariu u32 c_dr_green_prio_2; 56386719f0cSCodrin Ciubotariu u32 c_dr_green_prio_3; 56486719f0cSCodrin Ciubotariu u32 c_dr_green_prio_4; 56586719f0cSCodrin Ciubotariu u32 c_dr_green_prio_5; 56686719f0cSCodrin Ciubotariu u32 c_dr_green_prio_6; 56786719f0cSCodrin Ciubotariu u32 c_dr_green_prio_7; 56886719f0cSCodrin Ciubotariu u32 reserved[46]; 56986719f0cSCodrin Ciubotariu }; 57086719f0cSCodrin Ciubotariu 5716706b115SCodrin Ciubotariu struct vsc9953_sys_stat { 57286719f0cSCodrin Ciubotariu struct vsc9953_rx_cntrs rx_cntrs; 57386719f0cSCodrin Ciubotariu struct vsc9953_tx_cntrs tx_cntrs; 57486719f0cSCodrin Ciubotariu struct vsc9953_drop_cntrs drop_cntrs; 5756706b115SCodrin Ciubotariu u32 reserved1[6]; 5766706b115SCodrin Ciubotariu }; 5776706b115SCodrin Ciubotariu 5786706b115SCodrin Ciubotariu struct vsc9953_sys_sys { 5796706b115SCodrin Ciubotariu u32 reset_cfg; 5806706b115SCodrin Ciubotariu u32 reserved1; 5816706b115SCodrin Ciubotariu u32 vlan_etype_cfg; 5826706b115SCodrin Ciubotariu u32 port_mode[12]; 5836706b115SCodrin Ciubotariu u32 front_port_mode[10]; 5846706b115SCodrin Ciubotariu u32 frame_aging; 5856706b115SCodrin Ciubotariu u32 stat_cfg; 5866706b115SCodrin Ciubotariu u32 reserved2[50]; 5876706b115SCodrin Ciubotariu }; 5886706b115SCodrin Ciubotariu 5896706b115SCodrin Ciubotariu struct vsc9953_sys_pause_cfg { 5906706b115SCodrin Ciubotariu u32 pause_cfg[11]; 5916706b115SCodrin Ciubotariu u32 pause_tot_cfg; 5926706b115SCodrin Ciubotariu u32 tail_drop_level[11]; 5936706b115SCodrin Ciubotariu u32 tot_tail_drop_lvl; 5946706b115SCodrin Ciubotariu u32 mac_fc_cfg[10]; 5956706b115SCodrin Ciubotariu }; 5966706b115SCodrin Ciubotariu 5976706b115SCodrin Ciubotariu struct vsc9953_sys_mmgt { 5986706b115SCodrin Ciubotariu u16 free_cnt; 5996706b115SCodrin Ciubotariu }; 6006706b115SCodrin Ciubotariu 6016706b115SCodrin Ciubotariu struct vsc9953_system_reg { 6026706b115SCodrin Ciubotariu struct vsc9953_sys_stat stat; 6036706b115SCodrin Ciubotariu struct vsc9953_sys_sys sys; 6046706b115SCodrin Ciubotariu struct vsc9953_sys_pause_cfg pause_cfg; 6056706b115SCodrin Ciubotariu struct vsc9953_sys_mmgt mmgt; 6066706b115SCodrin Ciubotariu }; 6076706b115SCodrin Ciubotariu 6083cc8cfffSCodrin Ciubotariu /* END VSC9953 SYS structure */ 6096706b115SCodrin Ciubotariu 6109de05987SCodrin Ciubotariu /* VSC9953 REW structure */ 6119de05987SCodrin Ciubotariu 6129de05987SCodrin Ciubotariu struct vsc9953_rew_port { 6139de05987SCodrin Ciubotariu u32 port_vlan_cfg; 6149de05987SCodrin Ciubotariu u32 port_tag_cfg; 6159de05987SCodrin Ciubotariu u32 port_port_cfg; 6169de05987SCodrin Ciubotariu u32 port_dscp_cfg; 6179de05987SCodrin Ciubotariu u32 port_pcp_dei_qos_map_cfg[16]; 6189de05987SCodrin Ciubotariu u32 reserved[12]; 6199de05987SCodrin Ciubotariu }; 6209de05987SCodrin Ciubotariu 6219de05987SCodrin Ciubotariu struct vsc9953_rew_common { 6229de05987SCodrin Ciubotariu u32 reserve[4]; 6239de05987SCodrin Ciubotariu u32 dscp_remap_dp1_cfg[64]; 6249de05987SCodrin Ciubotariu u32 dscp_remap_cfg[64]; 6259de05987SCodrin Ciubotariu }; 6269de05987SCodrin Ciubotariu 6279de05987SCodrin Ciubotariu struct vsc9953_rew_reg { 6289de05987SCodrin Ciubotariu struct vsc9953_rew_port port[12]; 6299de05987SCodrin Ciubotariu struct vsc9953_rew_common common; 6309de05987SCodrin Ciubotariu }; 6319de05987SCodrin Ciubotariu 6329de05987SCodrin Ciubotariu /* END VSC9953 REW structure */ 6336706b115SCodrin Ciubotariu 6343cc8cfffSCodrin Ciubotariu /* VSC9953 DEVCPU_GCB structure */ 6356706b115SCodrin Ciubotariu 6366706b115SCodrin Ciubotariu struct vsc9953_chip_regs { 6376706b115SCodrin Ciubotariu u32 chipd_id; 6386706b115SCodrin Ciubotariu u32 gpr; 6396706b115SCodrin Ciubotariu u32 soft_rst; 6406706b115SCodrin Ciubotariu }; 6416706b115SCodrin Ciubotariu 6426706b115SCodrin Ciubotariu struct vsc9953_gpio { 6436706b115SCodrin Ciubotariu u32 gpio_out_set[10]; 6446706b115SCodrin Ciubotariu u32 gpio_out_clr[10]; 6456706b115SCodrin Ciubotariu u32 gpio_out[10]; 6466706b115SCodrin Ciubotariu u32 gpio_in[10]; 6476706b115SCodrin Ciubotariu }; 6486706b115SCodrin Ciubotariu 6496706b115SCodrin Ciubotariu struct vsc9953_mii_mng { 6506706b115SCodrin Ciubotariu u32 miimstatus; 6516706b115SCodrin Ciubotariu u32 reserved1; 6526706b115SCodrin Ciubotariu u32 miimcmd; 6536706b115SCodrin Ciubotariu u32 miimdata; 6546706b115SCodrin Ciubotariu u32 miimcfg; 6556706b115SCodrin Ciubotariu u32 miimscan_0; 6566706b115SCodrin Ciubotariu u32 miimscan_1; 6576706b115SCodrin Ciubotariu u32 miiscan_lst_rslts; 6586706b115SCodrin Ciubotariu u32 miiscan_lst_rslts_valid; 6596706b115SCodrin Ciubotariu }; 6606706b115SCodrin Ciubotariu 6616706b115SCodrin Ciubotariu struct vsc9953_mii_read_scan { 6626706b115SCodrin Ciubotariu u32 mii_scan_results_sticky[2]; 6636706b115SCodrin Ciubotariu }; 6646706b115SCodrin Ciubotariu 6656706b115SCodrin Ciubotariu struct vsc9953_devcpu_gcb { 6666706b115SCodrin Ciubotariu struct vsc9953_chip_regs chip_regs; 6676706b115SCodrin Ciubotariu struct vsc9953_gpio gpio; 6686706b115SCodrin Ciubotariu struct vsc9953_mii_mng mii_mng[2]; 6696706b115SCodrin Ciubotariu struct vsc9953_mii_read_scan mii_read_scan; 6706706b115SCodrin Ciubotariu }; 6716706b115SCodrin Ciubotariu 6723cc8cfffSCodrin Ciubotariu /* END VSC9953 DEVCPU_GCB structure */ 6736706b115SCodrin Ciubotariu 6743cc8cfffSCodrin Ciubotariu /* VSC9953 IS* structure */ 6756706b115SCodrin Ciubotariu 6766706b115SCodrin Ciubotariu struct vsc9953_vcap_core_cfg { 6776706b115SCodrin Ciubotariu u32 vcap_update_ctrl; 6786706b115SCodrin Ciubotariu u32 vcap_mv_cfg; 6796706b115SCodrin Ciubotariu }; 6806706b115SCodrin Ciubotariu 6816706b115SCodrin Ciubotariu struct vsc9953_vcap { 6826706b115SCodrin Ciubotariu struct vsc9953_vcap_core_cfg vcap_core_cfg; 6836706b115SCodrin Ciubotariu }; 6846706b115SCodrin Ciubotariu 6853cc8cfffSCodrin Ciubotariu /* END VSC9953 IS* structure */ 6866706b115SCodrin Ciubotariu 6876706b115SCodrin Ciubotariu #define VSC9953_PORT_INFO_INITIALIZER(idx) \ 6886706b115SCodrin Ciubotariu { \ 6896706b115SCodrin Ciubotariu .enabled = 0, \ 6906706b115SCodrin Ciubotariu .phyaddr = 0, \ 6916706b115SCodrin Ciubotariu .index = idx, \ 6926706b115SCodrin Ciubotariu .phy_regs = NULL, \ 6936706b115SCodrin Ciubotariu .enet_if = PHY_INTERFACE_MODE_NONE, \ 6946706b115SCodrin Ciubotariu .bus = NULL, \ 6956706b115SCodrin Ciubotariu .phydev = NULL, \ 6966706b115SCodrin Ciubotariu } 6976706b115SCodrin Ciubotariu 6986706b115SCodrin Ciubotariu /* Structure to describe a VSC9953 port */ 6996706b115SCodrin Ciubotariu struct vsc9953_port_info { 7006706b115SCodrin Ciubotariu u8 enabled; 7016706b115SCodrin Ciubotariu u8 phyaddr; 7026706b115SCodrin Ciubotariu int index; 7036706b115SCodrin Ciubotariu void *phy_regs; 7046706b115SCodrin Ciubotariu phy_interface_t enet_if; 7056706b115SCodrin Ciubotariu struct mii_dev *bus; 7066706b115SCodrin Ciubotariu struct phy_device *phydev; 7076706b115SCodrin Ciubotariu }; 7086706b115SCodrin Ciubotariu 7096706b115SCodrin Ciubotariu /* Structure to describe a VSC9953 switch */ 7106706b115SCodrin Ciubotariu struct vsc9953_info { 7116706b115SCodrin Ciubotariu struct vsc9953_port_info port[VSC9953_MAX_PORTS]; 7126706b115SCodrin Ciubotariu }; 7136706b115SCodrin Ciubotariu 7146706b115SCodrin Ciubotariu void vsc9953_init(bd_t *bis); 7156706b115SCodrin Ciubotariu 7163cc8cfffSCodrin Ciubotariu void vsc9953_port_info_set_mdio(int port_no, struct mii_dev *bus); 7173cc8cfffSCodrin Ciubotariu void vsc9953_port_info_set_phy_address(int port_no, int address); 7183cc8cfffSCodrin Ciubotariu void vsc9953_port_enable(int port_no); 7193cc8cfffSCodrin Ciubotariu void vsc9953_port_disable(int port_no); 7203cc8cfffSCodrin Ciubotariu void vsc9953_port_info_set_phy_int(int port_no, phy_interface_t phy_int); 7216706b115SCodrin Ciubotariu 7226706b115SCodrin Ciubotariu #endif /* _VSC9953_H_ */ 723