1*e94ffee3SKever Yang /* 2*e94ffee3SKever Yang * (C) Copyright 2016 Rockchip Electronics Co., Ltd 3*e94ffee3SKever Yang * 4*e94ffee3SKever Yang * SPDX-License-Identifier: GPL-2.0+ 5*e94ffee3SKever Yang */ 6*e94ffee3SKever Yang 7*e94ffee3SKever Yang #ifndef _DT_BINDINGS_CLK_ROCKCHIP_RK3328_H 8*e94ffee3SKever Yang #define _DT_BINDINGS_CLK_ROCKCHIP_RK3328_H 9*e94ffee3SKever Yang 10*e94ffee3SKever Yang /* core clocks */ 11*e94ffee3SKever Yang #define PLL_APLL 1 12*e94ffee3SKever Yang #define PLL_DPLL 2 13*e94ffee3SKever Yang #define PLL_CPLL 3 14*e94ffee3SKever Yang #define PLL_GPLL 4 15*e94ffee3SKever Yang #define PLL_NPLL 5 16*e94ffee3SKever Yang #define ARMCLK 6 17*e94ffee3SKever Yang 18*e94ffee3SKever Yang /* sclk gates (special clocks) */ 19*e94ffee3SKever Yang #define SCLK_RTC32K 30 20*e94ffee3SKever Yang #define SCLK_SDMMC_EXT 31 21*e94ffee3SKever Yang #define SCLK_SPI 32 22*e94ffee3SKever Yang #define SCLK_SDMMC 33 23*e94ffee3SKever Yang #define SCLK_SDIO 34 24*e94ffee3SKever Yang #define SCLK_EMMC 35 25*e94ffee3SKever Yang #define SCLK_TSADC 36 26*e94ffee3SKever Yang #define SCLK_SARADC 37 27*e94ffee3SKever Yang #define SCLK_UART0 38 28*e94ffee3SKever Yang #define SCLK_UART1 39 29*e94ffee3SKever Yang #define SCLK_UART2 40 30*e94ffee3SKever Yang #define SCLK_I2S0 41 31*e94ffee3SKever Yang #define SCLK_I2S1 42 32*e94ffee3SKever Yang #define SCLK_I2S2 43 33*e94ffee3SKever Yang #define SCLK_I2S1_OUT 44 34*e94ffee3SKever Yang #define SCLK_I2S2_OUT 45 35*e94ffee3SKever Yang #define SCLK_SPDIF 46 36*e94ffee3SKever Yang #define SCLK_TIMER0 47 37*e94ffee3SKever Yang #define SCLK_TIMER1 48 38*e94ffee3SKever Yang #define SCLK_TIMER2 49 39*e94ffee3SKever Yang #define SCLK_TIMER3 50 40*e94ffee3SKever Yang #define SCLK_TIMER4 51 41*e94ffee3SKever Yang #define SCLK_TIMER5 52 42*e94ffee3SKever Yang #define SCLK_WIFI 53 43*e94ffee3SKever Yang #define SCLK_CIF_OUT 54 44*e94ffee3SKever Yang #define SCLK_I2C0 55 45*e94ffee3SKever Yang #define SCLK_I2C1 56 46*e94ffee3SKever Yang #define SCLK_I2C2 57 47*e94ffee3SKever Yang #define SCLK_I2C3 58 48*e94ffee3SKever Yang #define SCLK_CRYPTO 59 49*e94ffee3SKever Yang #define SCLK_PWM 60 50*e94ffee3SKever Yang #define SCLK_PDM 61 51*e94ffee3SKever Yang #define SCLK_EFUSE 62 52*e94ffee3SKever Yang #define SCLK_OTP 63 53*e94ffee3SKever Yang #define SCLK_DDRCLK 64 54*e94ffee3SKever Yang #define SCLK_VDEC_CABAC 65 55*e94ffee3SKever Yang #define SCLK_VDEC_CORE 66 56*e94ffee3SKever Yang #define SCLK_VENC_DSP 67 57*e94ffee3SKever Yang #define SCLK_VENC_CORE 68 58*e94ffee3SKever Yang #define SCLK_RGA 69 59*e94ffee3SKever Yang #define SCLK_HDMI_SFC 70 60*e94ffee3SKever Yang #define SCLK_HDMI_CEC 71 61*e94ffee3SKever Yang #define SCLK_USB3_REF 72 62*e94ffee3SKever Yang #define SCLK_USB3_SUSPEND 73 63*e94ffee3SKever Yang #define SCLK_SDMMC_DRV 74 64*e94ffee3SKever Yang #define SCLK_SDIO_DRV 75 65*e94ffee3SKever Yang #define SCLK_EMMC_DRV 76 66*e94ffee3SKever Yang #define SCLK_SDMMC_EXT_DRV 77 67*e94ffee3SKever Yang #define SCLK_SDMMC_SAMPLE 78 68*e94ffee3SKever Yang #define SCLK_SDIO_SAMPLE 79 69*e94ffee3SKever Yang #define SCLK_EMMC_SAMPLE 80 70*e94ffee3SKever Yang #define SCLK_SDMMC_EXT_SAMPLE 81 71*e94ffee3SKever Yang #define SCLK_VOP 82 72*e94ffee3SKever Yang #define SCLK_MAC2PHY_RXTX 83 73*e94ffee3SKever Yang #define SCLK_MAC2PHY_SRC 84 74*e94ffee3SKever Yang #define SCLK_MAC2PHY_REF 85 75*e94ffee3SKever Yang #define SCLK_MAC2PHY_OUT 86 76*e94ffee3SKever Yang #define SCLK_MAC2IO_RX 87 77*e94ffee3SKever Yang #define SCLK_MAC2IO_TX 88 78*e94ffee3SKever Yang #define SCLK_MAC2IO_REFOUT 89 79*e94ffee3SKever Yang #define SCLK_MAC2IO_REF 90 80*e94ffee3SKever Yang #define SCLK_MAC2IO_OUT 91 81*e94ffee3SKever Yang #define SCLK_TSP 92 82*e94ffee3SKever Yang #define SCLK_HSADC_TSP 93 83*e94ffee3SKever Yang #define SCLK_USB3PHY_REF 94 84*e94ffee3SKever Yang #define SCLK_REF_USB3OTG 95 85*e94ffee3SKever Yang #define SCLK_USB3OTG_REF 96 86*e94ffee3SKever Yang #define SCLK_USB3OTG_SUSPEND 97 87*e94ffee3SKever Yang #define SCLK_REF_USB3OTG_SRC 98 88*e94ffee3SKever Yang #define SCLK_MAC2IO_SRC 99 89*e94ffee3SKever Yang 90*e94ffee3SKever Yang /* dclk gates */ 91*e94ffee3SKever Yang #define DCLK_LCDC 180 92*e94ffee3SKever Yang #define DCLK_HDMIPHY 181 93*e94ffee3SKever Yang #define HDMIPHY 182 94*e94ffee3SKever Yang #define USB480M 183 95*e94ffee3SKever Yang #define DCLK_LCDC_SRC 184 96*e94ffee3SKever Yang 97*e94ffee3SKever Yang /* aclk gates */ 98*e94ffee3SKever Yang #define ACLK_AXISRAM 190 99*e94ffee3SKever Yang #define ACLK_VOP_PRE 191 100*e94ffee3SKever Yang #define ACLK_USB3OTG 192 101*e94ffee3SKever Yang #define ACLK_RGA_PRE 193 102*e94ffee3SKever Yang #define ACLK_DMAC 194 103*e94ffee3SKever Yang #define ACLK_GPU 195 104*e94ffee3SKever Yang #define ACLK_BUS_PRE 196 105*e94ffee3SKever Yang #define ACLK_PERI_PRE 197 106*e94ffee3SKever Yang #define ACLK_RKVDEC_PRE 198 107*e94ffee3SKever Yang #define ACLK_RKVDEC 199 108*e94ffee3SKever Yang #define ACLK_RKVENC 200 109*e94ffee3SKever Yang #define ACLK_VPU_PRE 201 110*e94ffee3SKever Yang #define ACLK_VIO_PRE 202 111*e94ffee3SKever Yang #define ACLK_VPU 203 112*e94ffee3SKever Yang #define ACLK_VIO 204 113*e94ffee3SKever Yang #define ACLK_VOP 205 114*e94ffee3SKever Yang #define ACLK_GMAC 206 115*e94ffee3SKever Yang #define ACLK_H265 207 116*e94ffee3SKever Yang #define ACLK_H264 208 117*e94ffee3SKever Yang #define ACLK_MAC2PHY 209 118*e94ffee3SKever Yang #define ACLK_MAC2IO 210 119*e94ffee3SKever Yang #define ACLK_DCF 211 120*e94ffee3SKever Yang #define ACLK_TSP 212 121*e94ffee3SKever Yang #define ACLK_PERI 213 122*e94ffee3SKever Yang #define ACLK_RGA 214 123*e94ffee3SKever Yang #define ACLK_IEP 215 124*e94ffee3SKever Yang #define ACLK_CIF 216 125*e94ffee3SKever Yang #define ACLK_HDCP 217 126*e94ffee3SKever Yang 127*e94ffee3SKever Yang /* pclk gates */ 128*e94ffee3SKever Yang #define PCLK_GPIO0 300 129*e94ffee3SKever Yang #define PCLK_GPIO1 301 130*e94ffee3SKever Yang #define PCLK_GPIO2 302 131*e94ffee3SKever Yang #define PCLK_GPIO3 303 132*e94ffee3SKever Yang #define PCLK_GRF 304 133*e94ffee3SKever Yang #define PCLK_I2C0 305 134*e94ffee3SKever Yang #define PCLK_I2C1 306 135*e94ffee3SKever Yang #define PCLK_I2C2 307 136*e94ffee3SKever Yang #define PCLK_I2C3 308 137*e94ffee3SKever Yang #define PCLK_SPI 309 138*e94ffee3SKever Yang #define PCLK_UART0 310 139*e94ffee3SKever Yang #define PCLK_UART1 311 140*e94ffee3SKever Yang #define PCLK_UART2 312 141*e94ffee3SKever Yang #define PCLK_TSADC 313 142*e94ffee3SKever Yang #define PCLK_PWM 314 143*e94ffee3SKever Yang #define PCLK_TIMER 315 144*e94ffee3SKever Yang #define PCLK_BUS_PRE 316 145*e94ffee3SKever Yang #define PCLK_PERI_PRE 317 146*e94ffee3SKever Yang #define PCLK_HDMI_CTRL 318 147*e94ffee3SKever Yang #define PCLK_HDMI_PHY 319 148*e94ffee3SKever Yang #define PCLK_GMAC 320 149*e94ffee3SKever Yang #define PCLK_H265 321 150*e94ffee3SKever Yang #define PCLK_MAC2PHY 322 151*e94ffee3SKever Yang #define PCLK_MAC2IO 323 152*e94ffee3SKever Yang #define PCLK_USB3PHY_OTG 324 153*e94ffee3SKever Yang #define PCLK_USB3PHY_PIPE 325 154*e94ffee3SKever Yang #define PCLK_USB3_GRF 326 155*e94ffee3SKever Yang #define PCLK_USB2_GRF 327 156*e94ffee3SKever Yang #define PCLK_HDMIPHY 328 157*e94ffee3SKever Yang #define PCLK_DDR 329 158*e94ffee3SKever Yang #define PCLK_PERI 330 159*e94ffee3SKever Yang #define PCLK_HDMI 331 160*e94ffee3SKever Yang #define PCLK_HDCP 332 161*e94ffee3SKever Yang #define PCLK_DCF 333 162*e94ffee3SKever Yang #define PCLK_SARADC 334 163*e94ffee3SKever Yang 164*e94ffee3SKever Yang /* hclk gates */ 165*e94ffee3SKever Yang #define HCLK_PERI 408 166*e94ffee3SKever Yang #define HCLK_TSP 409 167*e94ffee3SKever Yang #define HCLK_GMAC 410 168*e94ffee3SKever Yang #define HCLK_I2S0_8CH 411 169*e94ffee3SKever Yang #define HCLK_I2S1_8CH 413 170*e94ffee3SKever Yang #define HCLK_I2S2_2CH 413 171*e94ffee3SKever Yang #define HCLK_SPDIF_8CH 414 172*e94ffee3SKever Yang #define HCLK_VOP 415 173*e94ffee3SKever Yang #define HCLK_NANDC 416 174*e94ffee3SKever Yang #define HCLK_SDMMC 417 175*e94ffee3SKever Yang #define HCLK_SDIO 418 176*e94ffee3SKever Yang #define HCLK_EMMC 419 177*e94ffee3SKever Yang #define HCLK_SDMMC_EXT 420 178*e94ffee3SKever Yang #define HCLK_RKVDEC_PRE 421 179*e94ffee3SKever Yang #define HCLK_RKVDEC 422 180*e94ffee3SKever Yang #define HCLK_RKVENC 423 181*e94ffee3SKever Yang #define HCLK_VPU_PRE 424 182*e94ffee3SKever Yang #define HCLK_VIO_PRE 425 183*e94ffee3SKever Yang #define HCLK_VPU 426 184*e94ffee3SKever Yang #define HCLK_VIO 427 185*e94ffee3SKever Yang #define HCLK_BUS_PRE 428 186*e94ffee3SKever Yang #define HCLK_PERI_PRE 429 187*e94ffee3SKever Yang #define HCLK_H264 430 188*e94ffee3SKever Yang #define HCLK_CIF 431 189*e94ffee3SKever Yang #define HCLK_OTG_PMU 432 190*e94ffee3SKever Yang #define HCLK_OTG 433 191*e94ffee3SKever Yang #define HCLK_HOST0 434 192*e94ffee3SKever Yang #define HCLK_HOST0_ARB 435 193*e94ffee3SKever Yang #define HCLK_CRYPTO_MST 436 194*e94ffee3SKever Yang #define HCLK_CRYPTO_SLV 437 195*e94ffee3SKever Yang #define HCLK_PDM 438 196*e94ffee3SKever Yang #define HCLK_IEP 439 197*e94ffee3SKever Yang #define HCLK_RGA 440 198*e94ffee3SKever Yang #define HCLK_HDCP 441 199*e94ffee3SKever Yang 200*e94ffee3SKever Yang #define CLK_NR_CLKS (HCLK_HDCP + 1) 201*e94ffee3SKever Yang 202*e94ffee3SKever Yang #define SCLK_MAC2IO 0 203*e94ffee3SKever Yang #define SCLK_MAC2PHY 1 204*e94ffee3SKever Yang 205*e94ffee3SKever Yang #define CLKGRF_NR_CLKS (SCLK_MAC2PHY + 1) 206*e94ffee3SKever Yang 207*e94ffee3SKever Yang /* soft-reset indices */ 208*e94ffee3SKever Yang #define SRST_CORE0_PO 0 209*e94ffee3SKever Yang #define SRST_CORE1_PO 1 210*e94ffee3SKever Yang #define SRST_CORE2_PO 2 211*e94ffee3SKever Yang #define SRST_CORE3_PO 3 212*e94ffee3SKever Yang #define SRST_CORE0 4 213*e94ffee3SKever Yang #define SRST_CORE1 5 214*e94ffee3SKever Yang #define SRST_CORE2 6 215*e94ffee3SKever Yang #define SRST_CORE3 7 216*e94ffee3SKever Yang #define SRST_CORE0_DBG 8 217*e94ffee3SKever Yang #define SRST_CORE1_DBG 9 218*e94ffee3SKever Yang #define SRST_CORE2_DBG 10 219*e94ffee3SKever Yang #define SRST_CORE3_DBG 11 220*e94ffee3SKever Yang #define SRST_TOPDBG 12 221*e94ffee3SKever Yang #define SRST_CORE_NIU 13 222*e94ffee3SKever Yang #define SRST_STRC_A 14 223*e94ffee3SKever Yang #define SRST_L2C 15 224*e94ffee3SKever Yang 225*e94ffee3SKever Yang #define SRST_A53_GIC 18 226*e94ffee3SKever Yang #define SRST_DAP 19 227*e94ffee3SKever Yang #define SRST_PMU_P 21 228*e94ffee3SKever Yang #define SRST_EFUSE 22 229*e94ffee3SKever Yang #define SRST_BUSSYS_H 23 230*e94ffee3SKever Yang #define SRST_BUSSYS_P 24 231*e94ffee3SKever Yang #define SRST_SPDIF 25 232*e94ffee3SKever Yang #define SRST_INTMEM 26 233*e94ffee3SKever Yang #define SRST_ROM 27 234*e94ffee3SKever Yang #define SRST_GPIO0 28 235*e94ffee3SKever Yang #define SRST_GPIO1 29 236*e94ffee3SKever Yang #define SRST_GPIO2 30 237*e94ffee3SKever Yang #define SRST_GPIO3 31 238*e94ffee3SKever Yang 239*e94ffee3SKever Yang #define SRST_I2S0 32 240*e94ffee3SKever Yang #define SRST_I2S1 33 241*e94ffee3SKever Yang #define SRST_I2S2 34 242*e94ffee3SKever Yang #define SRST_I2S0_H 35 243*e94ffee3SKever Yang #define SRST_I2S1_H 36 244*e94ffee3SKever Yang #define SRST_I2S2_H 37 245*e94ffee3SKever Yang #define SRST_UART0 38 246*e94ffee3SKever Yang #define SRST_UART1 39 247*e94ffee3SKever Yang #define SRST_UART2 40 248*e94ffee3SKever Yang #define SRST_UART0_P 41 249*e94ffee3SKever Yang #define SRST_UART1_P 42 250*e94ffee3SKever Yang #define SRST_UART2_P 43 251*e94ffee3SKever Yang #define SRST_I2C0 44 252*e94ffee3SKever Yang #define SRST_I2C1 45 253*e94ffee3SKever Yang #define SRST_I2C2 46 254*e94ffee3SKever Yang #define SRST_I2C3 47 255*e94ffee3SKever Yang 256*e94ffee3SKever Yang #define SRST_I2C0_P 48 257*e94ffee3SKever Yang #define SRST_I2C1_P 49 258*e94ffee3SKever Yang #define SRST_I2C2_P 50 259*e94ffee3SKever Yang #define SRST_I2C3_P 51 260*e94ffee3SKever Yang #define SRST_EFUSE_SE_P 52 261*e94ffee3SKever Yang #define SRST_EFUSE_NS_P 53 262*e94ffee3SKever Yang #define SRST_PWM0 54 263*e94ffee3SKever Yang #define SRST_PWM0_P 55 264*e94ffee3SKever Yang #define SRST_DMA 56 265*e94ffee3SKever Yang #define SRST_TSP_A 57 266*e94ffee3SKever Yang #define SRST_TSP_H 58 267*e94ffee3SKever Yang #define SRST_TSP 59 268*e94ffee3SKever Yang #define SRST_TSP_HSADC 60 269*e94ffee3SKever Yang #define SRST_DCF_A 61 270*e94ffee3SKever Yang #define SRST_DCF_P 62 271*e94ffee3SKever Yang 272*e94ffee3SKever Yang #define SRST_SCR 64 273*e94ffee3SKever Yang #define SRST_SPI 65 274*e94ffee3SKever Yang #define SRST_TSADC 66 275*e94ffee3SKever Yang #define SRST_TSADC_P 67 276*e94ffee3SKever Yang #define SRST_CRYPTO 68 277*e94ffee3SKever Yang #define SRST_SGRF 69 278*e94ffee3SKever Yang #define SRST_GRF 70 279*e94ffee3SKever Yang #define SRST_USB_GRF 71 280*e94ffee3SKever Yang #define SRST_TIMER_6CH_P 72 281*e94ffee3SKever Yang #define SRST_TIMER0 73 282*e94ffee3SKever Yang #define SRST_TIMER1 74 283*e94ffee3SKever Yang #define SRST_TIMER2 75 284*e94ffee3SKever Yang #define SRST_TIMER3 76 285*e94ffee3SKever Yang #define SRST_TIMER4 77 286*e94ffee3SKever Yang #define SRST_TIMER5 78 287*e94ffee3SKever Yang #define SRST_USB3GRF 79 288*e94ffee3SKever Yang 289*e94ffee3SKever Yang #define SRST_PHYNIU 80 290*e94ffee3SKever Yang #define SRST_HDMIPHY 81 291*e94ffee3SKever Yang #define SRST_VDAC 82 292*e94ffee3SKever Yang #define SRST_ACODEC_p 83 293*e94ffee3SKever Yang #define SRST_SARADC 85 294*e94ffee3SKever Yang #define SRST_SARADC_P 86 295*e94ffee3SKever Yang #define SRST_GRF_DDR 87 296*e94ffee3SKever Yang #define SRST_DFIMON 88 297*e94ffee3SKever Yang #define SRST_MSCH 89 298*e94ffee3SKever Yang #define SRST_DDRMSCH 91 299*e94ffee3SKever Yang #define SRST_DDRCTRL 92 300*e94ffee3SKever Yang #define SRST_DDRCTRL_P 93 301*e94ffee3SKever Yang #define SRST_DDRPHY 94 302*e94ffee3SKever Yang #define SRST_DDRPHY_P 95 303*e94ffee3SKever Yang 304*e94ffee3SKever Yang #define SRST_GMAC_NIU_A 96 305*e94ffee3SKever Yang #define SRST_GMAC_NIU_P 97 306*e94ffee3SKever Yang #define SRST_GMAC2PHY_A 98 307*e94ffee3SKever Yang #define SRST_GMAC2IO_A 99 308*e94ffee3SKever Yang #define SRST_MACPHY 100 309*e94ffee3SKever Yang #define SRST_OTP_PHY 101 310*e94ffee3SKever Yang #define SRST_GPU_A 102 311*e94ffee3SKever Yang #define SRST_GPU_NIU_A 103 312*e94ffee3SKever Yang #define SRST_SDMMCEXT 104 313*e94ffee3SKever Yang #define SRST_PERIPH_NIU_A 105 314*e94ffee3SKever Yang #define SRST_PERIHP_NIU_H 106 315*e94ffee3SKever Yang #define SRST_PERIHP_P 107 316*e94ffee3SKever Yang #define SRST_PERIPHSYS_H 108 317*e94ffee3SKever Yang #define SRST_MMC0 109 318*e94ffee3SKever Yang #define SRST_SDIO 110 319*e94ffee3SKever Yang #define SRST_EMMC 111 320*e94ffee3SKever Yang 321*e94ffee3SKever Yang #define SRST_USB2OTG_H 112 322*e94ffee3SKever Yang #define SRST_USB2OTG 113 323*e94ffee3SKever Yang #define SRST_USB2OTG_ADP 114 324*e94ffee3SKever Yang #define SRST_USB2HOST_H 115 325*e94ffee3SKever Yang #define SRST_USB2HOST_ARB 116 326*e94ffee3SKever Yang #define SRST_USB2HOST_AUX 117 327*e94ffee3SKever Yang #define SRST_USB2HOST_EHCIPHY 118 328*e94ffee3SKever Yang #define SRST_USB2HOST_UTMI 119 329*e94ffee3SKever Yang #define SRST_USB3OTG 120 330*e94ffee3SKever Yang #define SRST_USBPOR 121 331*e94ffee3SKever Yang #define SRST_USB2OTG_UTMI 122 332*e94ffee3SKever Yang #define SRST_USB2HOST_PHY_UTMI 123 333*e94ffee3SKever Yang #define SRST_USB3OTG_UTMI 124 334*e94ffee3SKever Yang #define SRST_USB3PHY_U2 125 335*e94ffee3SKever Yang #define SRST_USB3PHY_U3 126 336*e94ffee3SKever Yang #define SRST_USB3PHY_PIPE 127 337*e94ffee3SKever Yang 338*e94ffee3SKever Yang #define SRST_VIO_A 128 339*e94ffee3SKever Yang #define SRST_VIO_BUS_H 129 340*e94ffee3SKever Yang #define SRST_VIO_H2P_H 130 341*e94ffee3SKever Yang #define SRST_VIO_ARBI_H 131 342*e94ffee3SKever Yang #define SRST_VOP_NIU_A 132 343*e94ffee3SKever Yang #define SRST_VOP_A 133 344*e94ffee3SKever Yang #define SRST_VOP_H 134 345*e94ffee3SKever Yang #define SRST_VOP_D 135 346*e94ffee3SKever Yang #define SRST_RGA 136 347*e94ffee3SKever Yang #define SRST_RGA_NIU_A 137 348*e94ffee3SKever Yang #define SRST_RGA_A 138 349*e94ffee3SKever Yang #define SRST_RGA_H 139 350*e94ffee3SKever Yang #define SRST_IEP_A 140 351*e94ffee3SKever Yang #define SRST_IEP_H 141 352*e94ffee3SKever Yang #define SRST_HDMI 142 353*e94ffee3SKever Yang #define SRST_HDMI_P 143 354*e94ffee3SKever Yang 355*e94ffee3SKever Yang #define SRST_HDCP_A 144 356*e94ffee3SKever Yang #define SRST_HDCP 145 357*e94ffee3SKever Yang #define SRST_HDCP_H 146 358*e94ffee3SKever Yang #define SRST_CIF_A 147 359*e94ffee3SKever Yang #define SRST_CIF_H 148 360*e94ffee3SKever Yang #define SRST_CIF_P 149 361*e94ffee3SKever Yang #define SRST_OTP_P 150 362*e94ffee3SKever Yang #define SRST_OTP_SBPI 151 363*e94ffee3SKever Yang #define SRST_OTP_USER 152 364*e94ffee3SKever Yang #define SRST_DDRCTRL_A 153 365*e94ffee3SKever Yang #define SRST_DDRSTDY_P 154 366*e94ffee3SKever Yang #define SRST_DDRSTDY 155 367*e94ffee3SKever Yang #define SRST_PDM_H 156 368*e94ffee3SKever Yang #define SRST_PDM 157 369*e94ffee3SKever Yang #define SRST_USB3PHY_OTG_P 158 370*e94ffee3SKever Yang #define SRST_USB3PHY_PIPE_P 159 371*e94ffee3SKever Yang 372*e94ffee3SKever Yang #define SRST_VCODEC_A 160 373*e94ffee3SKever Yang #define SRST_VCODEC_NIU_A 161 374*e94ffee3SKever Yang #define SRST_VCODEC_H 162 375*e94ffee3SKever Yang #define SRST_VCODEC_NIU_H 163 376*e94ffee3SKever Yang #define SRST_VDEC_A 164 377*e94ffee3SKever Yang #define SRST_VDEC_NIU_A 165 378*e94ffee3SKever Yang #define SRST_VDEC_H 166 379*e94ffee3SKever Yang #define SRST_VDEC_NIU_H 167 380*e94ffee3SKever Yang #define SRST_VDEC_CORE 168 381*e94ffee3SKever Yang #define SRST_VDEC_CABAC 169 382*e94ffee3SKever Yang #define SRST_DDRPHYDIV 175 383*e94ffee3SKever Yang 384*e94ffee3SKever Yang #define SRST_RKVENC_NIU_A 176 385*e94ffee3SKever Yang #define SRST_RKVENC_NIU_H 177 386*e94ffee3SKever Yang #define SRST_RKVENC_H265_A 178 387*e94ffee3SKever Yang #define SRST_RKVENC_H265_P 179 388*e94ffee3SKever Yang #define SRST_RKVENC_H265_CORE 180 389*e94ffee3SKever Yang #define SRST_RKVENC_H265_DSP 181 390*e94ffee3SKever Yang #define SRST_RKVENC_H264_A 182 391*e94ffee3SKever Yang #define SRST_RKVENC_H264_H 183 392*e94ffee3SKever Yang #define SRST_RKVENC_INTMEM 184 393*e94ffee3SKever Yang 394*e94ffee3SKever Yang #endif 395