xref: /openbmc/u-boot/drivers/net/ep93xx_eth.h (revision e8f80a5a)
1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */
2594d57d0SMatthias Kaehlcke /*
3594d57d0SMatthias Kaehlcke  * Copyright (C) 2009 Matthias Kaehlcke <matthias@kaehlcke.net>
4594d57d0SMatthias Kaehlcke  *
5594d57d0SMatthias Kaehlcke  * Copyright (C) 2004, 2005
6594d57d0SMatthias Kaehlcke  * Cory T. Tusar, Videon Central, Inc., <ctusar@videon-central.com>
7594d57d0SMatthias Kaehlcke  */
8594d57d0SMatthias Kaehlcke 
9594d57d0SMatthias Kaehlcke #ifndef _EP93XX_ETH_H
10594d57d0SMatthias Kaehlcke #define _EP93XX_ETH_H
11594d57d0SMatthias Kaehlcke 
12594d57d0SMatthias Kaehlcke #include <net.h>
13594d57d0SMatthias Kaehlcke 
14594d57d0SMatthias Kaehlcke /**
15594d57d0SMatthias Kaehlcke  * #define this to dump device status and queue info during initialization and
16594d57d0SMatthias Kaehlcke  * following errors.
17594d57d0SMatthias Kaehlcke  */
18594d57d0SMatthias Kaehlcke #undef EP93XX_MAC_DEBUG
19594d57d0SMatthias Kaehlcke 
20594d57d0SMatthias Kaehlcke /**
21594d57d0SMatthias Kaehlcke  * Number of descriptor and status entries in our RX queues.
22594d57d0SMatthias Kaehlcke  * It must be power of 2 !
23594d57d0SMatthias Kaehlcke  */
24594d57d0SMatthias Kaehlcke #define NUMRXDESC		PKTBUFSRX
25594d57d0SMatthias Kaehlcke 
26594d57d0SMatthias Kaehlcke /**
27594d57d0SMatthias Kaehlcke  * Number of descriptor and status entries in our TX queues.
28594d57d0SMatthias Kaehlcke  */
29594d57d0SMatthias Kaehlcke #define NUMTXDESC		1
30594d57d0SMatthias Kaehlcke 
31594d57d0SMatthias Kaehlcke /**
32594d57d0SMatthias Kaehlcke  * 944 = (1024 - 64) - 16, Fifo size - Minframesize - 16 (Chip FACT)
33594d57d0SMatthias Kaehlcke  */
34594d57d0SMatthias Kaehlcke #define TXSTARTMAX		944
35594d57d0SMatthias Kaehlcke 
36594d57d0SMatthias Kaehlcke /**
37594d57d0SMatthias Kaehlcke  * Receive descriptor queue entry
38594d57d0SMatthias Kaehlcke  */
39594d57d0SMatthias Kaehlcke struct rx_descriptor {
40594d57d0SMatthias Kaehlcke 	uint32_t word1;
41594d57d0SMatthias Kaehlcke 	uint32_t word2;
42594d57d0SMatthias Kaehlcke };
43594d57d0SMatthias Kaehlcke 
44594d57d0SMatthias Kaehlcke /**
45594d57d0SMatthias Kaehlcke  * Receive status queue entry
46594d57d0SMatthias Kaehlcke  */
47594d57d0SMatthias Kaehlcke struct rx_status {
48594d57d0SMatthias Kaehlcke 	uint32_t word1;
49594d57d0SMatthias Kaehlcke 	uint32_t word2;
50594d57d0SMatthias Kaehlcke };
51594d57d0SMatthias Kaehlcke 
52594d57d0SMatthias Kaehlcke #define RX_STATUS_RWE(rx_status) ((rx_status->word1 >> 30) & 0x01)
53594d57d0SMatthias Kaehlcke #define RX_STATUS_RFP(rx_status) ((rx_status->word1 >> 31) & 0x01)
54594d57d0SMatthias Kaehlcke #define RX_STATUS_FRAME_LEN(rx_status) (rx_status->word2 & 0xFFFF)
55594d57d0SMatthias Kaehlcke 
56594d57d0SMatthias Kaehlcke /**
57594d57d0SMatthias Kaehlcke  * Transmit descriptor queue entry
58594d57d0SMatthias Kaehlcke  */
59594d57d0SMatthias Kaehlcke struct tx_descriptor {
60594d57d0SMatthias Kaehlcke 	uint32_t word1;
61594d57d0SMatthias Kaehlcke 	uint32_t word2;
62594d57d0SMatthias Kaehlcke };
63594d57d0SMatthias Kaehlcke 
64594d57d0SMatthias Kaehlcke #define TX_DESC_EOF (1 << 31)
65594d57d0SMatthias Kaehlcke 
66594d57d0SMatthias Kaehlcke /**
67594d57d0SMatthias Kaehlcke  * Transmit status queue entry
68594d57d0SMatthias Kaehlcke  */
69594d57d0SMatthias Kaehlcke struct tx_status {
70594d57d0SMatthias Kaehlcke 	uint32_t word1;
71594d57d0SMatthias Kaehlcke };
72594d57d0SMatthias Kaehlcke 
73594d57d0SMatthias Kaehlcke #define TX_STATUS_TXWE(tx_status) (((tx_status)->word1 >> 30) & 0x01)
74594d57d0SMatthias Kaehlcke #define TX_STATUS_TXFP(tx_status) (((tx_status)->word1 >> 31) & 0x01)
75594d57d0SMatthias Kaehlcke 
76594d57d0SMatthias Kaehlcke /**
77594d57d0SMatthias Kaehlcke  * Transmit descriptor queue
78594d57d0SMatthias Kaehlcke  */
79594d57d0SMatthias Kaehlcke struct tx_descriptor_queue {
80594d57d0SMatthias Kaehlcke 	struct tx_descriptor *base;
81594d57d0SMatthias Kaehlcke 	struct tx_descriptor *current;
82594d57d0SMatthias Kaehlcke 	struct tx_descriptor *end;
83594d57d0SMatthias Kaehlcke };
84594d57d0SMatthias Kaehlcke 
85594d57d0SMatthias Kaehlcke /**
86594d57d0SMatthias Kaehlcke  * Transmit status queue
87594d57d0SMatthias Kaehlcke  */
88594d57d0SMatthias Kaehlcke struct tx_status_queue {
89594d57d0SMatthias Kaehlcke 	struct tx_status *base;
90594d57d0SMatthias Kaehlcke 	volatile struct tx_status *current;
91594d57d0SMatthias Kaehlcke 	struct tx_status *end;
92594d57d0SMatthias Kaehlcke };
93594d57d0SMatthias Kaehlcke 
94594d57d0SMatthias Kaehlcke /**
95594d57d0SMatthias Kaehlcke  * Receive descriptor queue
96594d57d0SMatthias Kaehlcke  */
97594d57d0SMatthias Kaehlcke struct rx_descriptor_queue {
98594d57d0SMatthias Kaehlcke 	struct rx_descriptor *base;
99594d57d0SMatthias Kaehlcke 	struct rx_descriptor *current;
100594d57d0SMatthias Kaehlcke 	struct rx_descriptor *end;
101594d57d0SMatthias Kaehlcke };
102594d57d0SMatthias Kaehlcke 
103594d57d0SMatthias Kaehlcke /**
104594d57d0SMatthias Kaehlcke  * Receive status queue
105594d57d0SMatthias Kaehlcke  */
106594d57d0SMatthias Kaehlcke struct rx_status_queue {
107594d57d0SMatthias Kaehlcke 	struct rx_status *base;
108594d57d0SMatthias Kaehlcke 	volatile struct rx_status *current;
109594d57d0SMatthias Kaehlcke 	struct rx_status *end;
110594d57d0SMatthias Kaehlcke };
111594d57d0SMatthias Kaehlcke 
112594d57d0SMatthias Kaehlcke /**
113594d57d0SMatthias Kaehlcke  * EP93xx MAC private data structure
114594d57d0SMatthias Kaehlcke  */
115594d57d0SMatthias Kaehlcke struct ep93xx_priv {
116594d57d0SMatthias Kaehlcke 	struct rx_descriptor_queue	rx_dq;
117594d57d0SMatthias Kaehlcke 	struct rx_status_queue		rx_sq;
118594d57d0SMatthias Kaehlcke 	void				*rx_buffer[NUMRXDESC];
119594d57d0SMatthias Kaehlcke 
120594d57d0SMatthias Kaehlcke 	struct tx_descriptor_queue	tx_dq;
121594d57d0SMatthias Kaehlcke 	struct tx_status_queue		tx_sq;
122594d57d0SMatthias Kaehlcke 
123594d57d0SMatthias Kaehlcke 	struct mac_regs			*regs;
124594d57d0SMatthias Kaehlcke };
125594d57d0SMatthias Kaehlcke 
126594d57d0SMatthias Kaehlcke #endif
127