1*2c62c56aSWenyou Yang /* 2*2c62c56aSWenyou Yang * Atmel PIO4 device driver 3*2c62c56aSWenyou Yang * 4*2c62c56aSWenyou Yang * Copyright (C) 2015 Atmel Corporation 5*2c62c56aSWenyou Yang * Wenyou.Yang <wenyou.yang@atmel.com> 6*2c62c56aSWenyou Yang * 7*2c62c56aSWenyou Yang * SPDX-License-Identifier: GPL-2.0+ 8*2c62c56aSWenyou Yang */ 9*2c62c56aSWenyou Yang #include <common.h> 10*2c62c56aSWenyou Yang #include <dm.h> 11*2c62c56aSWenyou Yang #include <asm/arch/hardware.h> 12*2c62c56aSWenyou Yang #include <mach/gpio.h> 13*2c62c56aSWenyou Yang #include <mach/atmel_pio4.h> 14*2c62c56aSWenyou Yang 15*2c62c56aSWenyou Yang #define ATMEL_PIO4_PINS_PER_BANK 32 16*2c62c56aSWenyou Yang 17*2c62c56aSWenyou Yang /* 18*2c62c56aSWenyou Yang * Register Field Definitions 19*2c62c56aSWenyou Yang */ 20*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC (0x7 << 0) 21*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_GPIO (0x0 << 0) 22*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_A (0x1 << 0) 23*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_B (0x2 << 0) 24*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_C (0x3 << 0) 25*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_D (0x4 << 0) 26*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_E (0x5 << 0) 27*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_F (0x6 << 0) 28*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_FUNC_PERIPH_G (0x7 << 0) 29*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DIR (0x1 << 8) 30*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_PUEN (0x1 << 9) 31*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_PDEN (0x1 << 10) 32*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_IFEN (0x1 << 12) 33*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_IFSCEN (0x1 << 13) 34*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_OPD (0x1 << 14) 35*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_SCHMITT (0x1 << 15) 36*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DRVSTR (0x3 << 16) 37*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DRVSTR_LOW0 (0x0 << 16) 38*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DRVSTR_LOW1 (0x1 << 16) 39*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DRVSTR_MEDIUM (0x2 << 16) 40*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_DRVSTR_HIGH (0x3 << 16) 41*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL (0x7 << 24) 42*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL_FALLING (0x0 << 24) 43*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL_RISING (0x1 << 24) 44*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL_BOTH (0x2 << 24) 45*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL_LOW (0x3 << 24) 46*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_EVTSEL_HIGH (0x4 << 24) 47*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_PCFS (0x1 << 29) 48*2c62c56aSWenyou Yang #define ATMEL_PIO4_CFGR_ICFS (0x1 << 30) 49*2c62c56aSWenyou Yang 50*2c62c56aSWenyou Yang static struct atmel_pio4_port *atmel_pio4_port_base(u32 port) 51*2c62c56aSWenyou Yang { 52*2c62c56aSWenyou Yang struct atmel_pio4_port *base = NULL; 53*2c62c56aSWenyou Yang 54*2c62c56aSWenyou Yang switch (port) { 55*2c62c56aSWenyou Yang case AT91_PIO_PORTA: 56*2c62c56aSWenyou Yang base = (struct atmel_pio4_port *)ATMEL_BASE_PIOA; 57*2c62c56aSWenyou Yang break; 58*2c62c56aSWenyou Yang case AT91_PIO_PORTB: 59*2c62c56aSWenyou Yang base = (struct atmel_pio4_port *)ATMEL_BASE_PIOB; 60*2c62c56aSWenyou Yang break; 61*2c62c56aSWenyou Yang case AT91_PIO_PORTC: 62*2c62c56aSWenyou Yang base = (struct atmel_pio4_port *)ATMEL_BASE_PIOC; 63*2c62c56aSWenyou Yang break; 64*2c62c56aSWenyou Yang case AT91_PIO_PORTD: 65*2c62c56aSWenyou Yang base = (struct atmel_pio4_port *)ATMEL_BASE_PIOD; 66*2c62c56aSWenyou Yang break; 67*2c62c56aSWenyou Yang default: 68*2c62c56aSWenyou Yang printf("Error: Atmel PIO4: Failed to get PIO base of port#%d!\n", 69*2c62c56aSWenyou Yang port); 70*2c62c56aSWenyou Yang break; 71*2c62c56aSWenyou Yang } 72*2c62c56aSWenyou Yang 73*2c62c56aSWenyou Yang return base; 74*2c62c56aSWenyou Yang } 75*2c62c56aSWenyou Yang 76*2c62c56aSWenyou Yang static int atmel_pio4_config_io_func(u32 port, u32 pin, 77*2c62c56aSWenyou Yang u32 func, u32 use_pullup) 78*2c62c56aSWenyou Yang { 79*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base; 80*2c62c56aSWenyou Yang u32 reg, mask; 81*2c62c56aSWenyou Yang 82*2c62c56aSWenyou Yang if (pin >= ATMEL_PIO4_PINS_PER_BANK) 83*2c62c56aSWenyou Yang return -ENODEV; 84*2c62c56aSWenyou Yang 85*2c62c56aSWenyou Yang port_base = atmel_pio4_port_base(port); 86*2c62c56aSWenyou Yang if (!port_base) 87*2c62c56aSWenyou Yang return -ENODEV; 88*2c62c56aSWenyou Yang 89*2c62c56aSWenyou Yang mask = 1 << pin; 90*2c62c56aSWenyou Yang reg = func; 91*2c62c56aSWenyou Yang reg |= use_pullup ? ATMEL_PIO4_CFGR_PUEN : 0; 92*2c62c56aSWenyou Yang 93*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 94*2c62c56aSWenyou Yang writel(reg, &port_base->cfgr); 95*2c62c56aSWenyou Yang 96*2c62c56aSWenyou Yang return 0; 97*2c62c56aSWenyou Yang } 98*2c62c56aSWenyou Yang 99*2c62c56aSWenyou Yang int atmel_pio4_set_gpio(u32 port, u32 pin, u32 use_pullup) 100*2c62c56aSWenyou Yang { 101*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 102*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_GPIO, 103*2c62c56aSWenyou Yang use_pullup); 104*2c62c56aSWenyou Yang } 105*2c62c56aSWenyou Yang 106*2c62c56aSWenyou Yang int atmel_pio4_set_a_periph(u32 port, u32 pin, u32 use_pullup) 107*2c62c56aSWenyou Yang { 108*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 109*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_A, 110*2c62c56aSWenyou Yang use_pullup); 111*2c62c56aSWenyou Yang } 112*2c62c56aSWenyou Yang 113*2c62c56aSWenyou Yang int atmel_pio4_set_b_periph(u32 port, u32 pin, u32 use_pullup) 114*2c62c56aSWenyou Yang { 115*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 116*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_B, 117*2c62c56aSWenyou Yang use_pullup); 118*2c62c56aSWenyou Yang } 119*2c62c56aSWenyou Yang 120*2c62c56aSWenyou Yang int atmel_pio4_set_c_periph(u32 port, u32 pin, u32 use_pullup) 121*2c62c56aSWenyou Yang { 122*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 123*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_C, 124*2c62c56aSWenyou Yang use_pullup); 125*2c62c56aSWenyou Yang } 126*2c62c56aSWenyou Yang 127*2c62c56aSWenyou Yang int atmel_pio4_set_d_periph(u32 port, u32 pin, u32 use_pullup) 128*2c62c56aSWenyou Yang { 129*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 130*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_D, 131*2c62c56aSWenyou Yang use_pullup); 132*2c62c56aSWenyou Yang } 133*2c62c56aSWenyou Yang 134*2c62c56aSWenyou Yang int atmel_pio4_set_e_periph(u32 port, u32 pin, u32 use_pullup) 135*2c62c56aSWenyou Yang { 136*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 137*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_E, 138*2c62c56aSWenyou Yang use_pullup); 139*2c62c56aSWenyou Yang } 140*2c62c56aSWenyou Yang 141*2c62c56aSWenyou Yang int atmel_pio4_set_f_periph(u32 port, u32 pin, u32 use_pullup) 142*2c62c56aSWenyou Yang { 143*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 144*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_F, 145*2c62c56aSWenyou Yang use_pullup); 146*2c62c56aSWenyou Yang } 147*2c62c56aSWenyou Yang 148*2c62c56aSWenyou Yang int atmel_pio4_set_g_periph(u32 port, u32 pin, u32 use_pullup) 149*2c62c56aSWenyou Yang { 150*2c62c56aSWenyou Yang return atmel_pio4_config_io_func(port, pin, 151*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_FUNC_PERIPH_G, 152*2c62c56aSWenyou Yang use_pullup); 153*2c62c56aSWenyou Yang } 154*2c62c56aSWenyou Yang 155*2c62c56aSWenyou Yang int atmel_pio4_set_pio_output(u32 port, u32 pin, u32 value) 156*2c62c56aSWenyou Yang { 157*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base; 158*2c62c56aSWenyou Yang u32 reg, mask; 159*2c62c56aSWenyou Yang 160*2c62c56aSWenyou Yang if (pin >= ATMEL_PIO4_PINS_PER_BANK) 161*2c62c56aSWenyou Yang return -ENODEV; 162*2c62c56aSWenyou Yang 163*2c62c56aSWenyou Yang port_base = atmel_pio4_port_base(port); 164*2c62c56aSWenyou Yang if (!port_base) 165*2c62c56aSWenyou Yang return -ENODEV; 166*2c62c56aSWenyou Yang 167*2c62c56aSWenyou Yang mask = 0x01 << pin; 168*2c62c56aSWenyou Yang reg = ATMEL_PIO4_CFGR_FUNC_GPIO | ATMEL_PIO4_CFGR_DIR; 169*2c62c56aSWenyou Yang 170*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 171*2c62c56aSWenyou Yang writel(reg, &port_base->cfgr); 172*2c62c56aSWenyou Yang 173*2c62c56aSWenyou Yang if (value) 174*2c62c56aSWenyou Yang writel(mask, &port_base->sodr); 175*2c62c56aSWenyou Yang else 176*2c62c56aSWenyou Yang writel(mask, &port_base->codr); 177*2c62c56aSWenyou Yang 178*2c62c56aSWenyou Yang return 0; 179*2c62c56aSWenyou Yang } 180*2c62c56aSWenyou Yang 181*2c62c56aSWenyou Yang int atmel_pio4_get_pio_input(u32 port, u32 pin) 182*2c62c56aSWenyou Yang { 183*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base; 184*2c62c56aSWenyou Yang u32 reg, mask; 185*2c62c56aSWenyou Yang 186*2c62c56aSWenyou Yang if (pin >= ATMEL_PIO4_PINS_PER_BANK) 187*2c62c56aSWenyou Yang return -ENODEV; 188*2c62c56aSWenyou Yang 189*2c62c56aSWenyou Yang port_base = atmel_pio4_port_base(port); 190*2c62c56aSWenyou Yang if (!port_base) 191*2c62c56aSWenyou Yang return -ENODEV; 192*2c62c56aSWenyou Yang 193*2c62c56aSWenyou Yang mask = 0x01 << pin; 194*2c62c56aSWenyou Yang reg = ATMEL_PIO4_CFGR_FUNC_GPIO; 195*2c62c56aSWenyou Yang 196*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 197*2c62c56aSWenyou Yang writel(reg, &port_base->cfgr); 198*2c62c56aSWenyou Yang 199*2c62c56aSWenyou Yang return (readl(&port_base->pdsr) & mask) ? 1 : 0; 200*2c62c56aSWenyou Yang } 201*2c62c56aSWenyou Yang 202*2c62c56aSWenyou Yang #ifdef CONFIG_DM_GPIO 203*2c62c56aSWenyou Yang static int atmel_pio4_direction_input(struct udevice *dev, unsigned offset) 204*2c62c56aSWenyou Yang { 205*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 206*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base = (atmel_pio4_port *)plat->base_addr; 207*2c62c56aSWenyou Yang u32 mask = 0x01 << offset; 208*2c62c56aSWenyou Yang u32 reg = ATMEL_PIO4_CFGR_FUNC_GPIO; 209*2c62c56aSWenyou Yang 210*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 211*2c62c56aSWenyou Yang writel(reg, &port_base->cfgr); 212*2c62c56aSWenyou Yang 213*2c62c56aSWenyou Yang return 0; 214*2c62c56aSWenyou Yang } 215*2c62c56aSWenyou Yang 216*2c62c56aSWenyou Yang static int atmel_pio4_direction_output(struct udevice *dev, 217*2c62c56aSWenyou Yang unsigned offset, int value) 218*2c62c56aSWenyou Yang { 219*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 220*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base = (atmel_pio4_port *)plat->base_addr; 221*2c62c56aSWenyou Yang u32 mask = 0x01 << offset; 222*2c62c56aSWenyou Yang u32 reg = ATMEL_PIO4_CFGR_FUNC_GPIO | ATMEL_PIO4_CFGR_DIR; 223*2c62c56aSWenyou Yang 224*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 225*2c62c56aSWenyou Yang writel(reg, &port_base->cfgr); 226*2c62c56aSWenyou Yang 227*2c62c56aSWenyou Yang if (value) 228*2c62c56aSWenyou Yang writel(mask, &port_base->sodr); 229*2c62c56aSWenyou Yang else 230*2c62c56aSWenyou Yang writel(mask, &port_base->codr); 231*2c62c56aSWenyou Yang 232*2c62c56aSWenyou Yang return 0; 233*2c62c56aSWenyou Yang } 234*2c62c56aSWenyou Yang 235*2c62c56aSWenyou Yang static int atmel_pio4_get_value(struct udevice *dev, unsigned offset) 236*2c62c56aSWenyou Yang { 237*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 238*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base = (atmel_pio4_port *)plat->base_addr; 239*2c62c56aSWenyou Yang u32 mask = 0x01 << offset; 240*2c62c56aSWenyou Yang 241*2c62c56aSWenyou Yang return (readl(&port_base->pdsr) & mask) ? 1 : 0; 242*2c62c56aSWenyou Yang } 243*2c62c56aSWenyou Yang 244*2c62c56aSWenyou Yang static int atmel_pio4_set_value(struct udevice *dev, 245*2c62c56aSWenyou Yang unsigned offset, int value) 246*2c62c56aSWenyou Yang { 247*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 248*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base = (atmel_pio4_port *)plat->base_addr; 249*2c62c56aSWenyou Yang u32 mask = 0x01 << offset; 250*2c62c56aSWenyou Yang 251*2c62c56aSWenyou Yang if (value) 252*2c62c56aSWenyou Yang writel(mask, &port_base->sodr); 253*2c62c56aSWenyou Yang else 254*2c62c56aSWenyou Yang writel(mask, &port_base->codr); 255*2c62c56aSWenyou Yang 256*2c62c56aSWenyou Yang return 0; 257*2c62c56aSWenyou Yang } 258*2c62c56aSWenyou Yang 259*2c62c56aSWenyou Yang static int atmel_pio4_get_function(struct udevice *dev, unsigned offset) 260*2c62c56aSWenyou Yang { 261*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 262*2c62c56aSWenyou Yang struct atmel_pio4_port *port_base = (atmel_pio4_port *)plat->base_addr; 263*2c62c56aSWenyou Yang u32 mask = 0x01 << offset; 264*2c62c56aSWenyou Yang 265*2c62c56aSWenyou Yang writel(mask, &port_base->mskr); 266*2c62c56aSWenyou Yang 267*2c62c56aSWenyou Yang return (readl(&port_base->cfgr) & 268*2c62c56aSWenyou Yang ATMEL_PIO4_CFGR_DIR) ? GPIOF_OUTPUT : GPIOF_INPUT; 269*2c62c56aSWenyou Yang } 270*2c62c56aSWenyou Yang 271*2c62c56aSWenyou Yang static const struct dm_gpio_ops atmel_pio4_ops = { 272*2c62c56aSWenyou Yang .direction_input = atmel_pio4_direction_input, 273*2c62c56aSWenyou Yang .direction_output = atmel_pio4_direction_output, 274*2c62c56aSWenyou Yang .get_value = atmel_pio4_get_value, 275*2c62c56aSWenyou Yang .set_value = atmel_pio4_set_value, 276*2c62c56aSWenyou Yang .get_function = atmel_pio4_get_function, 277*2c62c56aSWenyou Yang }; 278*2c62c56aSWenyou Yang 279*2c62c56aSWenyou Yang static int atmel_pio4_probe(struct udevice *dev) 280*2c62c56aSWenyou Yang { 281*2c62c56aSWenyou Yang struct at91_port_platdata *plat = dev_get_platdata(dev); 282*2c62c56aSWenyou Yang struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev); 283*2c62c56aSWenyou Yang 284*2c62c56aSWenyou Yang uc_priv->bank_name = plat->bank_name; 285*2c62c56aSWenyou Yang uc_priv->gpio_count = ATMEL_PIO4_PINS_PER_BANK; 286*2c62c56aSWenyou Yang 287*2c62c56aSWenyou Yang return 0; 288*2c62c56aSWenyou Yang } 289*2c62c56aSWenyou Yang 290*2c62c56aSWenyou Yang U_BOOT_DRIVER(gpio_atmel_pio4) = { 291*2c62c56aSWenyou Yang .name = "gpio_atmel_pio4", 292*2c62c56aSWenyou Yang .id = UCLASS_GPIO, 293*2c62c56aSWenyou Yang .ops = &atmel_pio4_ops, 294*2c62c56aSWenyou Yang .probe = atmel_pio4_probe, 295*2c62c56aSWenyou Yang }; 296*2c62c56aSWenyou Yang #endif 297