1 /*
2  * Altera SoCFPGA PinMux configuration
3  *
4  * SPDX-License-Identifier:    BSD-3-Clause
5  */
6 
7 #ifndef __SOCFPGA_PINMUX_CONFIG_H__
8 #define __SOCFPGA_PINMUX_CONFIG_H__
9 
10 /* pin MUX configuration data */
11 const u8 sys_mgr_init_table[] = {
12 	0, /* EMACIO0 */
13 	2, /* EMACIO1 */
14 	2, /* EMACIO2 */
15 	2, /* EMACIO3 */
16 	2, /* EMACIO4 */
17 	2, /* EMACIO5 */
18 	2, /* EMACIO6 */
19 	2, /* EMACIO7 */
20 	2, /* EMACIO8 */
21 	0, /* EMACIO9 */
22 	2, /* EMACIO10 */
23 	2, /* EMACIO11 */
24 	2, /* EMACIO12 */
25 	2, /* EMACIO13 */
26 	0, /* EMACIO14 */
27 	0, /* EMACIO15 */
28 	0, /* EMACIO16 */
29 	0, /* EMACIO17 */
30 	0, /* EMACIO18 */
31 	0, /* EMACIO19 */
32 	3, /* FLASHIO0 */
33 	0, /* FLASHIO1 */
34 	3, /* FLASHIO2 */
35 	3, /* FLASHIO3 */
36 	0, /* FLASHIO4 */
37 	0, /* FLASHIO5 */
38 	0, /* FLASHIO6 */
39 	0, /* FLASHIO7 */
40 	0, /* FLASHIO8 */
41 	3, /* FLASHIO9 */
42 	3, /* FLASHIO10 */
43 	3, /* FLASHIO11 */
44 	0, /* GENERALIO0 */
45 	1, /* GENERALIO1 */
46 	1, /* GENERALIO2 */
47 	1, /* GENERALIO3 */
48 	1, /* GENERALIO4 */
49 	0, /* GENERALIO5 */
50 	0, /* GENERALIO6 */
51 	1, /* GENERALIO7 */
52 	1, /* GENERALIO8 */
53 	0, /* GENERALIO9 */
54 	0, /* GENERALIO10 */
55 	0, /* GENERALIO11 */
56 	0, /* GENERALIO12 */
57 	0, /* GENERALIO13 */
58 	0, /* GENERALIO14 */
59 	1, /* GENERALIO15 */
60 	1, /* GENERALIO16 */
61 	1, /* GENERALIO17 */
62 	1, /* GENERALIO18 */
63 	0, /* GENERALIO19 */
64 	0, /* GENERALIO20 */
65 	0, /* GENERALIO21 */
66 	0, /* GENERALIO22 */
67 	0, /* GENERALIO23 */
68 	0, /* GENERALIO24 */
69 	0, /* GENERALIO25 */
70 	0, /* GENERALIO26 */
71 	0, /* GENERALIO27 */
72 	0, /* GENERALIO28 */
73 	0, /* GENERALIO29 */
74 	0, /* GENERALIO30 */
75 	0, /* GENERALIO31 */
76 	2, /* MIXED1IO0 */
77 	2, /* MIXED1IO1 */
78 	2, /* MIXED1IO2 */
79 	2, /* MIXED1IO3 */
80 	2, /* MIXED1IO4 */
81 	2, /* MIXED1IO5 */
82 	2, /* MIXED1IO6 */
83 	2, /* MIXED1IO7 */
84 	2, /* MIXED1IO8 */
85 	2, /* MIXED1IO9 */
86 	2, /* MIXED1IO10 */
87 	2, /* MIXED1IO11 */
88 	2, /* MIXED1IO12 */
89 	2, /* MIXED1IO13 */
90 	0, /* MIXED1IO14 */
91 	0, /* MIXED1IO15 */
92 	0, /* MIXED1IO16 */
93 	0, /* MIXED1IO17 */
94 	0, /* MIXED1IO18 */
95 	0, /* MIXED1IO19 */
96 	0, /* MIXED1IO20 */
97 	0, /* MIXED1IO21 */
98 	0, /* MIXED2IO0 */
99 	0, /* MIXED2IO1 */
100 	0, /* MIXED2IO2 */
101 	0, /* MIXED2IO3 */
102 	0, /* MIXED2IO4 */
103 	0, /* MIXED2IO5 */
104 	0, /* MIXED2IO6 */
105 	0, /* MIXED2IO7 */
106 	0, /* GPLINMUX48 */
107 	0, /* GPLINMUX49 */
108 	0, /* GPLINMUX50 */
109 	0, /* GPLINMUX51 */
110 	0, /* GPLINMUX52 */
111 	0, /* GPLINMUX53 */
112 	0, /* GPLINMUX54 */
113 	0, /* GPLINMUX55 */
114 	0, /* GPLINMUX56 */
115 	0, /* GPLINMUX57 */
116 	0, /* GPLINMUX58 */
117 	0, /* GPLINMUX59 */
118 	0, /* GPLINMUX60 */
119 	0, /* GPLINMUX61 */
120 	0, /* GPLINMUX62 */
121 	0, /* GPLINMUX63 */
122 	0, /* GPLINMUX64 */
123 	0, /* GPLINMUX65 */
124 	0, /* GPLINMUX66 */
125 	0, /* GPLINMUX67 */
126 	0, /* GPLINMUX68 */
127 	0, /* GPLINMUX69 */
128 	0, /* GPLINMUX70 */
129 	1, /* GPLMUX0 */
130 	1, /* GPLMUX1 */
131 	1, /* GPLMUX2 */
132 	1, /* GPLMUX3 */
133 	1, /* GPLMUX4 */
134 	1, /* GPLMUX5 */
135 	1, /* GPLMUX6 */
136 	1, /* GPLMUX7 */
137 	1, /* GPLMUX8 */
138 	1, /* GPLMUX9 */
139 	1, /* GPLMUX10 */
140 	1, /* GPLMUX11 */
141 	1, /* GPLMUX12 */
142 	1, /* GPLMUX13 */
143 	1, /* GPLMUX14 */
144 	1, /* GPLMUX15 */
145 	1, /* GPLMUX16 */
146 	1, /* GPLMUX17 */
147 	1, /* GPLMUX18 */
148 	1, /* GPLMUX19 */
149 	1, /* GPLMUX20 */
150 	1, /* GPLMUX21 */
151 	1, /* GPLMUX22 */
152 	1, /* GPLMUX23 */
153 	1, /* GPLMUX24 */
154 	1, /* GPLMUX25 */
155 	1, /* GPLMUX26 */
156 	1, /* GPLMUX27 */
157 	1, /* GPLMUX28 */
158 	1, /* GPLMUX29 */
159 	1, /* GPLMUX30 */
160 	1, /* GPLMUX31 */
161 	1, /* GPLMUX32 */
162 	1, /* GPLMUX33 */
163 	1, /* GPLMUX34 */
164 	1, /* GPLMUX35 */
165 	1, /* GPLMUX36 */
166 	1, /* GPLMUX37 */
167 	1, /* GPLMUX38 */
168 	1, /* GPLMUX39 */
169 	1, /* GPLMUX40 */
170 	1, /* GPLMUX41 */
171 	1, /* GPLMUX42 */
172 	1, /* GPLMUX43 */
173 	1, /* GPLMUX44 */
174 	1, /* GPLMUX45 */
175 	1, /* GPLMUX46 */
176 	1, /* GPLMUX47 */
177 	1, /* GPLMUX48 */
178 	1, /* GPLMUX49 */
179 	1, /* GPLMUX50 */
180 	1, /* GPLMUX51 */
181 	1, /* GPLMUX52 */
182 	1, /* GPLMUX53 */
183 	1, /* GPLMUX54 */
184 	1, /* GPLMUX55 */
185 	1, /* GPLMUX56 */
186 	1, /* GPLMUX57 */
187 	1, /* GPLMUX58 */
188 	1, /* GPLMUX59 */
189 	1, /* GPLMUX60 */
190 	1, /* GPLMUX61 */
191 	1, /* GPLMUX62 */
192 	1, /* GPLMUX63 */
193 	1, /* GPLMUX64 */
194 	1, /* GPLMUX65 */
195 	1, /* GPLMUX66 */
196 	1, /* GPLMUX67 */
197 	1, /* GPLMUX68 */
198 	1, /* GPLMUX69 */
199 	1, /* GPLMUX70 */
200 	0, /* NANDUSEFPGA */
201 	0, /* UART0USEFPGA */
202 	0, /* RGMII1USEFPGA */
203 	0, /* SPIS0USEFPGA */
204 	0, /* CAN0USEFPGA */
205 	0, /* I2C0USEFPGA */
206 	0, /* SDMMCUSEFPGA */
207 	0, /* QSPIUSEFPGA */
208 	0, /* SPIS1USEFPGA */
209 	0, /* RGMII0USEFPGA */
210 	0, /* UART1USEFPGA */
211 	0, /* CAN1USEFPGA */
212 	0, /* USB1USEFPGA */
213 	0, /* I2C3USEFPGA */
214 	0, /* I2C2USEFPGA */
215 	0, /* I2C1USEFPGA */
216 	0, /* SPIM1USEFPGA */
217 	0, /* USB0USEFPGA */
218 	0 /* SPIM0USEFPGA */
219 };
220 #endif /* __SOCFPGA_PINMUX_CONFIG_H__ */
221