1 /*
2  * Copyright (C) 2015, Intel Corporation
3  * Copyright (C) 2017, Bin Meng <bmeng.cn@gmail.com>
4  *
5  * SPDX-License-Identifier:	Intel
6  */
7 
8 #ifndef __FSP_VPD_H__
9 #define __FSP_VPD_H__
10 
11 struct __packed memory_upd {
12 	u64 signature;				/* Offset 0x0020 */
13 	u8 revision;				/* Offset 0x0028 */
14 	u8 unused2[7];				/* Offset 0x0029 */
15 	u16 mrc_init_tseg_size;			/* Offset 0x0030 */
16 	u16 mrc_init_mmio_size;			/* Offset 0x0032 */
17 	u8 mrc_init_spd_addr1;			/* Offset 0x0034 */
18 	u8 mrc_init_spd_addr2;			/* Offset 0x0035 */
19 	u8 mem_ch0_config;			/* Offset 0x0036 */
20 	u8 mem_ch1_config;			/* Offset 0x0037 */
21 	u32 memory_spd_ptr;			/* Offset 0x0038 */
22 	u8 igd_dvmt50_pre_alloc;		/* Offset 0x003c */
23 	u8 aperture_size;			/* Offset 0x003d */
24 	u8 gtt_size;				/* Offset 0x003e */
25 	u8 legacy_seg_decode;			/* Offset 0x003f */
26 	u8 enable_dvfs;				/* Offset 0x0040 */
27 	u8 memory_type;				/* Offset 0x0041 */
28 	u8 enable_ca_mirror;			/* Offset 0x0042 */
29 	u8 reserved[189];			/* Offset 0x0043 */
30 };
31 
32 struct gpio_family {
33 	u32 confg;
34 	u32 confg_changes;
35 	u32 misc;
36 	u32 mmio_addr;
37 	wchar_t *name;
38 };
39 
40 struct gpio_pad {
41 	u32 confg0;
42 	u32 confg0_changes;
43 	u32 confg1;
44 	u32 confg1_changes;
45 	u32 community;
46 	u32 mmio_addr;
47 	wchar_t *name;
48 	u32 misc;
49 };
50 
51 struct __packed silicon_upd {
52 	u64 signature;				/* Offset 0x0100 */
53 	u8 revision;				/* Offset 0x0108 */
54 	u8 unused3[7];				/* Offset 0x0109 */
55 	u8 sdcard_mode;				/* Offset 0x0110 */
56 	u8 enable_hsuart0;			/* Offset 0x0111 */
57 	u8 enable_hsuart1;			/* Offset 0x0112 */
58 	u8 enable_azalia;			/* Offset 0x0113 */
59 	struct azalia_config *azalia_cfg_ptr;	/* Offset 0x0114 */
60 	u8 enable_sata;				/* Offset 0x0118 */
61 	u8 enable_xhci;				/* Offset 0x0119 */
62 	u8 lpe_mode;				/* Offset 0x011a */
63 	u8 enable_dma0;				/* Offset 0x011b */
64 	u8 enable_dma1;				/* Offset 0x011c */
65 	u8 enable_i2c0;				/* Offset 0x011d */
66 	u8 enable_i2c1;				/* Offset 0x011e */
67 	u8 enable_i2c2;				/* Offset 0x011f */
68 	u8 enable_i2c3;				/* Offset 0x0120 */
69 	u8 enable_i2c4;				/* Offset 0x0121 */
70 	u8 enable_i2c5;				/* Offset 0x0122 */
71 	u8 enable_i2c6;				/* Offset 0x0123 */
72 	u32 graphics_config_ptr;		/* Offset 0x0124 */
73 	struct gpio_family *gpio_familiy_ptr;	/* Offset 0x0128 */
74 	struct gpio_pad *gpio_pad_ptr;		/* Offset 0x012c */
75 	u8 disable_punit_pwr_config;		/* Offset 0x0130 */
76 	u8 chv_svid_config;			/* Offset 0x0131 */
77 	u8 disable_dptf;			/* Offset 0x0132 */
78 	u8 emmc_mode;				/* Offset 0x0133 */
79 	u8 usb3_clk_ssc;			/* Offset 0x0134 */
80 	u8 disp_clk_ssc;			/* Offset 0x0135 */
81 	u8 sata_clk_ssc;			/* Offset 0x0136 */
82 	u8 usb2_port0_pe_txi_set;		/* Offset 0x0137 */
83 	u8 usb2_port0_txi_set;			/* Offset 0x0138 */
84 	u8 usb2_port0_tx_emphasis_en;		/* Offset 0x0139 */
85 	u8 usb2_port0_tx_pe_half;		/* Offset 0x013a */
86 	u8 usb2_port1_pe_txi_set;		/* Offset 0x013b */
87 	u8 usb2_port1_txi_set;			/* Offset 0x013c */
88 	u8 usb2_port1_tx_emphasis_en;		/* Offset 0x013d */
89 	u8 usb2_port1_tx_pe_half;		/* Offset 0x013e */
90 	u8 usb2_port2_pe_txi_set;		/* Offset 0x013f */
91 	u8 usb2_port2_txi_set;			/* Offset 0x0140 */
92 	u8 usb2_port2_tx_emphasis_en;		/* Offset 0x0141 */
93 	u8 usb2_port2_tx_pe_half;		/* Offset 0x0142 */
94 	u8 usb2_port3_pe_txi_set;		/* Offset 0x0143 */
95 	u8 usb2_port3_txi_set;			/* Offset 0x0144 */
96 	u8 usb2_port3_tx_emphasis_en;		/* Offset 0x0145 */
97 	u8 usb2_port3_tx_pe_half;		/* Offset 0x0146 */
98 	u8 usb2_port4_pe_txi_set;		/* Offset 0x0147 */
99 	u8 usb2_port4_txi_set;			/* Offset 0x0148 */
100 	u8 usb2_port4_tx_emphasis_en;		/* Offset 0x0149 */
101 	u8 usb2_port4_tx_pe_half;		/* Offset 0x014a */
102 	u8 usb3_lane0_ow2tap_gen2_deemph3p5;	/* Offset 0x014b */
103 	u8 usb3_lane1_ow2tap_gen2_deemph3p5;	/* Offset 0x014c */
104 	u8 usb3_lane2_ow2tap_gen2_deemph3p5;	/* Offset 0x014d */
105 	u8 usb3_lane3_ow2tap_gen2_deemph3p5;	/* Offset 0x014e */
106 	u8 sata_speed;				/* Offset 0x014f */
107 	u8 usb_ssic_port;			/* Offset 0x0150 */
108 	u8 usb_hsic_port;			/* Offset 0x0151 */
109 	u8 pcie_rootport_speed;			/* Offset 0x0152 */
110 	u8 enable_ssic;				/* Offset 0x0153 */
111 	u32 logo_ptr;				/* Offset 0x0154 */
112 	u32 logo_size;				/* Offset 0x0158 */
113 	u8 rtc_lock;				/* Offset 0x015c */
114 	u8 pmic_i2c_bus;			/* Offset 0x015d */
115 	u8 enable_isp;				/* Offset 0x015e */
116 	u8 isp_pci_dev_config;			/* Offset 0x015f */
117 	u8 turbo_mode;				/* Offset 0x0160 */
118 	u8 pnp_settings;			/* Offset 0x0161 */
119 	u8 sd_detect_chk;			/* Offset 0x0162 */
120 	u8 reserved[411];			/* Offset 0x0163 */
121 };
122 
123 #define MEMORY_UPD_ID	0x244450554d454d24	/* '$MEMUPD$' */
124 #define SILICON_UPD_ID	0x244450555f495324	/* '$SI_UPD$' */
125 
126 struct __packed upd_region {
127 	u64 signature;				/* Offset 0x0000 */
128 	u8 revision;				/* Offset 0x0008 */
129 	u8 unused0[7];				/* Offset 0x0009 */
130 	u32 memory_upd_offset;			/* Offset 0x0010 */
131 	u32 silicon_upd_offset;			/* Offset 0x0014 */
132 	u64 unused1;				/* Offset 0x0018 */
133 	struct memory_upd memory_upd;		/* Offset 0x0020 */
134 	struct silicon_upd silicon_upd;		/* Offset 0x0100 */
135 	u16 terminator;				/* Offset 0x02fe */
136 };
137 
138 #define VPD_IMAGE_ID	0x2450534657534224	/* '$BSWFSP$' */
139 
140 struct __packed vpd_region {
141 	u64 sign;				/* Offset 0x0000 */
142 	u32 img_rev;				/* Offset 0x0008 */
143 	u32 upd_offset;				/* Offset 0x000c */
144 };
145 
146 #endif /* __FSP_VPD_H__ */
147