xref: /openbmc/u-boot/arch/sh/include/asm/cpu_sh7750.h (revision e8f80a5a)
1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */
2819833afSPeter Tyser /*
3819833afSPeter Tyser  * (C) Copyright 2007 Nobuhiro Iwamatsu <iwamatsu@nigauri.org>
4819833afSPeter Tyser  *
5819833afSPeter Tyser  * SH7750/SH7750S/SH7750R/SH7751/SH7751R
6819833afSPeter Tyser  *  Internal I/O register
7819833afSPeter Tyser  */
8819833afSPeter Tyser 
9819833afSPeter Tyser #ifndef _ASM_CPU_SH7750_H_
10819833afSPeter Tyser #define _ASM_CPU_SH7750_H_
11819833afSPeter Tyser 
12819833afSPeter Tyser #ifdef CONFIG_CPU_TYPE_R
13819833afSPeter Tyser #define CACHE_OC_NUM_WAYS     2
14819833afSPeter Tyser #define CCR_CACHE_INIT   0x8000090D     /* EMODE,ICI,ICE(16k),OCI,P1-wb,OCE(32k) */
15819833afSPeter Tyser #else
16819833afSPeter Tyser #define CACHE_OC_NUM_WAYS     1
17819833afSPeter Tyser #define CCR_CACHE_INIT   0x0000090B
18819833afSPeter Tyser #endif
19819833afSPeter Tyser 
20819833afSPeter Tyser /*      OCN     */
21819833afSPeter Tyser #define PTEH	0xFF000000
22819833afSPeter Tyser #define PTEL	0xFF000004
23819833afSPeter Tyser #define TTB	0xFF000008
24819833afSPeter Tyser #define TEA	0xFF00000C
25819833afSPeter Tyser #define MMUCR	0xFF000010
26819833afSPeter Tyser #define BASRA	0xFF000014
27819833afSPeter Tyser #define BASRB	0xFF000018
28819833afSPeter Tyser #define CCR	0xFF00001C
29819833afSPeter Tyser #define TRA	0xFF000020
30819833afSPeter Tyser #define EXPEVT	0xFF000024
31819833afSPeter Tyser #define INTEVT	0xFF000028
32819833afSPeter Tyser #define PTEA	0xFF000034
33819833afSPeter Tyser #define QACR0	0xFF000038
34819833afSPeter Tyser #define QACR1	0xFF00003C
35819833afSPeter Tyser 
36819833afSPeter Tyser /*      UBC     */
37819833afSPeter Tyser #define BARA	0xFF200000
38819833afSPeter Tyser #define BAMRA	0xFF200004
39819833afSPeter Tyser #define BBRA	0xFF200008
40819833afSPeter Tyser #define BARB	0xFF20000C
41819833afSPeter Tyser #define BAMRB	0xFF200010
42819833afSPeter Tyser #define BBRB	0xFF200014
43819833afSPeter Tyser #define BDRB	0xFF200018
44819833afSPeter Tyser #define BDMRB	0xFF20001C
45819833afSPeter Tyser #define BRCR	0xFF200020
46819833afSPeter Tyser 
47819833afSPeter Tyser /*      BSC     */
48819833afSPeter Tyser #define BCR1	0xFF800000
49819833afSPeter Tyser #define BCR2	0xFF800004
50819833afSPeter Tyser #define BCR3	0xFF800050
51819833afSPeter Tyser #define BCR4	0xFE0A00F0
52819833afSPeter Tyser #define WCR1	0xFF800008
53819833afSPeter Tyser #define WCR2	0xFF80000C
54819833afSPeter Tyser #define WCR3	0xFF800010
55819833afSPeter Tyser #define MCR	0xFF800014
56819833afSPeter Tyser #define PCR	0xFF800018
57819833afSPeter Tyser #define RTCSR	0xFF80001C
58819833afSPeter Tyser #define RTCNT	0xFF800020
59819833afSPeter Tyser #define RTCOR	0xFF800024
60819833afSPeter Tyser #define RFCR	0xFF800028
61819833afSPeter Tyser #define PCTRA	0xFF80002C
62819833afSPeter Tyser #define PDTRA	0xFF800030
63819833afSPeter Tyser #define PCTRB	0xFF800040
64819833afSPeter Tyser #define PDTRB	0xFF800044
65819833afSPeter Tyser #define GPIOIC	0xFF800048
66819833afSPeter Tyser 
67819833afSPeter Tyser /*      DMAC    */
68819833afSPeter Tyser #define SAR0	0xFFA00000
69819833afSPeter Tyser #define DAR0	0xFFA00004
70819833afSPeter Tyser #define DMATCR0 0xFFA00008
71819833afSPeter Tyser #define CHCR0	0xFFA0000C
72819833afSPeter Tyser #define SAR1	0xFFA00010
73819833afSPeter Tyser #define DAR1	0xFFA00014
74819833afSPeter Tyser #define DMATCR1 0xFFA00018
75819833afSPeter Tyser #define CHCR1	0xFFA0001C
76819833afSPeter Tyser #define SAR2	0xFFA00020
77819833afSPeter Tyser #define DAR2	0xFFA00024
78819833afSPeter Tyser #define DMATCR2 0xFFA00028
79819833afSPeter Tyser #define CHCR2	0xFFA0002C
80819833afSPeter Tyser #define SAR3	0xFFA00030
81819833afSPeter Tyser #define DAR3	0xFFA00034
82819833afSPeter Tyser #define DMATCR3 0xFFA00038
83819833afSPeter Tyser #define CHCR3	0xFFA0003C
84819833afSPeter Tyser #define DMAOR	0xFFA00040
85819833afSPeter Tyser #define SAR4	0xFFA00050
86819833afSPeter Tyser #define DAR4	0xFFA00054
87819833afSPeter Tyser #define DMATCR4 0xFFA00058
88819833afSPeter Tyser 
89819833afSPeter Tyser /*      CPG     */
90819833afSPeter Tyser #define FRQCR	0xFFC00000
91819833afSPeter Tyser #define STBCR	0xFFC00004
92819833afSPeter Tyser #define WTCNT	0xFFC00008
93819833afSPeter Tyser #define WTCSR	0xFFC0000C
94819833afSPeter Tyser #define STBCR2	0xFFC00010
95819833afSPeter Tyser 
96819833afSPeter Tyser /*      RTC     */
97819833afSPeter Tyser #define R64CNT	0xFFC80000
98819833afSPeter Tyser #define RSECCNT 0xFFC80004
99819833afSPeter Tyser #define RMINCNT 0xFFC80008
100819833afSPeter Tyser #define RHRCNT	0xFFC8000C
101819833afSPeter Tyser #define RWKCNT	0xFFC80010
102819833afSPeter Tyser #define RDAYCNT 0xFFC80014
103819833afSPeter Tyser #define RMONCNT 0xFFC80018
104819833afSPeter Tyser #define RYRCNT	0xFFC8001C
105819833afSPeter Tyser #define RSECAR	0xFFC80020
106819833afSPeter Tyser #define RMINAR	0xFFC80024
107819833afSPeter Tyser #define RHRAR	0xFFC80028
108819833afSPeter Tyser #define RWKAR	0xFFC8002C
109819833afSPeter Tyser #define RDAYAR	0xFFC80030
110819833afSPeter Tyser #define RMONAR	0xFFC80034
111819833afSPeter Tyser #define RCR1	0xFFC80038
112819833afSPeter Tyser #define RCR2	0xFFC8003C
113819833afSPeter Tyser #define RCR3	0xFFC80050
114819833afSPeter Tyser #define RYRAR	0xFFC80054
115819833afSPeter Tyser 
116819833afSPeter Tyser /*      ICR     */
117819833afSPeter Tyser #define ICR	0xFFD00000
118819833afSPeter Tyser #define IPRA	0xFFD00004
119819833afSPeter Tyser #define IPRB	0xFFD00008
120819833afSPeter Tyser #define IPRC	0xFFD0000C
121819833afSPeter Tyser #define IPRD	0xFFD00010
122819833afSPeter Tyser #define INTPRI	0xFE080000
123819833afSPeter Tyser #define INTREQ	0xFE080020
124819833afSPeter Tyser #define INTMSK	0xFE080040
125819833afSPeter Tyser #define INTMSKCL	0xFE080060
126819833afSPeter Tyser 
127819833afSPeter Tyser /*      CPG     */
128819833afSPeter Tyser #define CLKSTP		0xFE0A0000
129819833afSPeter Tyser #define CLKSTPCLR	0xFE0A0008
130819833afSPeter Tyser 
131819833afSPeter Tyser /*      TMU     */
13273f35e0bSNobuhiro Iwamatsu #define TMU_BASE	0xFFD80000
133819833afSPeter Tyser 
134819833afSPeter Tyser /*      SCI     */
135819833afSPeter Tyser #define SCSMR1	0xFFE00000
136819833afSPeter Tyser #define SCF0_BASE	SCSMR1
137819833afSPeter Tyser 
138819833afSPeter Tyser /*      SCIF    */
139819833afSPeter Tyser #define SCSMR2	0xFFE80000
140819833afSPeter Tyser #define SCIF1_BASE	SCSMR2
141819833afSPeter Tyser 
142819833afSPeter Tyser /*      H-UDI   */
143819833afSPeter Tyser #define SDIR	0xFFF00000
144819833afSPeter Tyser #define SDDR	0xFFF00008
145819833afSPeter Tyser #define SDINT	0xFFF00014
146819833afSPeter Tyser 
147819833afSPeter Tyser #endif	/* _ASM_CPU_SH7750_H_ */
148