xref: /openbmc/u-boot/arch/mips/mach-mscc/include/mach/ocelot/ocelot_devcpu_gcb.h (revision c40b6df87fc0193a7184ada9f53aaf57cdec0cdf)
1 /* SPDX-License-Identifier: (GPL-2.0+ OR MIT) */
2 /*
3  * Copyright (c) 2018 Microsemi Corporation
4  */
5 
6 #ifndef _MSCC_OCELOT_DEVCPU_GCB_H_
7 #define _MSCC_OCELOT_DEVCPU_GCB_H_
8 
9 #define PERF_SOFT_RST                                     0x8
10 
11 #define PERF_SOFT_RST_SOFT_NON_CFG_RST                    BIT(2)
12 #define PERF_SOFT_RST_SOFT_SWC_RST                        BIT(1)
13 #define PERF_SOFT_RST_SOFT_CHIP_RST                       BIT(0)
14 
15 #define PERF_GPIO_OUT_SET                                 0x34
16 
17 #define PERF_GPIO_OUT_CLR                                 0x38
18 
19 #define PERF_GPIO_OE                                      0x44
20 
21 #define GPIO_ALT(x)				(0x54 + 4 * (x))
22 
23 #endif
24