1*9b9c6516SMasahiro Yamada /*
2*9b9c6516SMasahiro Yamada  * Copyright (c) 2013 Xilinx Inc.
3*9b9c6516SMasahiro Yamada  *
4*9b9c6516SMasahiro Yamada  * SPDX-License-Identifier:	GPL-2.0+
5*9b9c6516SMasahiro Yamada  */
6*9b9c6516SMasahiro Yamada 
7*9b9c6516SMasahiro Yamada #ifndef _SYS_PROTO_H_
8*9b9c6516SMasahiro Yamada #define _SYS_PROTO_H_
9*9b9c6516SMasahiro Yamada 
10*9b9c6516SMasahiro Yamada extern void zynq_slcr_lock(void);
11*9b9c6516SMasahiro Yamada extern void zynq_slcr_unlock(void);
12*9b9c6516SMasahiro Yamada extern void zynq_slcr_cpu_reset(void);
13*9b9c6516SMasahiro Yamada extern void zynq_slcr_gem_clk_setup(u32 gem_id, unsigned long clk_rate);
14*9b9c6516SMasahiro Yamada extern void zynq_slcr_devcfg_disable(void);
15*9b9c6516SMasahiro Yamada extern void zynq_slcr_devcfg_enable(void);
16*9b9c6516SMasahiro Yamada extern u32 zynq_slcr_get_boot_mode(void);
17*9b9c6516SMasahiro Yamada extern u32 zynq_slcr_get_idcode(void);
18*9b9c6516SMasahiro Yamada extern int zynq_slcr_get_mio_pin_status(const char *periph);
19*9b9c6516SMasahiro Yamada extern void zynq_ddrc_init(void);
20*9b9c6516SMasahiro Yamada extern unsigned int zynq_get_silicon_version(void);
21*9b9c6516SMasahiro Yamada 
22*9b9c6516SMasahiro Yamada /* Driver extern functions */
23*9b9c6516SMasahiro Yamada extern int zynq_sdhci_init(phys_addr_t regbase);
24*9b9c6516SMasahiro Yamada extern int zynq_sdhci_of_init(const void *blob);
25*9b9c6516SMasahiro Yamada 
26*9b9c6516SMasahiro Yamada extern void ps7_init(void);
27*9b9c6516SMasahiro Yamada 
28*9b9c6516SMasahiro Yamada #endif /* _SYS_PROTO_H_ */
29