1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */
29b9c6516SMasahiro Yamada /*
39b9c6516SMasahiro Yamada  * Copyright (c) 2013 Xilinx Inc.
49b9c6516SMasahiro Yamada  */
59b9c6516SMasahiro Yamada 
69b9c6516SMasahiro Yamada #ifndef _SYS_PROTO_H_
79b9c6516SMasahiro Yamada #define _SYS_PROTO_H_
89b9c6516SMasahiro Yamada 
99b9c6516SMasahiro Yamada extern void zynq_slcr_lock(void);
109b9c6516SMasahiro Yamada extern void zynq_slcr_unlock(void);
119b9c6516SMasahiro Yamada extern void zynq_slcr_cpu_reset(void);
129b9c6516SMasahiro Yamada extern void zynq_slcr_devcfg_disable(void);
139b9c6516SMasahiro Yamada extern void zynq_slcr_devcfg_enable(void);
149b9c6516SMasahiro Yamada extern u32 zynq_slcr_get_boot_mode(void);
159b9c6516SMasahiro Yamada extern u32 zynq_slcr_get_idcode(void);
169b9c6516SMasahiro Yamada extern int zynq_slcr_get_mio_pin_status(const char *periph);
179b9c6516SMasahiro Yamada extern void zynq_ddrc_init(void);
189b9c6516SMasahiro Yamada extern unsigned int zynq_get_silicon_version(void);
199b9c6516SMasahiro Yamada 
20a509a1d4SJoe Hershberger int zynq_board_read_rom_ethaddr(unsigned char *ethaddr);
21a509a1d4SJoe Hershberger 
229b9c6516SMasahiro Yamada #endif /* _SYS_PROTO_H_ */
23