1 /* 2 * (C) Copyright 2007-2008 3 * Stelian Pop <stelian@popies.net> 4 * Lead Tech Design <www.leadtechdesign.com> 5 * 6 * SPDX-License-Identifier: GPL-2.0+ 7 */ 8 9 #include <common.h> 10 #include <dm.h> 11 #include <asm/arch/at91_common.h> 12 #include <asm/arch/clk.h> 13 #include <asm/arch/gpio.h> 14 #include <asm/io.h> 15 16 /* 17 * if CONFIG_AT91_GPIO_PULLUP ist set, keep pullups on on all 18 * peripheral pins. Good to have if hardware is soldered optionally 19 * or in case of SPI no slave is selected. Avoid lines to float 20 * needlessly. Use a short local PUP define. 21 * 22 * Due to errata "TXD floats when CTS is inactive" pullups are always 23 * on for TXD pins. 24 */ 25 #ifdef CONFIG_AT91_GPIO_PULLUP 26 # define PUP CONFIG_AT91_GPIO_PULLUP 27 #else 28 # define PUP 0 29 #endif 30 31 void at91_serial0_hw_init(void) 32 { 33 at91_set_a_periph(AT91_PIO_PORTB, 19, 1); /* TXD0 */ 34 at91_set_a_periph(AT91_PIO_PORTB, 18, PUP); /* RXD0 */ 35 at91_periph_clk_enable(ATMEL_ID_USART0); 36 } 37 38 void at91_serial1_hw_init(void) 39 { 40 at91_set_a_periph(AT91_PIO_PORTB, 4, 1); /* TXD1 */ 41 at91_set_a_periph(AT91_PIO_PORTB, 5, PUP); /* RXD1 */ 42 at91_periph_clk_enable(ATMEL_ID_USART1); 43 } 44 45 void at91_serial2_hw_init(void) 46 { 47 at91_set_a_periph(AT91_PIO_PORTD, 6, 1); /* TXD2 */ 48 at91_set_a_periph(AT91_PIO_PORTD, 7, PUP); /* RXD2 */ 49 at91_periph_clk_enable(ATMEL_ID_USART2); 50 } 51 52 void at91_seriald_hw_init(void) 53 { 54 at91_set_a_periph(AT91_PIO_PORTB, 12, 0); /* DRXD */ 55 at91_set_a_periph(AT91_PIO_PORTB, 13, 1); /* DTXD */ 56 at91_periph_clk_enable(ATMEL_ID_SYS); 57 } 58 59 #if defined(CONFIG_HAS_DATAFLASH) || defined(CONFIG_ATMEL_SPI) 60 void at91_spi0_hw_init(unsigned long cs_mask) 61 { 62 at91_set_a_periph(AT91_PIO_PORTB, 0, PUP); /* SPI0_MISO */ 63 at91_set_a_periph(AT91_PIO_PORTB, 1, PUP); /* SPI0_MOSI */ 64 at91_set_a_periph(AT91_PIO_PORTB, 2, PUP); /* SPI0_SPCK */ 65 66 at91_periph_clk_enable(ATMEL_ID_SPI0); 67 68 if (cs_mask & (1 << 0)) { 69 at91_set_a_periph(AT91_PIO_PORTB, 3, 1); 70 } 71 if (cs_mask & (1 << 1)) { 72 at91_set_b_periph(AT91_PIO_PORTB, 18, 1); 73 } 74 if (cs_mask & (1 << 2)) { 75 at91_set_b_periph(AT91_PIO_PORTB, 19, 1); 76 } 77 if (cs_mask & (1 << 3)) { 78 at91_set_b_periph(AT91_PIO_PORTD, 27, 1); 79 } 80 if (cs_mask & (1 << 4)) { 81 at91_set_pio_output(AT91_PIO_PORTB, 3, 1); 82 } 83 if (cs_mask & (1 << 5)) { 84 at91_set_pio_output(AT91_PIO_PORTB, 18, 1); 85 } 86 if (cs_mask & (1 << 6)) { 87 at91_set_pio_output(AT91_PIO_PORTB, 19, 1); 88 } 89 if (cs_mask & (1 << 7)) { 90 at91_set_pio_output(AT91_PIO_PORTD, 27, 1); 91 } 92 } 93 94 void at91_spi1_hw_init(unsigned long cs_mask) 95 { 96 at91_set_a_periph(AT91_PIO_PORTB, 14, PUP); /* SPI1_MISO */ 97 at91_set_a_periph(AT91_PIO_PORTB, 15, PUP); /* SPI1_MOSI */ 98 at91_set_a_periph(AT91_PIO_PORTB, 16, PUP); /* SPI1_SPCK */ 99 100 at91_periph_clk_enable(ATMEL_ID_SPI1); 101 102 if (cs_mask & (1 << 0)) { 103 at91_set_a_periph(AT91_PIO_PORTB, 17, 1); 104 } 105 if (cs_mask & (1 << 1)) { 106 at91_set_b_periph(AT91_PIO_PORTD, 28, 1); 107 } 108 if (cs_mask & (1 << 2)) { 109 at91_set_a_periph(AT91_PIO_PORTD, 18, 1); 110 } 111 if (cs_mask & (1 << 3)) { 112 at91_set_a_periph(AT91_PIO_PORTD, 19, 1); 113 } 114 if (cs_mask & (1 << 4)) { 115 at91_set_pio_output(AT91_PIO_PORTB, 17, 1); 116 } 117 if (cs_mask & (1 << 5)) { 118 at91_set_pio_output(AT91_PIO_PORTD, 28, 1); 119 } 120 if (cs_mask & (1 << 6)) { 121 at91_set_pio_output(AT91_PIO_PORTD, 18, 1); 122 } 123 if (cs_mask & (1 << 7)) { 124 at91_set_pio_output(AT91_PIO_PORTD, 19, 1); 125 } 126 127 } 128 #endif 129 130 #ifdef CONFIG_MACB 131 void at91_macb_hw_init(void) 132 { 133 at91_set_a_periph(AT91_PIO_PORTA, 17, 0); /* ETXCK_EREFCK */ 134 at91_set_a_periph(AT91_PIO_PORTA, 15, 0); /* ERXDV */ 135 at91_set_a_periph(AT91_PIO_PORTA, 12, 0); /* ERX0 */ 136 at91_set_a_periph(AT91_PIO_PORTA, 13, 0); /* ERX1 */ 137 at91_set_a_periph(AT91_PIO_PORTA, 16, 0); /* ERXER */ 138 at91_set_a_periph(AT91_PIO_PORTA, 14, 0); /* ETXEN */ 139 at91_set_a_periph(AT91_PIO_PORTA, 10, 0); /* ETX0 */ 140 at91_set_a_periph(AT91_PIO_PORTA, 11, 0); /* ETX1 */ 141 at91_set_a_periph(AT91_PIO_PORTA, 19, 0); /* EMDIO */ 142 at91_set_a_periph(AT91_PIO_PORTA, 18, 0); /* EMDC */ 143 #ifndef CONFIG_RMII 144 at91_set_b_periph(AT91_PIO_PORTA, 29, 0); /* ECRS */ 145 at91_set_b_periph(AT91_PIO_PORTA, 30, 0); /* ECOL */ 146 at91_set_b_periph(AT91_PIO_PORTA, 8, 0); /* ERX2 */ 147 at91_set_b_periph(AT91_PIO_PORTA, 9, 0); /* ERX3 */ 148 at91_set_b_periph(AT91_PIO_PORTA, 28, 0); /* ERXCK */ 149 at91_set_b_periph(AT91_PIO_PORTA, 6, 0); /* ETX2 */ 150 at91_set_b_periph(AT91_PIO_PORTA, 7, 0); /* ETX3 */ 151 at91_set_b_periph(AT91_PIO_PORTA, 27, 0); /* ETXER */ 152 #endif 153 } 154 #endif 155 156 #ifdef CONFIG_GENERIC_ATMEL_MCI 157 void at91_mci_hw_init(void) 158 { 159 at91_set_a_periph(AT91_PIO_PORTA, 0, 0); /* MCI0 CLK */ 160 at91_set_a_periph(AT91_PIO_PORTA, 1, 0); /* MCI0 CDA */ 161 at91_set_a_periph(AT91_PIO_PORTA, 2, 0); /* MCI0 DA0 */ 162 at91_set_a_periph(AT91_PIO_PORTA, 3, 0); /* MCI0 DA1 */ 163 at91_set_a_periph(AT91_PIO_PORTA, 4, 0); /* MCI0 DA2 */ 164 at91_set_a_periph(AT91_PIO_PORTA, 5, 0); /* MCI0 DA3 */ 165 166 at91_periph_clk_enable(ATMEL_ID_MCI0); 167 } 168 #endif 169 170 /* Platform data for the GPIOs */ 171 static const struct at91_port_platdata at91sam9260_plat[] = { 172 { ATMEL_BASE_PIOA, "PA" }, 173 { ATMEL_BASE_PIOB, "PB" }, 174 { ATMEL_BASE_PIOC, "PC" }, 175 { ATMEL_BASE_PIOD, "PD" }, 176 { ATMEL_BASE_PIOE, "PE" }, 177 }; 178 179 U_BOOT_DEVICES(at91sam9260_gpios) = { 180 { "gpio_at91", &at91sam9260_plat[0] }, 181 { "gpio_at91", &at91sam9260_plat[1] }, 182 { "gpio_at91", &at91sam9260_plat[2] }, 183 { "gpio_at91", &at91sam9260_plat[3] }, 184 { "gpio_at91", &at91sam9260_plat[4] }, 185 }; 186