1 /*
2  * (C) Copyright 2007-2008
3  * Stelian Pop <stelian@popies.net>
4  * Lead Tech Design <www.leadtechdesign.com>
5  *
6  * SPDX-License-Identifier:	GPL-2.0+
7  */
8 
9 #include <common.h>
10 #include <dm.h>
11 #include <asm/io.h>
12 #include <asm/arch/at91sam9260_matrix.h>
13 #include <asm/arch/at91_common.h>
14 #include <asm/arch/at91sam9_sdramc.h>
15 #include <asm/arch/clk.h>
16 #include <asm/arch/gpio.h>
17 
18 /*
19  * if CONFIG_AT91_GPIO_PULLUP ist set, keep pullups on on all
20  * peripheral pins. Good to have if hardware is soldered optionally
21  * or in case of SPI no slave is selected. Avoid lines to float
22  * needlessly. Use a short local PUP define.
23  *
24  * Due to errata "TXD floats when CTS is inactive" pullups are always
25  * on for TXD pins.
26  */
27 #ifdef CONFIG_AT91_GPIO_PULLUP
28 # define PUP CONFIG_AT91_GPIO_PULLUP
29 #else
30 # define PUP 0
31 #endif
32 
33 void at91_serial0_hw_init(void)
34 {
35 	at91_set_a_periph(AT91_PIO_PORTB, 4, 1);		/* TXD0 */
36 	at91_set_a_periph(AT91_PIO_PORTB, 5, PUP);		/* RXD0 */
37 	at91_periph_clk_enable(ATMEL_ID_USART0);
38 }
39 
40 void at91_serial1_hw_init(void)
41 {
42 	at91_set_a_periph(AT91_PIO_PORTB, 6, 1);		/* TXD1 */
43 	at91_set_a_periph(AT91_PIO_PORTB, 7, PUP);		/* RXD1 */
44 	at91_periph_clk_enable(ATMEL_ID_USART1);
45 }
46 
47 void at91_serial2_hw_init(void)
48 {
49 	at91_set_a_periph(AT91_PIO_PORTB, 8, 1);		/* TXD2 */
50 	at91_set_a_periph(AT91_PIO_PORTB, 9, PUP);		/* RXD2 */
51 	at91_periph_clk_enable(ATMEL_ID_USART2);
52 }
53 
54 void at91_seriald_hw_init(void)
55 {
56 	at91_set_a_periph(AT91_PIO_PORTB, 14, PUP);		/* DRXD */
57 	at91_set_a_periph(AT91_PIO_PORTB, 15, 1);		/* DTXD */
58 	at91_periph_clk_enable(ATMEL_ID_SYS);
59 }
60 
61 #ifdef CONFIG_ATMEL_SPI
62 void at91_spi0_hw_init(unsigned long cs_mask)
63 {
64 	at91_set_a_periph(AT91_PIO_PORTA, 0, PUP);	/* SPI0_MISO */
65 	at91_set_a_periph(AT91_PIO_PORTA, 1, PUP);	/* SPI0_MOSI */
66 	at91_set_a_periph(AT91_PIO_PORTA, 2, PUP);	/* SPI0_SPCK */
67 
68 	at91_periph_clk_enable(ATMEL_ID_SPI0);
69 
70 	if (cs_mask & (1 << 0)) {
71 		at91_set_a_periph(AT91_PIO_PORTA, 3, 1);
72 	}
73 	if (cs_mask & (1 << 1)) {
74 		at91_set_b_periph(AT91_PIO_PORTC, 11, 1);
75 	}
76 	if (cs_mask & (1 << 2)) {
77 		at91_set_b_periph(AT91_PIO_PORTC, 16, 1);
78 	}
79 	if (cs_mask & (1 << 3)) {
80 		at91_set_b_periph(AT91_PIO_PORTC, 17, 1);
81 	}
82 	if (cs_mask & (1 << 4)) {
83 		at91_set_pio_output(AT91_PIO_PORTA, 3, 1);
84 	}
85 	if (cs_mask & (1 << 5)) {
86 		at91_set_pio_output(AT91_PIO_PORTC, 11, 1);
87 	}
88 	if (cs_mask & (1 << 6)) {
89 		at91_set_pio_output(AT91_PIO_PORTC, 16, 1);
90 	}
91 	if (cs_mask & (1 << 7)) {
92 		at91_set_pio_output(AT91_PIO_PORTC, 17, 1);
93 	}
94 }
95 
96 void at91_spi1_hw_init(unsigned long cs_mask)
97 {
98 	at91_set_a_periph(AT91_PIO_PORTB, 0, PUP);	/* SPI1_MISO */
99 	at91_set_a_periph(AT91_PIO_PORTB, 1, PUP);	/* SPI1_MOSI */
100 	at91_set_a_periph(AT91_PIO_PORTB, 2, PUP);	/* SPI1_SPCK */
101 
102 	at91_periph_clk_enable(ATMEL_ID_SPI1);
103 
104 	if (cs_mask & (1 << 0)) {
105 		at91_set_a_periph(AT91_PIO_PORTB, 3, 1);
106 	}
107 	if (cs_mask & (1 << 1)) {
108 		at91_set_b_periph(AT91_PIO_PORTC, 5, 1);
109 	}
110 	if (cs_mask & (1 << 2)) {
111 		at91_set_b_periph(AT91_PIO_PORTC, 4, 1);
112 	}
113 	if (cs_mask & (1 << 3)) {
114 		at91_set_b_periph(AT91_PIO_PORTC, 3, 1);
115 	}
116 	if (cs_mask & (1 << 4)) {
117 		at91_set_pio_output(AT91_PIO_PORTB, 3, 1);
118 	}
119 	if (cs_mask & (1 << 5)) {
120 		at91_set_pio_output(AT91_PIO_PORTC, 5, 1);
121 	}
122 	if (cs_mask & (1 << 6)) {
123 		at91_set_pio_output(AT91_PIO_PORTC, 4, 1);
124 	}
125 	if (cs_mask & (1 << 7)) {
126 		at91_set_pio_output(AT91_PIO_PORTC, 3, 1);
127 	}
128 }
129 #endif
130 
131 #ifdef CONFIG_MACB
132 void at91_macb_hw_init(void)
133 {
134 	at91_periph_clk_enable(ATMEL_ID_EMAC0);
135 
136 	at91_set_a_periph(AT91_PIO_PORTA, 19, 0);	/* ETXCK_EREFCK */
137 	at91_set_a_periph(AT91_PIO_PORTA, 17, 0);	/* ERXDV */
138 	at91_set_a_periph(AT91_PIO_PORTA, 14, 0);	/* ERX0 */
139 	at91_set_a_periph(AT91_PIO_PORTA, 15, 0);	/* ERX1 */
140 	at91_set_a_periph(AT91_PIO_PORTA, 18, 0);	/* ERXER */
141 	at91_set_a_periph(AT91_PIO_PORTA, 16, 0);	/* ETXEN */
142 	at91_set_a_periph(AT91_PIO_PORTA, 12, 0);	/* ETX0 */
143 	at91_set_a_periph(AT91_PIO_PORTA, 13, 0);	/* ETX1 */
144 	at91_set_a_periph(AT91_PIO_PORTA, 21, 0);	/* EMDIO */
145 	at91_set_a_periph(AT91_PIO_PORTA, 20, 0);	/* EMDC */
146 
147 #ifndef CONFIG_RMII
148 	at91_set_b_periph(AT91_PIO_PORTA, 28, 0);	/* ECRS */
149 	at91_set_b_periph(AT91_PIO_PORTA, 29, 0);	/* ECOL */
150 	at91_set_b_periph(AT91_PIO_PORTA, 25, 0);	/* ERX2 */
151 	at91_set_b_periph(AT91_PIO_PORTA, 26, 0);	/* ERX3 */
152 	at91_set_b_periph(AT91_PIO_PORTA, 27, 0);	/* ERXCK */
153 #if defined(CONFIG_AT91SAM9260EK)
154 	/*
155 	 * use PA10, PA11 for ETX2, ETX3.
156 	 * PA23 and PA24 are for TWI EEPROM
157 	 */
158 	at91_set_b_periph(AT91_PIO_PORTA, 10, 0);	/* ETX2 */
159 	at91_set_b_periph(AT91_PIO_PORTA, 11, 0);	/* ETX3 */
160 #else
161 	at91_set_b_periph(AT91_PIO_PORTA, 23, 0);	/* ETX2 */
162 	at91_set_b_periph(AT91_PIO_PORTA, 24, 0);	/* ETX3 */
163 #if defined(CONFIG_AT91SAM9G20)
164 	/* 9G20 BOOT ROM initializes those pins to multi-drive, undo that */
165 	at91_set_pio_multi_drive(AT91_PIO_PORTA, 23, 0);
166 	at91_set_pio_multi_drive(AT91_PIO_PORTA, 24, 0);
167 #endif
168 #endif
169 	at91_set_b_periph(AT91_PIO_PORTA, 22, 0);	/* ETXER */
170 #endif
171 }
172 #endif
173 
174 #if defined(CONFIG_GENERIC_ATMEL_MCI)
175 void at91_mci_hw_init(void)
176 {
177 	at91_periph_clk_enable(ATMEL_ID_MCI);
178 
179 	at91_set_a_periph(AT91_PIO_PORTA, 8, 1);	/* MCCK */
180 #if defined(CONFIG_ATMEL_MCI_PORTB)
181 	at91_set_b_periph(AT91_PIO_PORTA, 1, 1);	/* MCCDB */
182 	at91_set_b_periph(AT91_PIO_PORTA, 0, 1);	/* MCDB0 */
183 	at91_set_b_periph(AT91_PIO_PORTA, 5, 1);	/* MCDB1 */
184 	at91_set_b_periph(AT91_PIO_PORTA, 4, 1);	/* MCDB2 */
185 	at91_set_b_periph(AT91_PIO_PORTA, 3, 1);	/* MCDB3 */
186 #else
187 	at91_set_a_periph(AT91_PIO_PORTA, 7, 1);	/* MCCDA */
188 	at91_set_a_periph(AT91_PIO_PORTA, 6, 1);	/* MCDA0 */
189 	at91_set_a_periph(AT91_PIO_PORTA, 9, 1);	/* MCDA1 */
190 	at91_set_a_periph(AT91_PIO_PORTA, 10, 1);	/* MCDA2 */
191 	at91_set_a_periph(AT91_PIO_PORTA, 11, 1);	/* MCDA3 */
192 #endif
193 }
194 #endif
195 
196 void at91_sdram_hw_init(void)
197 {
198 	at91_set_a_periph(AT91_PIO_PORTC, 16, 0);
199 	at91_set_a_periph(AT91_PIO_PORTC, 17, 0);
200 	at91_set_a_periph(AT91_PIO_PORTC, 18, 0);
201 	at91_set_a_periph(AT91_PIO_PORTC, 19, 0);
202 	at91_set_a_periph(AT91_PIO_PORTC, 20, 0);
203 	at91_set_a_periph(AT91_PIO_PORTC, 21, 0);
204 	at91_set_a_periph(AT91_PIO_PORTC, 22, 0);
205 	at91_set_a_periph(AT91_PIO_PORTC, 23, 0);
206 	at91_set_a_periph(AT91_PIO_PORTC, 24, 0);
207 	at91_set_a_periph(AT91_PIO_PORTC, 25, 0);
208 	at91_set_a_periph(AT91_PIO_PORTC, 26, 0);
209 	at91_set_a_periph(AT91_PIO_PORTC, 27, 0);
210 	at91_set_a_periph(AT91_PIO_PORTC, 28, 0);
211 	at91_set_a_periph(AT91_PIO_PORTC, 29, 0);
212 	at91_set_a_periph(AT91_PIO_PORTC, 30, 0);
213 	at91_set_a_periph(AT91_PIO_PORTC, 31, 0);
214 }
215 
216 /* Platform data for the GPIOs */
217 static const struct at91_port_platdata at91sam9260_plat[] = {
218 	{ ATMEL_BASE_PIOA, "PA" },
219 	{ ATMEL_BASE_PIOB, "PB" },
220 	{ ATMEL_BASE_PIOC, "PC" },
221 };
222 
223 U_BOOT_DEVICES(at91sam9260_gpios) = {
224 	{ "gpio_at91", &at91sam9260_plat[0] },
225 	{ "gpio_at91", &at91sam9260_plat[1] },
226 	{ "gpio_at91", &at91sam9260_plat[2] },
227 };
228