1 /*
2  * (C) Copyright 2013
3  * NVIDIA Corporation <www.nvidia.com>
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7 
8 #ifndef _TEGRA124_GPIO_H_
9 #define _TEGRA124_GPIO_H_
10 
11 /*
12  * The Tegra124 GPIO controller has 256 GPIOS in 8 banks of 4 ports,
13  * each with 8 GPIOs.
14  */
15 #define TEGRA_GPIO_PORTS	4	/* number of ports per bank */
16 #define TEGRA_GPIO_BANKS	8	/* number of banks */
17 
18 #include <asm/arch-tegra/gpio.h>
19 
20 /* GPIO Controller registers for a single bank */
21 struct gpio_ctlr_bank {
22 	uint gpio_config[TEGRA_GPIO_PORTS];
23 	uint gpio_dir_out[TEGRA_GPIO_PORTS];
24 	uint gpio_out[TEGRA_GPIO_PORTS];
25 	uint gpio_in[TEGRA_GPIO_PORTS];
26 	uint gpio_int_status[TEGRA_GPIO_PORTS];
27 	uint gpio_int_enable[TEGRA_GPIO_PORTS];
28 	uint gpio_int_level[TEGRA_GPIO_PORTS];
29 	uint gpio_int_clear[TEGRA_GPIO_PORTS];
30 	uint gpio_masked_config[TEGRA_GPIO_PORTS];
31 	uint gpio_masked_dir_out[TEGRA_GPIO_PORTS];
32 	uint gpio_masked_out[TEGRA_GPIO_PORTS];
33 	uint gpio_masked_in[TEGRA_GPIO_PORTS];
34 	uint gpio_masked_int_status[TEGRA_GPIO_PORTS];
35 	uint gpio_masked_int_enable[TEGRA_GPIO_PORTS];
36 	uint gpio_masked_int_level[TEGRA_GPIO_PORTS];
37 	uint gpio_masked_int_clear[TEGRA_GPIO_PORTS];
38 };
39 
40 struct gpio_ctlr {
41 	struct gpio_ctlr_bank gpio_bank[TEGRA_GPIO_BANKS];
42 };
43 
44 #endif	/* _TEGRA124_GPIO_H_ */
45