1a2c08df3SKever Yang /* 2a2c08df3SKever Yang * (C) Copyright 2016 Rockchip Electronics Co., Ltd 3a2c08df3SKever Yang * 4a2c08df3SKever Yang * SPDX-License-Identifier: GPL-2.0+ 5a2c08df3SKever Yang */ 6a2c08df3SKever Yang 7a2c08df3SKever Yang #ifndef __SOC_ROCKCHIP_RK3399_GRF_H__ 8a2c08df3SKever Yang #define __SOC_ROCKCHIP_RK3399_GRF_H__ 9a2c08df3SKever Yang 10a2c08df3SKever Yang struct rk3399_grf_regs { 11a2c08df3SKever Yang u32 reserved[0x800]; 12a2c08df3SKever Yang u32 usb3_perf_con0; 13a2c08df3SKever Yang u32 usb3_perf_con1; 14a2c08df3SKever Yang u32 usb3_perf_con2; 15a2c08df3SKever Yang u32 usb3_perf_rd_max_latency_num; 16a2c08df3SKever Yang u32 usb3_perf_rd_latency_samp_num; 17a2c08df3SKever Yang u32 usb3_perf_rd_latency_acc_num; 18a2c08df3SKever Yang u32 usb3_perf_rd_axi_total_byte; 19a2c08df3SKever Yang u32 usb3_perf_wr_axi_total_byte; 20a2c08df3SKever Yang u32 usb3_perf_working_cnt; 21a2c08df3SKever Yang u32 reserved1[0x103]; 22a2c08df3SKever Yang u32 usb3otg0_con0; 23a2c08df3SKever Yang u32 usb3otg0_con1; 24a2c08df3SKever Yang u32 reserved2[2]; 25a2c08df3SKever Yang u32 usb3otg1_con0; 26a2c08df3SKever Yang u32 usb3otg1_con1; 27a2c08df3SKever Yang u32 reserved3[2]; 28a2c08df3SKever Yang u32 usb3otg0_status_lat0; 29a2c08df3SKever Yang u32 usb3otg0_status_lat1; 30a2c08df3SKever Yang u32 usb3otg0_status_cb; 31a2c08df3SKever Yang u32 reserved4; 32a2c08df3SKever Yang u32 usb3otg1_status_lat0; 33a2c08df3SKever Yang u32 usb3otg1_status_lat1; 34a2c08df3SKever Yang u32 usb3ogt1_status_cb; 35a2c08df3SKever Yang u32 reserved5[0x6e5]; 36a2c08df3SKever Yang u32 pcie_perf_con0; 37a2c08df3SKever Yang u32 pcie_perf_con1; 38a2c08df3SKever Yang u32 pcie_perf_con2; 39a2c08df3SKever Yang u32 pcie_perf_rd_max_latency_num; 40a2c08df3SKever Yang u32 pcie_perf_rd_latency_samp_num; 41a2c08df3SKever Yang u32 pcie_perf_rd_laterncy_acc_num; 42a2c08df3SKever Yang u32 pcie_perf_rd_axi_total_byte; 43a2c08df3SKever Yang u32 pcie_perf_wr_axi_total_byte; 44a2c08df3SKever Yang u32 pcie_perf_working_cnt; 45a2c08df3SKever Yang u32 reserved6[0x37]; 46a2c08df3SKever Yang u32 usb20_host0_con0; 47a2c08df3SKever Yang u32 usb20_host0_con1; 48a2c08df3SKever Yang u32 reserved7[2]; 49a2c08df3SKever Yang u32 usb20_host1_con0; 50a2c08df3SKever Yang u32 usb20_host1_con1; 51a2c08df3SKever Yang u32 reserved8[2]; 52a2c08df3SKever Yang u32 hsic_con0; 53a2c08df3SKever Yang u32 hsic_con1; 54a2c08df3SKever Yang u32 reserved9[6]; 55a2c08df3SKever Yang u32 grf_usbhost0_status; 56a2c08df3SKever Yang u32 grf_usbhost1_Status; 57a2c08df3SKever Yang u32 grf_hsic_status; 58a2c08df3SKever Yang u32 reserved10[0xc9]; 59a2c08df3SKever Yang u32 hsicphy_con0; 60a2c08df3SKever Yang u32 reserved11[3]; 61a2c08df3SKever Yang u32 usbphy0_ctrl[26]; 62a2c08df3SKever Yang u32 reserved12[6]; 63a2c08df3SKever Yang u32 usbphy1[26]; 64a2c08df3SKever Yang u32 reserved13[0x72f]; 65a2c08df3SKever Yang u32 soc_con9; 66a2c08df3SKever Yang u32 reserved14[0x0a]; 67a2c08df3SKever Yang u32 soc_con20; 68a2c08df3SKever Yang u32 soc_con21; 69a2c08df3SKever Yang u32 soc_con22; 70a2c08df3SKever Yang u32 soc_con23; 71a2c08df3SKever Yang u32 soc_con24; 72a2c08df3SKever Yang u32 soc_con25; 73a2c08df3SKever Yang u32 soc_con26; 74a2c08df3SKever Yang u32 reserved15[0xf65]; 75a2c08df3SKever Yang u32 cpu_con[4]; 76a2c08df3SKever Yang u32 reserved16[0x1c]; 77a2c08df3SKever Yang u32 cpu_status[6]; 78a2c08df3SKever Yang u32 reserved17[0x1a]; 79a2c08df3SKever Yang u32 a53_perf_con[4]; 80a2c08df3SKever Yang u32 a53_perf_rd_mon_st; 81a2c08df3SKever Yang u32 a53_perf_rd_mon_end; 82a2c08df3SKever Yang u32 a53_perf_wr_mon_st; 83a2c08df3SKever Yang u32 a53_perf_wr_mon_end; 84a2c08df3SKever Yang u32 a53_perf_rd_max_latency_num; 85a2c08df3SKever Yang u32 a53_perf_rd_latency_samp_num; 86a2c08df3SKever Yang u32 a53_perf_rd_laterncy_acc_num; 87a2c08df3SKever Yang u32 a53_perf_rd_axi_total_byte; 88a2c08df3SKever Yang u32 a53_perf_wr_axi_total_byte; 89a2c08df3SKever Yang u32 a53_perf_working_cnt; 90a2c08df3SKever Yang u32 a53_perf_int_status; 91a2c08df3SKever Yang u32 reserved18[0x31]; 92a2c08df3SKever Yang u32 a72_perf_con[4]; 93a2c08df3SKever Yang u32 a72_perf_rd_mon_st; 94a2c08df3SKever Yang u32 a72_perf_rd_mon_end; 95a2c08df3SKever Yang u32 a72_perf_wr_mon_st; 96a2c08df3SKever Yang u32 a72_perf_wr_mon_end; 97a2c08df3SKever Yang u32 a72_perf_rd_max_latency_num; 98a2c08df3SKever Yang u32 a72_perf_rd_latency_samp_num; 99a2c08df3SKever Yang u32 a72_perf_rd_laterncy_acc_num; 100a2c08df3SKever Yang u32 a72_perf_rd_axi_total_byte; 101a2c08df3SKever Yang u32 a72_perf_wr_axi_total_byte; 102a2c08df3SKever Yang u32 a72_perf_working_cnt; 103a2c08df3SKever Yang u32 a72_perf_int_status; 104a2c08df3SKever Yang u32 reserved19[0x7f6]; 105a2c08df3SKever Yang u32 soc_con5; 106a2c08df3SKever Yang u32 soc_con6; 107a2c08df3SKever Yang u32 reserved20[0x779]; 108a2c08df3SKever Yang u32 gpio2a_iomux; 109a2c08df3SKever Yang union { 110a2c08df3SKever Yang u32 iomux_spi2; 111a2c08df3SKever Yang u32 gpio2b_iomux; 112a2c08df3SKever Yang }; 113a2c08df3SKever Yang union { 114a2c08df3SKever Yang u32 gpio2c_iomux; 115a2c08df3SKever Yang u32 iomux_spi5; 116a2c08df3SKever Yang }; 117a2c08df3SKever Yang u32 gpio2d_iomux; 118a2c08df3SKever Yang union { 119a2c08df3SKever Yang u32 gpio3a_iomux; 120a2c08df3SKever Yang u32 iomux_spi0; 121a2c08df3SKever Yang }; 122a2c08df3SKever Yang u32 gpio3b_iomux; 123a2c08df3SKever Yang u32 gpio3c_iomux; 124a2c08df3SKever Yang union { 125a2c08df3SKever Yang u32 iomux_i2s0; 126a2c08df3SKever Yang u32 gpio3d_iomux; 127a2c08df3SKever Yang }; 128a2c08df3SKever Yang union { 129a2c08df3SKever Yang u32 iomux_i2sclk; 130a2c08df3SKever Yang u32 gpio4a_iomux; 131a2c08df3SKever Yang }; 132a2c08df3SKever Yang union { 133a2c08df3SKever Yang u32 iomux_sdmmc; 134a2c08df3SKever Yang u32 iomux_uart2a; 135a2c08df3SKever Yang u32 gpio4b_iomux; 136a2c08df3SKever Yang }; 137a2c08df3SKever Yang union { 138a2c08df3SKever Yang u32 iomux_pwm_0; 139a2c08df3SKever Yang u32 iomux_pwm_1; 140a2c08df3SKever Yang u32 iomux_uart2b; 141a2c08df3SKever Yang u32 iomux_uart2c; 142a2c08df3SKever Yang u32 iomux_edp_hotplug; 143a2c08df3SKever Yang u32 gpio4c_iomux; 144a2c08df3SKever Yang }; 145a2c08df3SKever Yang u32 gpio4d_iomux; 146a2c08df3SKever Yang u32 reserved21[4]; 1471f08aa1cSPhilipp Tomsich u32 gpio2_p[4]; 1481f08aa1cSPhilipp Tomsich u32 gpio3_p[4]; 1491f08aa1cSPhilipp Tomsich u32 gpio4_p[4]; 150a2c08df3SKever Yang u32 reserved22[4]; 151a2c08df3SKever Yang u32 gpio2_sr[3][4]; 152a2c08df3SKever Yang u32 reserved23[4]; 153a2c08df3SKever Yang u32 gpio2_smt[3][4]; 154602778d3SKever Yang u32 reserved24[(0xe100 - 0xe0ec)/4 - 1]; 155602778d3SKever Yang u32 gpio2_e[4]; 156602778d3SKever Yang u32 gpio3_e[7]; 157602778d3SKever Yang u32 gpio4_e[5]; 158602778d3SKever Yang u32 reserved24a[(0xe200 - 0xe13c)/4 - 1]; 159a2c08df3SKever Yang u32 soc_con0; 160a2c08df3SKever Yang u32 soc_con1; 161a2c08df3SKever Yang u32 soc_con2; 162a2c08df3SKever Yang u32 soc_con3; 163a2c08df3SKever Yang u32 soc_con4; 164a2c08df3SKever Yang u32 soc_con5_pcie; 165a2c08df3SKever Yang u32 reserved25; 166a2c08df3SKever Yang u32 soc_con7; 167a2c08df3SKever Yang u32 soc_con8; 168a2c08df3SKever Yang u32 soc_con9_pcie; 169a2c08df3SKever Yang u32 reserved26[0x1e]; 170a2c08df3SKever Yang u32 soc_status[6]; 171a2c08df3SKever Yang u32 reserved27[0x32]; 172a2c08df3SKever Yang u32 ddrc0_con0; 173a2c08df3SKever Yang u32 ddrc0_con1; 174a2c08df3SKever Yang u32 ddrc1_con0; 175a2c08df3SKever Yang u32 ddrc1_con1; 176a2c08df3SKever Yang u32 reserved28[0xac]; 177a2c08df3SKever Yang u32 io_vsel; 178a2c08df3SKever Yang u32 saradc_testbit; 179a2c08df3SKever Yang u32 tsadc_testbit_l; 180a2c08df3SKever Yang u32 tsadc_testbit_h; 181a2c08df3SKever Yang u32 reserved29[0x6c]; 182a2c08df3SKever Yang u32 chip_id_addr; 183a2c08df3SKever Yang u32 reserved30[0x1f]; 184a2c08df3SKever Yang u32 fast_boot_addr; 185a2c08df3SKever Yang u32 reserved31[0x1df]; 186a2c08df3SKever Yang u32 emmccore_con[12]; 187a2c08df3SKever Yang u32 reserved32[4]; 188a2c08df3SKever Yang u32 emmccore_status[4]; 189a2c08df3SKever Yang u32 reserved33[0x1cc]; 190a2c08df3SKever Yang u32 emmcphy_con[7]; 191a2c08df3SKever Yang u32 reserved34; 192a2c08df3SKever Yang u32 emmcphy_status; 193a2c08df3SKever Yang }; 194a2c08df3SKever Yang check_member(rk3399_grf_regs, emmcphy_status, 0xf7a0); 195a2c08df3SKever Yang 196a2c08df3SKever Yang struct rk3399_pmugrf_regs { 197a2c08df3SKever Yang union { 198a2c08df3SKever Yang u32 iomux_pwm_3a; 199a2c08df3SKever Yang u32 gpio0a_iomux; 200a2c08df3SKever Yang }; 201a2c08df3SKever Yang u32 gpio0b_iomux; 202a2c08df3SKever Yang u32 reserved0[2]; 203a2c08df3SKever Yang union { 204a2c08df3SKever Yang u32 spi1_rxd; 205a2c08df3SKever Yang u32 tsadc_int; 206a2c08df3SKever Yang u32 gpio1a_iomux; 207a2c08df3SKever Yang }; 208a2c08df3SKever Yang union { 209a2c08df3SKever Yang u32 spi1_csclktx; 210a2c08df3SKever Yang u32 iomux_pwm_3b; 211a2c08df3SKever Yang u32 iomux_i2c0_sda; 212a2c08df3SKever Yang u32 gpio1b_iomux; 213a2c08df3SKever Yang }; 214a2c08df3SKever Yang union { 215a2c08df3SKever Yang u32 iomux_pwm_2; 216a2c08df3SKever Yang u32 iomux_i2c0_scl; 217a2c08df3SKever Yang u32 gpio1c_iomux; 218a2c08df3SKever Yang }; 219a2c08df3SKever Yang u32 gpio1d_iomux; 220a2c08df3SKever Yang u32 reserved1[8]; 2211f08aa1cSPhilipp Tomsich u32 gpio0_p[2]; 2221f08aa1cSPhilipp Tomsich u32 reserved2[2]; 2231f08aa1cSPhilipp Tomsich u32 gpio1_p[4]; 224a2c08df3SKever Yang u32 reserved3[8]; 225a2c08df3SKever Yang u32 gpio0a_e; 226a2c08df3SKever Yang u32 reserved4; 227a2c08df3SKever Yang u32 gpio0b_e; 228a2c08df3SKever Yang u32 reserved5[5]; 229a2c08df3SKever Yang u32 gpio1a_e; 230a2c08df3SKever Yang u32 reserved6; 231a2c08df3SKever Yang u32 gpio1b_e; 232a2c08df3SKever Yang u32 reserved7; 233a2c08df3SKever Yang u32 gpio1c_e; 234a2c08df3SKever Yang u32 reserved8; 235a2c08df3SKever Yang u32 gpio1d_e; 236a2c08df3SKever Yang u32 reserved9[0x11]; 237a2c08df3SKever Yang u32 gpio0l_sr; 238a2c08df3SKever Yang u32 reserved10; 239a2c08df3SKever Yang u32 gpio1l_sr; 240a2c08df3SKever Yang u32 gpio1h_sr; 241a2c08df3SKever Yang u32 reserved11[4]; 242a2c08df3SKever Yang u32 gpio0a_smt; 243a2c08df3SKever Yang u32 gpio0b_smt; 244a2c08df3SKever Yang u32 reserved12[2]; 245a2c08df3SKever Yang u32 gpio1a_smt; 246a2c08df3SKever Yang u32 gpio1b_smt; 247a2c08df3SKever Yang u32 gpio1c_smt; 248a2c08df3SKever Yang u32 gpio1d_smt; 249a2c08df3SKever Yang u32 reserved13[8]; 250a2c08df3SKever Yang u32 gpio0l_he; 251a2c08df3SKever Yang u32 reserved14; 252a2c08df3SKever Yang u32 gpio1l_he; 253a2c08df3SKever Yang u32 gpio1h_he; 254a2c08df3SKever Yang u32 reserved15[4]; 255a2c08df3SKever Yang u32 soc_con0; 256a2c08df3SKever Yang u32 reserved16[9]; 257a2c08df3SKever Yang u32 soc_con10; 258a2c08df3SKever Yang u32 soc_con11; 259a2c08df3SKever Yang u32 reserved17[0x24]; 260a2c08df3SKever Yang u32 pmupvtm_con0; 261a2c08df3SKever Yang u32 pmupvtm_con1; 262a2c08df3SKever Yang u32 pmupvtm_status0; 263a2c08df3SKever Yang u32 pmupvtm_status1; 264a2c08df3SKever Yang u32 grf_osc_e; 265a2c08df3SKever Yang u32 reserved18[0x2b]; 266a2c08df3SKever Yang u32 os_reg0; 267a2c08df3SKever Yang u32 os_reg1; 268a2c08df3SKever Yang u32 os_reg2; 269a2c08df3SKever Yang u32 os_reg3; 270a2c08df3SKever Yang }; 271a2c08df3SKever Yang check_member(rk3399_pmugrf_regs, os_reg3, 0x30c); 272a2c08df3SKever Yang 273a2c08df3SKever Yang struct rk3399_pmusgrf_regs { 274a2c08df3SKever Yang u32 ddr_rgn_con[35]; 275a2c08df3SKever Yang u32 reserved[0x1fe5]; 276a2c08df3SKever Yang u32 soc_con8; 277a2c08df3SKever Yang u32 soc_con9; 278a2c08df3SKever Yang u32 soc_con10; 279a2c08df3SKever Yang u32 soc_con11; 280a2c08df3SKever Yang u32 soc_con12; 281a2c08df3SKever Yang u32 soc_con13; 282a2c08df3SKever Yang u32 soc_con14; 283a2c08df3SKever Yang u32 soc_con15; 284a2c08df3SKever Yang u32 reserved1[3]; 285a2c08df3SKever Yang u32 soc_con19; 286a2c08df3SKever Yang u32 soc_con20; 287a2c08df3SKever Yang u32 soc_con21; 288a2c08df3SKever Yang u32 soc_con22; 289a2c08df3SKever Yang u32 reserved2[0x29]; 290a2c08df3SKever Yang u32 perilp_con[9]; 291a2c08df3SKever Yang u32 reserved4[7]; 292a2c08df3SKever Yang u32 perilp_status; 293a2c08df3SKever Yang u32 reserved5[0xfaf]; 294a2c08df3SKever Yang u32 soc_con0; 295a2c08df3SKever Yang u32 soc_con1; 296a2c08df3SKever Yang u32 reserved6[0x3e]; 297a2c08df3SKever Yang u32 pmu_con[9]; 298a2c08df3SKever Yang u32 reserved7[0x17]; 299a2c08df3SKever Yang u32 fast_boot_addr; 300a2c08df3SKever Yang u32 reserved8[0x1f]; 301a2c08df3SKever Yang u32 efuse_prg_mask; 302a2c08df3SKever Yang u32 efuse_read_mask; 303a2c08df3SKever Yang u32 reserved9[0x0e]; 304a2c08df3SKever Yang u32 pmu_slv_con0; 305a2c08df3SKever Yang u32 pmu_slv_con1; 306a2c08df3SKever Yang u32 reserved10[0x771]; 307a2c08df3SKever Yang u32 soc_con3; 308a2c08df3SKever Yang u32 soc_con4; 309a2c08df3SKever Yang u32 soc_con5; 310a2c08df3SKever Yang u32 soc_con6; 311a2c08df3SKever Yang u32 soc_con7; 312a2c08df3SKever Yang u32 reserved11[8]; 313a2c08df3SKever Yang u32 soc_con16; 314a2c08df3SKever Yang u32 soc_con17; 315a2c08df3SKever Yang u32 soc_con18; 316a2c08df3SKever Yang u32 reserved12[0xdd]; 317a2c08df3SKever Yang u32 slv_secure_con0; 318a2c08df3SKever Yang u32 slv_secure_con1; 319a2c08df3SKever Yang u32 reserved13; 320a2c08df3SKever Yang u32 slv_secure_con2; 321a2c08df3SKever Yang u32 slv_secure_con3; 322a2c08df3SKever Yang u32 slv_secure_con4; 323a2c08df3SKever Yang }; 324a2c08df3SKever Yang check_member(rk3399_pmusgrf_regs, slv_secure_con4, 0xe3d4); 325a2c08df3SKever Yang 326fa72de10SKever Yang enum { 327fa72de10SKever Yang /* GRF_GPIO2B_IOMUX */ 328fa72de10SKever Yang GRF_GPIO2B1_SEL_SHIFT = 0, 329fa72de10SKever Yang GRF_GPIO2B1_SEL_MASK = 3 << GRF_GPIO2B1_SEL_SHIFT, 330fa72de10SKever Yang GRF_SPI2TPM_RXD = 1, 331fa72de10SKever Yang GRF_GPIO2B2_SEL_SHIFT = 2, 332fa72de10SKever Yang GRF_GPIO2B2_SEL_MASK = 3 << GRF_GPIO2B2_SEL_SHIFT, 333fa72de10SKever Yang GRF_SPI2TPM_TXD = 1, 334fa72de10SKever Yang GRF_GPIO2B3_SEL_SHIFT = 6, 335fa72de10SKever Yang GRF_GPIO2B3_SEL_MASK = 3 << GRF_GPIO2B3_SEL_SHIFT, 336fa72de10SKever Yang GRF_SPI2TPM_CLK = 1, 337fa72de10SKever Yang GRF_GPIO2B4_SEL_SHIFT = 8, 338fa72de10SKever Yang GRF_GPIO2B4_SEL_MASK = 3 << GRF_GPIO2B4_SEL_SHIFT, 339fa72de10SKever Yang GRF_SPI2TPM_CSN0 = 1, 340fa72de10SKever Yang 3417ee16de5SPhilipp Tomsich /* GRF_GPIO2C_IOMUX */ 3427ee16de5SPhilipp Tomsich GRF_GPIO2C0_SEL_SHIFT = 0, 3437ee16de5SPhilipp Tomsich GRF_GPIO2C0_SEL_MASK = 3 << GRF_GPIO2C0_SEL_SHIFT, 3447ee16de5SPhilipp Tomsich GRF_UART0BT_SIN = 1, 3457ee16de5SPhilipp Tomsich GRF_GPIO2C1_SEL_SHIFT = 2, 3467ee16de5SPhilipp Tomsich GRF_GPIO2C1_SEL_MASK = 3 << GRF_GPIO2C1_SEL_SHIFT, 3477ee16de5SPhilipp Tomsich GRF_UART0BT_SOUT = 1, 348315e6a38SPhilipp Tomsich GRF_GPIO2C4_SEL_SHIFT = 8, 349315e6a38SPhilipp Tomsich GRF_GPIO2C4_SEL_MASK = 3 << GRF_GPIO2C4_SEL_SHIFT, 350315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_RXD = 2, 351315e6a38SPhilipp Tomsich GRF_GPIO2C5_SEL_SHIFT = 10, 352315e6a38SPhilipp Tomsich GRF_GPIO2C5_SEL_MASK = 3 << GRF_GPIO2C5_SEL_SHIFT, 353315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_TXD = 2, 354315e6a38SPhilipp Tomsich GRF_GPIO2C6_SEL_SHIFT = 12, 355315e6a38SPhilipp Tomsich GRF_GPIO2C6_SEL_MASK = 3 << GRF_GPIO2C6_SEL_SHIFT, 356315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_CLK = 2, 357315e6a38SPhilipp Tomsich GRF_GPIO2C7_SEL_SHIFT = 14, 358315e6a38SPhilipp Tomsich GRF_GPIO2C7_SEL_MASK = 3 << GRF_GPIO2C7_SEL_SHIFT, 359315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_CSN0 = 2, 3607ee16de5SPhilipp Tomsich 361fa72de10SKever Yang /* GRF_GPIO3A_IOMUX */ 362476f7090SPhilipp Tomsich GRF_GPIO3A0_SEL_SHIFT = 0, 363476f7090SPhilipp Tomsich GRF_GPIO3A0_SEL_MASK = 3 << GRF_GPIO3A0_SEL_SHIFT, 364476f7090SPhilipp Tomsich GRF_MAC_TXD2 = 1, 365476f7090SPhilipp Tomsich GRF_GPIO3A1_SEL_SHIFT = 2, 366476f7090SPhilipp Tomsich GRF_GPIO3A1_SEL_MASK = 3 << GRF_GPIO3A1_SEL_SHIFT, 367476f7090SPhilipp Tomsich GRF_MAC_TXD3 = 1, 368476f7090SPhilipp Tomsich GRF_GPIO3A2_SEL_SHIFT = 4, 369476f7090SPhilipp Tomsich GRF_GPIO3A2_SEL_MASK = 3 << GRF_GPIO3A2_SEL_SHIFT, 370476f7090SPhilipp Tomsich GRF_MAC_RXD2 = 1, 371476f7090SPhilipp Tomsich GRF_GPIO3A3_SEL_SHIFT = 6, 372476f7090SPhilipp Tomsich GRF_GPIO3A3_SEL_MASK = 3 << GRF_GPIO3A3_SEL_SHIFT, 373476f7090SPhilipp Tomsich GRF_MAC_RXD3 = 1, 374fa72de10SKever Yang GRF_GPIO3A4_SEL_SHIFT = 8, 375fa72de10SKever Yang GRF_GPIO3A4_SEL_MASK = 3 << GRF_GPIO3A4_SEL_SHIFT, 376476f7090SPhilipp Tomsich GRF_MAC_TXD0 = 1, 377fa72de10SKever Yang GRF_SPI0NORCODEC_RXD = 2, 378fa72de10SKever Yang GRF_GPIO3A5_SEL_SHIFT = 10, 379fa72de10SKever Yang GRF_GPIO3A5_SEL_MASK = 3 << GRF_GPIO3A5_SEL_SHIFT, 380476f7090SPhilipp Tomsich GRF_MAC_TXD1 = 1, 381fa72de10SKever Yang GRF_SPI0NORCODEC_TXD = 2, 382fa72de10SKever Yang GRF_GPIO3A6_SEL_SHIFT = 12, 383fa72de10SKever Yang GRF_GPIO3A6_SEL_MASK = 3 << GRF_GPIO3A6_SEL_SHIFT, 384476f7090SPhilipp Tomsich GRF_MAC_RXD0 = 1, 385fa72de10SKever Yang GRF_SPI0NORCODEC_CLK = 2, 386fa72de10SKever Yang GRF_GPIO3A7_SEL_SHIFT = 14, 387fa72de10SKever Yang GRF_GPIO3A7_SEL_MASK = 3 << GRF_GPIO3A7_SEL_SHIFT, 388476f7090SPhilipp Tomsich GRF_MAC_RXD1 = 1, 389fa72de10SKever Yang GRF_SPI0NORCODEC_CSN0 = 2, 390fa72de10SKever Yang 391fa72de10SKever Yang /* GRF_GPIO3B_IOMUX */ 392fa72de10SKever Yang GRF_GPIO3B0_SEL_SHIFT = 0, 393fa72de10SKever Yang GRF_GPIO3B0_SEL_MASK = 3 << GRF_GPIO3B0_SEL_SHIFT, 394476f7090SPhilipp Tomsich GRF_MAC_MDC = 1, 395fa72de10SKever Yang GRF_SPI0NORCODEC_CSN1 = 2, 396476f7090SPhilipp Tomsich GRF_GPIO3B1_SEL_SHIFT = 2, 397476f7090SPhilipp Tomsich GRF_GPIO3B1_SEL_MASK = 3 << GRF_GPIO3B1_SEL_SHIFT, 398476f7090SPhilipp Tomsich GRF_MAC_RXDV = 1, 399476f7090SPhilipp Tomsich GRF_GPIO3B3_SEL_SHIFT = 6, 400476f7090SPhilipp Tomsich GRF_GPIO3B3_SEL_MASK = 3 << GRF_GPIO3B3_SEL_SHIFT, 401476f7090SPhilipp Tomsich GRF_MAC_CLK = 1, 402476f7090SPhilipp Tomsich GRF_GPIO3B4_SEL_SHIFT = 8, 403476f7090SPhilipp Tomsich GRF_GPIO3B4_SEL_MASK = 3 << GRF_GPIO3B4_SEL_SHIFT, 404476f7090SPhilipp Tomsich GRF_MAC_TXEN = 1, 405476f7090SPhilipp Tomsich GRF_GPIO3B5_SEL_SHIFT = 10, 406476f7090SPhilipp Tomsich GRF_GPIO3B5_SEL_MASK = 3 << GRF_GPIO3B5_SEL_SHIFT, 407476f7090SPhilipp Tomsich GRF_MAC_MDIO = 1, 408476f7090SPhilipp Tomsich GRF_GPIO3B6_SEL_SHIFT = 12, 409476f7090SPhilipp Tomsich GRF_GPIO3B6_SEL_MASK = 3 << GRF_GPIO3B6_SEL_SHIFT, 410476f7090SPhilipp Tomsich GRF_MAC_RXCLK = 1, 411476f7090SPhilipp Tomsich 412476f7090SPhilipp Tomsich /* GRF_GPIO3C_IOMUX */ 413476f7090SPhilipp Tomsich GRF_GPIO3C1_SEL_SHIFT = 2, 414476f7090SPhilipp Tomsich GRF_GPIO3C1_SEL_MASK = 3 << GRF_GPIO3C1_SEL_SHIFT, 415476f7090SPhilipp Tomsich GRF_MAC_TXCLK = 1, 416fa72de10SKever Yang 417fa72de10SKever Yang /* GRF_GPIO4B_IOMUX */ 418fa72de10SKever Yang GRF_GPIO4B0_SEL_SHIFT = 0, 419fa72de10SKever Yang GRF_GPIO4B0_SEL_MASK = 3 << GRF_GPIO4B0_SEL_SHIFT, 420fa72de10SKever Yang GRF_SDMMC_DATA0 = 1, 421fa72de10SKever Yang GRF_UART2DBGA_SIN = 2, 422fa72de10SKever Yang GRF_GPIO4B1_SEL_SHIFT = 2, 423fa72de10SKever Yang GRF_GPIO4B1_SEL_MASK = 3 << GRF_GPIO4B1_SEL_SHIFT, 424fa72de10SKever Yang GRF_SDMMC_DATA1 = 1, 425fa72de10SKever Yang GRF_UART2DBGA_SOUT = 2, 426fa72de10SKever Yang GRF_GPIO4B2_SEL_SHIFT = 4, 427fa72de10SKever Yang GRF_GPIO4B2_SEL_MASK = 3 << GRF_GPIO4B2_SEL_SHIFT, 428fa72de10SKever Yang GRF_SDMMC_DATA2 = 1, 429fa72de10SKever Yang GRF_GPIO4B3_SEL_SHIFT = 6, 430fa72de10SKever Yang GRF_GPIO4B3_SEL_MASK = 3 << GRF_GPIO4B3_SEL_SHIFT, 431fa72de10SKever Yang GRF_SDMMC_DATA3 = 1, 432fa72de10SKever Yang GRF_GPIO4B4_SEL_SHIFT = 8, 433fa72de10SKever Yang GRF_GPIO4B4_SEL_MASK = 3 << GRF_GPIO4B4_SEL_SHIFT, 434fa72de10SKever Yang GRF_SDMMC_CLKOUT = 1, 435fa72de10SKever Yang GRF_GPIO4B5_SEL_SHIFT = 10, 436fa72de10SKever Yang GRF_GPIO4B5_SEL_MASK = 3 << GRF_GPIO4B5_SEL_SHIFT, 437fa72de10SKever Yang GRF_SDMMC_CMD = 1, 438fa72de10SKever Yang 439fa72de10SKever Yang /* GRF_GPIO4C_IOMUX */ 440fa72de10SKever Yang GRF_GPIO4C0_SEL_SHIFT = 0, 441fa72de10SKever Yang GRF_GPIO4C0_SEL_MASK = 3 << GRF_GPIO4C0_SEL_SHIFT, 442fa72de10SKever Yang GRF_UART2DGBB_SIN = 2, 443*26e2e404SPhilipp Tomsich GRF_HDMII2C_SCL = 3, 444fa72de10SKever Yang GRF_GPIO4C1_SEL_SHIFT = 2, 445fa72de10SKever Yang GRF_GPIO4C1_SEL_MASK = 3 << GRF_GPIO4C1_SEL_SHIFT, 446fa72de10SKever Yang GRF_UART2DGBB_SOUT = 2, 447*26e2e404SPhilipp Tomsich GRF_HDMII2C_SDA = 3, 448fa72de10SKever Yang GRF_GPIO4C2_SEL_SHIFT = 4, 449fa72de10SKever Yang GRF_GPIO4C2_SEL_MASK = 3 << GRF_GPIO4C2_SEL_SHIFT, 450fa72de10SKever Yang GRF_PWM_0 = 1, 451fa72de10SKever Yang GRF_GPIO4C3_SEL_SHIFT = 6, 452fa72de10SKever Yang GRF_GPIO4C3_SEL_MASK = 3 << GRF_GPIO4C3_SEL_SHIFT, 453fa72de10SKever Yang GRF_UART2DGBC_SIN = 1, 454fa72de10SKever Yang GRF_GPIO4C4_SEL_SHIFT = 8, 455fa72de10SKever Yang GRF_GPIO4C4_SEL_MASK = 3 << GRF_GPIO4C4_SEL_SHIFT, 456fa72de10SKever Yang GRF_UART2DBGC_SOUT = 1, 457fa72de10SKever Yang GRF_GPIO4C6_SEL_SHIFT = 12, 458fa72de10SKever Yang GRF_GPIO4C6_SEL_MASK = 3 << GRF_GPIO4C6_SEL_SHIFT, 459fa72de10SKever Yang GRF_PWM_1 = 1, 460fa72de10SKever Yang 461602778d3SKever Yang /* GRF_GPIO3A_E01 */ 462602778d3SKever Yang GRF_GPIO3A0_E_SHIFT = 0, 463602778d3SKever Yang GRF_GPIO3A0_E_MASK = 7 << GRF_GPIO3A0_E_SHIFT, 464602778d3SKever Yang GRF_GPIO3A1_E_SHIFT = 3, 465602778d3SKever Yang GRF_GPIO3A1_E_MASK = 7 << GRF_GPIO3A1_E_SHIFT, 466602778d3SKever Yang GRF_GPIO3A2_E_SHIFT = 6, 467602778d3SKever Yang GRF_GPIO3A2_E_MASK = 7 << GRF_GPIO3A2_E_SHIFT, 468602778d3SKever Yang GRF_GPIO3A3_E_SHIFT = 9, 469602778d3SKever Yang GRF_GPIO3A3_E_MASK = 7 << GRF_GPIO3A3_E_SHIFT, 470602778d3SKever Yang GRF_GPIO3A4_E_SHIFT = 12, 471602778d3SKever Yang GRF_GPIO3A4_E_MASK = 7 << GRF_GPIO3A4_E_SHIFT, 472602778d3SKever Yang GRF_GPIO3A5_E0_SHIFT = 15, 473602778d3SKever Yang GRF_GPIO3A5_E0_MASK = 1 << GRF_GPIO3A5_E0_SHIFT, 474602778d3SKever Yang 475602778d3SKever Yang /* GRF_GPIO3A_E2 */ 476602778d3SKever Yang GRF_GPIO3A5_E12_SHIFT = 0, 477602778d3SKever Yang GRF_GPIO3A5_E12_MASK = 3 << GRF_GPIO3A5_E12_SHIFT, 478602778d3SKever Yang GRF_GPIO3A6_E_SHIFT = 2, 479602778d3SKever Yang GRF_GPIO3A6_E_MASK = 7 << GRF_GPIO3A6_E_SHIFT, 480602778d3SKever Yang GRF_GPIO3A7_E_SHIFT = 5, 481602778d3SKever Yang GRF_GPIO3A7_E_MASK = 7 << GRF_GPIO3A7_E_SHIFT, 482602778d3SKever Yang 483602778d3SKever Yang /* GRF_GPIO3B_E01 */ 484602778d3SKever Yang GRF_GPIO3B0_E_SHIFT = 0, 485602778d3SKever Yang GRF_GPIO3B0_E_MASK = 7 << GRF_GPIO3B0_E_SHIFT, 486602778d3SKever Yang GRF_GPIO3B1_E_SHIFT = 3, 487602778d3SKever Yang GRF_GPIO3B1_E_MASK = 7 << GRF_GPIO3B1_E_SHIFT, 488602778d3SKever Yang GRF_GPIO3B2_E_SHIFT = 6, 489602778d3SKever Yang GRF_GPIO3B2_E_MASK = 7 << GRF_GPIO3B2_E_SHIFT, 490602778d3SKever Yang GRF_GPIO3B3_E_SHIFT = 9, 491602778d3SKever Yang GRF_GPIO3B3_E_MASK = 7 << GRF_GPIO3B3_E_SHIFT, 492602778d3SKever Yang GRF_GPIO3B4_E_SHIFT = 12, 493602778d3SKever Yang GRF_GPIO3B4_E_MASK = 7 << GRF_GPIO3B4_E_SHIFT, 494602778d3SKever Yang GRF_GPIO3B5_E0_SHIFT = 15, 495602778d3SKever Yang GRF_GPIO3B5_E0_MASK = 1 << GRF_GPIO3B5_E0_SHIFT, 496602778d3SKever Yang 497602778d3SKever Yang /* GRF_GPIO3A_E2 */ 498602778d3SKever Yang GRF_GPIO3B5_E12_SHIFT = 0, 499602778d3SKever Yang GRF_GPIO3B5_E12_MASK = 3 << GRF_GPIO3B5_E12_SHIFT, 500602778d3SKever Yang GRF_GPIO3B6_E_SHIFT = 2, 501602778d3SKever Yang GRF_GPIO3B6_E_MASK = 7 << GRF_GPIO3B6_E_SHIFT, 502602778d3SKever Yang GRF_GPIO3B7_E_SHIFT = 5, 503602778d3SKever Yang GRF_GPIO3B7_E_MASK = 7 << GRF_GPIO3B7_E_SHIFT, 504602778d3SKever Yang 505602778d3SKever Yang /* GRF_GPIO3C_E01 */ 506602778d3SKever Yang GRF_GPIO3C0_E_SHIFT = 0, 507602778d3SKever Yang GRF_GPIO3C0_E_MASK = 7 << GRF_GPIO3C0_E_SHIFT, 508602778d3SKever Yang GRF_GPIO3C1_E_SHIFT = 3, 509602778d3SKever Yang GRF_GPIO3C1_E_MASK = 7 << GRF_GPIO3C1_E_SHIFT, 510602778d3SKever Yang GRF_GPIO3C2_E_SHIFT = 6, 511602778d3SKever Yang GRF_GPIO3C2_E_MASK = 7 << GRF_GPIO3C2_E_SHIFT, 512602778d3SKever Yang GRF_GPIO3C3_E_SHIFT = 9, 513602778d3SKever Yang GRF_GPIO3C3_E_MASK = 7 << GRF_GPIO3C3_E_SHIFT, 514602778d3SKever Yang GRF_GPIO3C4_E_SHIFT = 12, 515602778d3SKever Yang GRF_GPIO3C4_E_MASK = 7 << GRF_GPIO3C4_E_SHIFT, 516602778d3SKever Yang GRF_GPIO3C5_E0_SHIFT = 15, 517602778d3SKever Yang GRF_GPIO3C5_E0_MASK = 1 << GRF_GPIO3C5_E0_SHIFT, 518602778d3SKever Yang 519602778d3SKever Yang /* GRF_GPIO3C_E2 */ 520602778d3SKever Yang GRF_GPIO3C5_E12_SHIFT = 0, 521602778d3SKever Yang GRF_GPIO3C5_E12_MASK = 3 << GRF_GPIO3C5_E12_SHIFT, 522602778d3SKever Yang GRF_GPIO3C6_E_SHIFT = 2, 523602778d3SKever Yang GRF_GPIO3C6_E_MASK = 7 << GRF_GPIO3C6_E_SHIFT, 524602778d3SKever Yang GRF_GPIO3C7_E_SHIFT = 5, 525602778d3SKever Yang GRF_GPIO3C7_E_MASK = 7 << GRF_GPIO3C7_E_SHIFT, 526602778d3SKever Yang 527fa72de10SKever Yang /* GRF_SOC_CON7 */ 528fa72de10SKever Yang GRF_UART_DBG_SEL_SHIFT = 10, 529fa72de10SKever Yang GRF_UART_DBG_SEL_MASK = 3 << GRF_UART_DBG_SEL_SHIFT, 530fa72de10SKever Yang GRF_UART_DBG_SEL_C = 2, 531fa72de10SKever Yang 532fa72de10SKever Yang /* PMUGRF_GPIO0A_IOMUX */ 533fa72de10SKever Yang PMUGRF_GPIO0A6_SEL_SHIFT = 12, 534fa72de10SKever Yang PMUGRF_GPIO0A6_SEL_MASK = 3 << PMUGRF_GPIO0A6_SEL_SHIFT, 535fa72de10SKever Yang PMUGRF_PWM_3A = 1, 536fa72de10SKever Yang 537fa72de10SKever Yang /* PMUGRF_GPIO1A_IOMUX */ 538fa72de10SKever Yang PMUGRF_GPIO1A7_SEL_SHIFT = 14, 539fa72de10SKever Yang PMUGRF_GPIO1A7_SEL_MASK = 3 << PMUGRF_GPIO1A7_SEL_SHIFT, 540fa72de10SKever Yang PMUGRF_SPI1EC_RXD = 2, 541fa72de10SKever Yang 542fa72de10SKever Yang /* PMUGRF_GPIO1B_IOMUX */ 543fa72de10SKever Yang PMUGRF_GPIO1B0_SEL_SHIFT = 0, 544fa72de10SKever Yang PMUGRF_GPIO1B0_SEL_MASK = 3 << PMUGRF_GPIO1B0_SEL_SHIFT, 545fa72de10SKever Yang PMUGRF_SPI1EC_TXD = 2, 546fa72de10SKever Yang PMUGRF_GPIO1B1_SEL_SHIFT = 2, 547fa72de10SKever Yang PMUGRF_GPIO1B1_SEL_MASK = 3 << PMUGRF_GPIO1B1_SEL_SHIFT, 548fa72de10SKever Yang PMUGRF_SPI1EC_CLK = 2, 549fa72de10SKever Yang PMUGRF_GPIO1B2_SEL_SHIFT = 4, 550fa72de10SKever Yang PMUGRF_GPIO1B2_SEL_MASK = 3 << PMUGRF_GPIO1B2_SEL_SHIFT, 551fa72de10SKever Yang PMUGRF_SPI1EC_CSN0 = 2, 552fa72de10SKever Yang PMUGRF_GPIO1B6_SEL_SHIFT = 12, 553fa72de10SKever Yang PMUGRF_GPIO1B6_SEL_MASK = 3 << PMUGRF_GPIO1B6_SEL_SHIFT, 554fa72de10SKever Yang PMUGRF_PWM_3B = 1, 555fa72de10SKever Yang PMUGRF_GPIO1B7_SEL_SHIFT = 14, 556fa72de10SKever Yang PMUGRF_GPIO1B7_SEL_MASK = 3 << PMUGRF_GPIO1B7_SEL_SHIFT, 557fa72de10SKever Yang PMUGRF_I2C0PMU_SDA = 2, 558fa72de10SKever Yang 559fa72de10SKever Yang /* PMUGRF_GPIO1C_IOMUX */ 560fa72de10SKever Yang PMUGRF_GPIO1C0_SEL_SHIFT = 0, 561fa72de10SKever Yang PMUGRF_GPIO1C0_SEL_MASK = 3 << PMUGRF_GPIO1C0_SEL_SHIFT, 562fa72de10SKever Yang PMUGRF_I2C0PMU_SCL = 2, 563fa72de10SKever Yang PMUGRF_GPIO1C3_SEL_SHIFT = 6, 564fa72de10SKever Yang PMUGRF_GPIO1C3_SEL_MASK = 3 << PMUGRF_GPIO1C3_SEL_SHIFT, 565fa72de10SKever Yang PMUGRF_PWM_2 = 1, 566fa72de10SKever Yang 567fa72de10SKever Yang }; 568fa72de10SKever Yang 5691f08aa1cSPhilipp Tomsich /* GRF_SOC_CON5 */ 5701f08aa1cSPhilipp Tomsich enum { 5711f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_SHIFT = 9, 5721f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_MASK = (7 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 5731f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_RGMII = (1 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 5741f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_RMII = (4 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 5751f08aa1cSPhilipp Tomsich 5761f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_SHIFT = 4, 5771f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_MASK = (3 << RK3399_GMAC_CLK_SEL_SHIFT), 5781f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_125M = (0 << RK3399_GMAC_CLK_SEL_SHIFT), 5791f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_25M = (3 << RK3399_GMAC_CLK_SEL_SHIFT), 5801f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_2_5M = (2 << RK3399_GMAC_CLK_SEL_SHIFT), 5811f08aa1cSPhilipp Tomsich }; 5821f08aa1cSPhilipp Tomsich 5831f08aa1cSPhilipp Tomsich /* GRF_SOC_CON6 */ 5841f08aa1cSPhilipp Tomsich enum { 5851f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_SHIFT = 15, 5861f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_MASK = 5871f08aa1cSPhilipp Tomsich (1 << RK3399_RXCLK_DLY_ENA_GMAC_SHIFT), 5881f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_DISABLE = 0, 5891f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_ENABLE = 5901f08aa1cSPhilipp Tomsich (1 << RK3399_RXCLK_DLY_ENA_GMAC_SHIFT), 5911f08aa1cSPhilipp Tomsich 5921f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_SHIFT = 7, 5931f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_MASK = 5941f08aa1cSPhilipp Tomsich (1 << RK3399_TXCLK_DLY_ENA_GMAC_SHIFT), 5951f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_DISABLE = 0, 5961f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_ENABLE = 5971f08aa1cSPhilipp Tomsich (1 << RK3399_TXCLK_DLY_ENA_GMAC_SHIFT), 5981f08aa1cSPhilipp Tomsich 5991f08aa1cSPhilipp Tomsich RK3399_CLK_RX_DL_CFG_GMAC_SHIFT = 8, 6001f08aa1cSPhilipp Tomsich RK3399_CLK_RX_DL_CFG_GMAC_MASK = 6011f08aa1cSPhilipp Tomsich (0x7f << RK3399_CLK_RX_DL_CFG_GMAC_SHIFT), 6021f08aa1cSPhilipp Tomsich 6031f08aa1cSPhilipp Tomsich RK3399_CLK_TX_DL_CFG_GMAC_SHIFT = 0, 6041f08aa1cSPhilipp Tomsich RK3399_CLK_TX_DL_CFG_GMAC_MASK = 6051f08aa1cSPhilipp Tomsich (0x7f << RK3399_CLK_TX_DL_CFG_GMAC_SHIFT), 6061f08aa1cSPhilipp Tomsich }; 6071f08aa1cSPhilipp Tomsich 608a2c08df3SKever Yang #endif /* __SOC_ROCKCHIP_RK3399_GRF_H__ */ 609