1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 2a2c08df3SKever Yang /* 3a2c08df3SKever Yang * (C) Copyright 2016 Rockchip Electronics Co., Ltd 4a2c08df3SKever Yang */ 5a2c08df3SKever Yang 6a2c08df3SKever Yang #ifndef __SOC_ROCKCHIP_RK3399_GRF_H__ 7a2c08df3SKever Yang #define __SOC_ROCKCHIP_RK3399_GRF_H__ 8a2c08df3SKever Yang 9a2c08df3SKever Yang struct rk3399_grf_regs { 10a2c08df3SKever Yang u32 reserved[0x800]; 11a2c08df3SKever Yang u32 usb3_perf_con0; 12a2c08df3SKever Yang u32 usb3_perf_con1; 13a2c08df3SKever Yang u32 usb3_perf_con2; 14a2c08df3SKever Yang u32 usb3_perf_rd_max_latency_num; 15a2c08df3SKever Yang u32 usb3_perf_rd_latency_samp_num; 16a2c08df3SKever Yang u32 usb3_perf_rd_latency_acc_num; 17a2c08df3SKever Yang u32 usb3_perf_rd_axi_total_byte; 18a2c08df3SKever Yang u32 usb3_perf_wr_axi_total_byte; 19a2c08df3SKever Yang u32 usb3_perf_working_cnt; 20a2c08df3SKever Yang u32 reserved1[0x103]; 21a2c08df3SKever Yang u32 usb3otg0_con0; 22a2c08df3SKever Yang u32 usb3otg0_con1; 23a2c08df3SKever Yang u32 reserved2[2]; 24a2c08df3SKever Yang u32 usb3otg1_con0; 25a2c08df3SKever Yang u32 usb3otg1_con1; 26a2c08df3SKever Yang u32 reserved3[2]; 27a2c08df3SKever Yang u32 usb3otg0_status_lat0; 28a2c08df3SKever Yang u32 usb3otg0_status_lat1; 29a2c08df3SKever Yang u32 usb3otg0_status_cb; 30a2c08df3SKever Yang u32 reserved4; 31a2c08df3SKever Yang u32 usb3otg1_status_lat0; 32a2c08df3SKever Yang u32 usb3otg1_status_lat1; 33a2c08df3SKever Yang u32 usb3ogt1_status_cb; 34a2c08df3SKever Yang u32 reserved5[0x6e5]; 35a2c08df3SKever Yang u32 pcie_perf_con0; 36a2c08df3SKever Yang u32 pcie_perf_con1; 37a2c08df3SKever Yang u32 pcie_perf_con2; 38a2c08df3SKever Yang u32 pcie_perf_rd_max_latency_num; 39a2c08df3SKever Yang u32 pcie_perf_rd_latency_samp_num; 40a2c08df3SKever Yang u32 pcie_perf_rd_laterncy_acc_num; 41a2c08df3SKever Yang u32 pcie_perf_rd_axi_total_byte; 42a2c08df3SKever Yang u32 pcie_perf_wr_axi_total_byte; 43a2c08df3SKever Yang u32 pcie_perf_working_cnt; 44a2c08df3SKever Yang u32 reserved6[0x37]; 45a2c08df3SKever Yang u32 usb20_host0_con0; 46a2c08df3SKever Yang u32 usb20_host0_con1; 47a2c08df3SKever Yang u32 reserved7[2]; 48a2c08df3SKever Yang u32 usb20_host1_con0; 49a2c08df3SKever Yang u32 usb20_host1_con1; 50a2c08df3SKever Yang u32 reserved8[2]; 51a2c08df3SKever Yang u32 hsic_con0; 52a2c08df3SKever Yang u32 hsic_con1; 53a2c08df3SKever Yang u32 reserved9[6]; 54a2c08df3SKever Yang u32 grf_usbhost0_status; 55a2c08df3SKever Yang u32 grf_usbhost1_Status; 56a2c08df3SKever Yang u32 grf_hsic_status; 57a2c08df3SKever Yang u32 reserved10[0xc9]; 58a2c08df3SKever Yang u32 hsicphy_con0; 59a2c08df3SKever Yang u32 reserved11[3]; 60a2c08df3SKever Yang u32 usbphy0_ctrl[26]; 61a2c08df3SKever Yang u32 reserved12[6]; 62a2c08df3SKever Yang u32 usbphy1[26]; 63a2c08df3SKever Yang u32 reserved13[0x72f]; 64a2c08df3SKever Yang u32 soc_con9; 65a2c08df3SKever Yang u32 reserved14[0x0a]; 66a2c08df3SKever Yang u32 soc_con20; 67a2c08df3SKever Yang u32 soc_con21; 68a2c08df3SKever Yang u32 soc_con22; 69a2c08df3SKever Yang u32 soc_con23; 70a2c08df3SKever Yang u32 soc_con24; 71a2c08df3SKever Yang u32 soc_con25; 72a2c08df3SKever Yang u32 soc_con26; 73a2c08df3SKever Yang u32 reserved15[0xf65]; 74a2c08df3SKever Yang u32 cpu_con[4]; 75a2c08df3SKever Yang u32 reserved16[0x1c]; 76a2c08df3SKever Yang u32 cpu_status[6]; 77a2c08df3SKever Yang u32 reserved17[0x1a]; 78a2c08df3SKever Yang u32 a53_perf_con[4]; 79a2c08df3SKever Yang u32 a53_perf_rd_mon_st; 80a2c08df3SKever Yang u32 a53_perf_rd_mon_end; 81a2c08df3SKever Yang u32 a53_perf_wr_mon_st; 82a2c08df3SKever Yang u32 a53_perf_wr_mon_end; 83a2c08df3SKever Yang u32 a53_perf_rd_max_latency_num; 84a2c08df3SKever Yang u32 a53_perf_rd_latency_samp_num; 85a2c08df3SKever Yang u32 a53_perf_rd_laterncy_acc_num; 86a2c08df3SKever Yang u32 a53_perf_rd_axi_total_byte; 87a2c08df3SKever Yang u32 a53_perf_wr_axi_total_byte; 88a2c08df3SKever Yang u32 a53_perf_working_cnt; 89a2c08df3SKever Yang u32 a53_perf_int_status; 90a2c08df3SKever Yang u32 reserved18[0x31]; 91a2c08df3SKever Yang u32 a72_perf_con[4]; 92a2c08df3SKever Yang u32 a72_perf_rd_mon_st; 93a2c08df3SKever Yang u32 a72_perf_rd_mon_end; 94a2c08df3SKever Yang u32 a72_perf_wr_mon_st; 95a2c08df3SKever Yang u32 a72_perf_wr_mon_end; 96a2c08df3SKever Yang u32 a72_perf_rd_max_latency_num; 97a2c08df3SKever Yang u32 a72_perf_rd_latency_samp_num; 98a2c08df3SKever Yang u32 a72_perf_rd_laterncy_acc_num; 99a2c08df3SKever Yang u32 a72_perf_rd_axi_total_byte; 100a2c08df3SKever Yang u32 a72_perf_wr_axi_total_byte; 101a2c08df3SKever Yang u32 a72_perf_working_cnt; 102a2c08df3SKever Yang u32 a72_perf_int_status; 103a2c08df3SKever Yang u32 reserved19[0x7f6]; 104a2c08df3SKever Yang u32 soc_con5; 105a2c08df3SKever Yang u32 soc_con6; 106a2c08df3SKever Yang u32 reserved20[0x779]; 107a2c08df3SKever Yang u32 gpio2a_iomux; 108a2c08df3SKever Yang union { 109a2c08df3SKever Yang u32 iomux_spi2; 110a2c08df3SKever Yang u32 gpio2b_iomux; 111a2c08df3SKever Yang }; 112a2c08df3SKever Yang union { 113a2c08df3SKever Yang u32 gpio2c_iomux; 114a2c08df3SKever Yang u32 iomux_spi5; 115a2c08df3SKever Yang }; 116a2c08df3SKever Yang u32 gpio2d_iomux; 117a2c08df3SKever Yang union { 118a2c08df3SKever Yang u32 gpio3a_iomux; 119a2c08df3SKever Yang u32 iomux_spi0; 120a2c08df3SKever Yang }; 121a2c08df3SKever Yang u32 gpio3b_iomux; 122a2c08df3SKever Yang u32 gpio3c_iomux; 123a2c08df3SKever Yang union { 124a2c08df3SKever Yang u32 iomux_i2s0; 125a2c08df3SKever Yang u32 gpio3d_iomux; 126a2c08df3SKever Yang }; 127a2c08df3SKever Yang union { 128a2c08df3SKever Yang u32 iomux_i2sclk; 129a2c08df3SKever Yang u32 gpio4a_iomux; 130a2c08df3SKever Yang }; 131a2c08df3SKever Yang union { 132a2c08df3SKever Yang u32 iomux_sdmmc; 133a2c08df3SKever Yang u32 iomux_uart2a; 134a2c08df3SKever Yang u32 gpio4b_iomux; 135a2c08df3SKever Yang }; 136a2c08df3SKever Yang union { 137a2c08df3SKever Yang u32 iomux_pwm_0; 138a2c08df3SKever Yang u32 iomux_pwm_1; 139a2c08df3SKever Yang u32 iomux_uart2b; 140a2c08df3SKever Yang u32 iomux_uart2c; 141a2c08df3SKever Yang u32 iomux_edp_hotplug; 142a2c08df3SKever Yang u32 gpio4c_iomux; 143a2c08df3SKever Yang }; 144a2c08df3SKever Yang u32 gpio4d_iomux; 145a2c08df3SKever Yang u32 reserved21[4]; 1461f08aa1cSPhilipp Tomsich u32 gpio2_p[4]; 1471f08aa1cSPhilipp Tomsich u32 gpio3_p[4]; 1481f08aa1cSPhilipp Tomsich u32 gpio4_p[4]; 149a2c08df3SKever Yang u32 reserved22[4]; 150a2c08df3SKever Yang u32 gpio2_sr[3][4]; 151a2c08df3SKever Yang u32 reserved23[4]; 152a2c08df3SKever Yang u32 gpio2_smt[3][4]; 153602778d3SKever Yang u32 reserved24[(0xe100 - 0xe0ec)/4 - 1]; 154602778d3SKever Yang u32 gpio2_e[4]; 155602778d3SKever Yang u32 gpio3_e[7]; 156602778d3SKever Yang u32 gpio4_e[5]; 157602778d3SKever Yang u32 reserved24a[(0xe200 - 0xe13c)/4 - 1]; 158a2c08df3SKever Yang u32 soc_con0; 159a2c08df3SKever Yang u32 soc_con1; 160a2c08df3SKever Yang u32 soc_con2; 161a2c08df3SKever Yang u32 soc_con3; 162a2c08df3SKever Yang u32 soc_con4; 163a2c08df3SKever Yang u32 soc_con5_pcie; 164a2c08df3SKever Yang u32 reserved25; 165a2c08df3SKever Yang u32 soc_con7; 166a2c08df3SKever Yang u32 soc_con8; 167a2c08df3SKever Yang u32 soc_con9_pcie; 168a2c08df3SKever Yang u32 reserved26[0x1e]; 169a2c08df3SKever Yang u32 soc_status[6]; 170a2c08df3SKever Yang u32 reserved27[0x32]; 171a2c08df3SKever Yang u32 ddrc0_con0; 172a2c08df3SKever Yang u32 ddrc0_con1; 173a2c08df3SKever Yang u32 ddrc1_con0; 174a2c08df3SKever Yang u32 ddrc1_con1; 175a2c08df3SKever Yang u32 reserved28[0xac]; 176a2c08df3SKever Yang u32 io_vsel; 177a2c08df3SKever Yang u32 saradc_testbit; 178a2c08df3SKever Yang u32 tsadc_testbit_l; 179a2c08df3SKever Yang u32 tsadc_testbit_h; 180a2c08df3SKever Yang u32 reserved29[0x6c]; 181a2c08df3SKever Yang u32 chip_id_addr; 182a2c08df3SKever Yang u32 reserved30[0x1f]; 183a2c08df3SKever Yang u32 fast_boot_addr; 184a2c08df3SKever Yang u32 reserved31[0x1df]; 185a2c08df3SKever Yang u32 emmccore_con[12]; 186a2c08df3SKever Yang u32 reserved32[4]; 187a2c08df3SKever Yang u32 emmccore_status[4]; 188a2c08df3SKever Yang u32 reserved33[0x1cc]; 189a2c08df3SKever Yang u32 emmcphy_con[7]; 190a2c08df3SKever Yang u32 reserved34; 191a2c08df3SKever Yang u32 emmcphy_status; 192a2c08df3SKever Yang }; 193a2c08df3SKever Yang check_member(rk3399_grf_regs, emmcphy_status, 0xf7a0); 194a2c08df3SKever Yang 195a2c08df3SKever Yang struct rk3399_pmugrf_regs { 196a2c08df3SKever Yang union { 197a2c08df3SKever Yang u32 iomux_pwm_3a; 198a2c08df3SKever Yang u32 gpio0a_iomux; 199a2c08df3SKever Yang }; 200a2c08df3SKever Yang u32 gpio0b_iomux; 201a2c08df3SKever Yang u32 reserved0[2]; 202a2c08df3SKever Yang union { 203a2c08df3SKever Yang u32 spi1_rxd; 204a2c08df3SKever Yang u32 tsadc_int; 205a2c08df3SKever Yang u32 gpio1a_iomux; 206a2c08df3SKever Yang }; 207a2c08df3SKever Yang union { 208a2c08df3SKever Yang u32 spi1_csclktx; 209a2c08df3SKever Yang u32 iomux_pwm_3b; 210a2c08df3SKever Yang u32 iomux_i2c0_sda; 211a2c08df3SKever Yang u32 gpio1b_iomux; 212a2c08df3SKever Yang }; 213a2c08df3SKever Yang union { 214a2c08df3SKever Yang u32 iomux_pwm_2; 215a2c08df3SKever Yang u32 iomux_i2c0_scl; 216a2c08df3SKever Yang u32 gpio1c_iomux; 217a2c08df3SKever Yang }; 218a2c08df3SKever Yang u32 gpio1d_iomux; 219a2c08df3SKever Yang u32 reserved1[8]; 2201f08aa1cSPhilipp Tomsich u32 gpio0_p[2]; 2211f08aa1cSPhilipp Tomsich u32 reserved2[2]; 2221f08aa1cSPhilipp Tomsich u32 gpio1_p[4]; 223a2c08df3SKever Yang u32 reserved3[8]; 224a2c08df3SKever Yang u32 gpio0a_e; 225a2c08df3SKever Yang u32 reserved4; 226a2c08df3SKever Yang u32 gpio0b_e; 227a2c08df3SKever Yang u32 reserved5[5]; 228a2c08df3SKever Yang u32 gpio1a_e; 229a2c08df3SKever Yang u32 reserved6; 230a2c08df3SKever Yang u32 gpio1b_e; 231a2c08df3SKever Yang u32 reserved7; 232a2c08df3SKever Yang u32 gpio1c_e; 233a2c08df3SKever Yang u32 reserved8; 234a2c08df3SKever Yang u32 gpio1d_e; 235a2c08df3SKever Yang u32 reserved9[0x11]; 236a2c08df3SKever Yang u32 gpio0l_sr; 237a2c08df3SKever Yang u32 reserved10; 238a2c08df3SKever Yang u32 gpio1l_sr; 239a2c08df3SKever Yang u32 gpio1h_sr; 240a2c08df3SKever Yang u32 reserved11[4]; 241a2c08df3SKever Yang u32 gpio0a_smt; 242a2c08df3SKever Yang u32 gpio0b_smt; 243a2c08df3SKever Yang u32 reserved12[2]; 244a2c08df3SKever Yang u32 gpio1a_smt; 245a2c08df3SKever Yang u32 gpio1b_smt; 246a2c08df3SKever Yang u32 gpio1c_smt; 247a2c08df3SKever Yang u32 gpio1d_smt; 248a2c08df3SKever Yang u32 reserved13[8]; 249a2c08df3SKever Yang u32 gpio0l_he; 250a2c08df3SKever Yang u32 reserved14; 251a2c08df3SKever Yang u32 gpio1l_he; 252a2c08df3SKever Yang u32 gpio1h_he; 253a2c08df3SKever Yang u32 reserved15[4]; 254a2c08df3SKever Yang u32 soc_con0; 255a2c08df3SKever Yang u32 reserved16[9]; 256a2c08df3SKever Yang u32 soc_con10; 257a2c08df3SKever Yang u32 soc_con11; 258a2c08df3SKever Yang u32 reserved17[0x24]; 259a2c08df3SKever Yang u32 pmupvtm_con0; 260a2c08df3SKever Yang u32 pmupvtm_con1; 261a2c08df3SKever Yang u32 pmupvtm_status0; 262a2c08df3SKever Yang u32 pmupvtm_status1; 263a2c08df3SKever Yang u32 grf_osc_e; 264a2c08df3SKever Yang u32 reserved18[0x2b]; 265a2c08df3SKever Yang u32 os_reg0; 266a2c08df3SKever Yang u32 os_reg1; 267a2c08df3SKever Yang u32 os_reg2; 268a2c08df3SKever Yang u32 os_reg3; 269a2c08df3SKever Yang }; 270a2c08df3SKever Yang check_member(rk3399_pmugrf_regs, os_reg3, 0x30c); 271a2c08df3SKever Yang 272a2c08df3SKever Yang struct rk3399_pmusgrf_regs { 273a2c08df3SKever Yang u32 ddr_rgn_con[35]; 274a2c08df3SKever Yang u32 reserved[0x1fe5]; 275a2c08df3SKever Yang u32 soc_con8; 276a2c08df3SKever Yang u32 soc_con9; 277a2c08df3SKever Yang u32 soc_con10; 278a2c08df3SKever Yang u32 soc_con11; 279a2c08df3SKever Yang u32 soc_con12; 280a2c08df3SKever Yang u32 soc_con13; 281a2c08df3SKever Yang u32 soc_con14; 282a2c08df3SKever Yang u32 soc_con15; 283a2c08df3SKever Yang u32 reserved1[3]; 284a2c08df3SKever Yang u32 soc_con19; 285a2c08df3SKever Yang u32 soc_con20; 286a2c08df3SKever Yang u32 soc_con21; 287a2c08df3SKever Yang u32 soc_con22; 288a2c08df3SKever Yang u32 reserved2[0x29]; 289a2c08df3SKever Yang u32 perilp_con[9]; 290a2c08df3SKever Yang u32 reserved4[7]; 291a2c08df3SKever Yang u32 perilp_status; 292a2c08df3SKever Yang u32 reserved5[0xfaf]; 293a2c08df3SKever Yang u32 soc_con0; 294a2c08df3SKever Yang u32 soc_con1; 295a2c08df3SKever Yang u32 reserved6[0x3e]; 296a2c08df3SKever Yang u32 pmu_con[9]; 297a2c08df3SKever Yang u32 reserved7[0x17]; 298a2c08df3SKever Yang u32 fast_boot_addr; 299a2c08df3SKever Yang u32 reserved8[0x1f]; 300a2c08df3SKever Yang u32 efuse_prg_mask; 301a2c08df3SKever Yang u32 efuse_read_mask; 302a2c08df3SKever Yang u32 reserved9[0x0e]; 303a2c08df3SKever Yang u32 pmu_slv_con0; 304a2c08df3SKever Yang u32 pmu_slv_con1; 305a2c08df3SKever Yang u32 reserved10[0x771]; 306a2c08df3SKever Yang u32 soc_con3; 307a2c08df3SKever Yang u32 soc_con4; 308a2c08df3SKever Yang u32 soc_con5; 309a2c08df3SKever Yang u32 soc_con6; 310a2c08df3SKever Yang u32 soc_con7; 311a2c08df3SKever Yang u32 reserved11[8]; 312a2c08df3SKever Yang u32 soc_con16; 313a2c08df3SKever Yang u32 soc_con17; 314a2c08df3SKever Yang u32 soc_con18; 315a2c08df3SKever Yang u32 reserved12[0xdd]; 316a2c08df3SKever Yang u32 slv_secure_con0; 317a2c08df3SKever Yang u32 slv_secure_con1; 318a2c08df3SKever Yang u32 reserved13; 319a2c08df3SKever Yang u32 slv_secure_con2; 320a2c08df3SKever Yang u32 slv_secure_con3; 321a2c08df3SKever Yang u32 slv_secure_con4; 322a2c08df3SKever Yang }; 323a2c08df3SKever Yang check_member(rk3399_pmusgrf_regs, slv_secure_con4, 0xe3d4); 324a2c08df3SKever Yang 325fa72de10SKever Yang enum { 32641837e8aSPhilipp Tomsich /* GRF_GPIO2A_IOMUX */ 32741837e8aSPhilipp Tomsich GRF_GPIO2A0_SEL_SHIFT = 0, 32841837e8aSPhilipp Tomsich GRF_GPIO2A0_SEL_MASK = 3 << GRF_GPIO2A0_SEL_SHIFT, 32941837e8aSPhilipp Tomsich GRF_I2C2_SDA = 2, 33041837e8aSPhilipp Tomsich GRF_GPIO2A1_SEL_SHIFT = 2, 33141837e8aSPhilipp Tomsich GRF_GPIO2A1_SEL_MASK = 3 << GRF_GPIO2A1_SEL_SHIFT, 33241837e8aSPhilipp Tomsich GRF_I2C2_SCL = 2, 33341837e8aSPhilipp Tomsich GRF_GPIO2A7_SEL_SHIFT = 14, 33441837e8aSPhilipp Tomsich GRF_GPIO2A7_SEL_MASK = 3 << GRF_GPIO2A7_SEL_SHIFT, 33541837e8aSPhilipp Tomsich GRF_I2C7_SDA = 2, 33641837e8aSPhilipp Tomsich 337fa72de10SKever Yang /* GRF_GPIO2B_IOMUX */ 33841837e8aSPhilipp Tomsich GRF_GPIO2B0_SEL_SHIFT = 0, 33941837e8aSPhilipp Tomsich GRF_GPIO2B0_SEL_MASK = 3 << GRF_GPIO2B0_SEL_SHIFT, 34041837e8aSPhilipp Tomsich GRF_I2C7_SCL = 2, 341339267a0SPhilipp Tomsich GRF_GPIO2B1_SEL_SHIFT = 2, 342fa72de10SKever Yang GRF_GPIO2B1_SEL_MASK = 3 << GRF_GPIO2B1_SEL_SHIFT, 343fa72de10SKever Yang GRF_SPI2TPM_RXD = 1, 34441837e8aSPhilipp Tomsich GRF_I2C6_SDA = 2, 345339267a0SPhilipp Tomsich GRF_GPIO2B2_SEL_SHIFT = 4, 346fa72de10SKever Yang GRF_GPIO2B2_SEL_MASK = 3 << GRF_GPIO2B2_SEL_SHIFT, 347fa72de10SKever Yang GRF_SPI2TPM_TXD = 1, 34841837e8aSPhilipp Tomsich GRF_I2C6_SCL = 2, 349fa72de10SKever Yang GRF_GPIO2B3_SEL_SHIFT = 6, 350fa72de10SKever Yang GRF_GPIO2B3_SEL_MASK = 3 << GRF_GPIO2B3_SEL_SHIFT, 351fa72de10SKever Yang GRF_SPI2TPM_CLK = 1, 352fa72de10SKever Yang GRF_GPIO2B4_SEL_SHIFT = 8, 353fa72de10SKever Yang GRF_GPIO2B4_SEL_MASK = 3 << GRF_GPIO2B4_SEL_SHIFT, 354fa72de10SKever Yang GRF_SPI2TPM_CSN0 = 1, 355fa72de10SKever Yang 3567ee16de5SPhilipp Tomsich /* GRF_GPIO2C_IOMUX */ 3577ee16de5SPhilipp Tomsich GRF_GPIO2C0_SEL_SHIFT = 0, 3587ee16de5SPhilipp Tomsich GRF_GPIO2C0_SEL_MASK = 3 << GRF_GPIO2C0_SEL_SHIFT, 3597ee16de5SPhilipp Tomsich GRF_UART0BT_SIN = 1, 3607ee16de5SPhilipp Tomsich GRF_GPIO2C1_SEL_SHIFT = 2, 3617ee16de5SPhilipp Tomsich GRF_GPIO2C1_SEL_MASK = 3 << GRF_GPIO2C1_SEL_SHIFT, 3627ee16de5SPhilipp Tomsich GRF_UART0BT_SOUT = 1, 363315e6a38SPhilipp Tomsich GRF_GPIO2C4_SEL_SHIFT = 8, 364315e6a38SPhilipp Tomsich GRF_GPIO2C4_SEL_MASK = 3 << GRF_GPIO2C4_SEL_SHIFT, 365315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_RXD = 2, 366315e6a38SPhilipp Tomsich GRF_GPIO2C5_SEL_SHIFT = 10, 367315e6a38SPhilipp Tomsich GRF_GPIO2C5_SEL_MASK = 3 << GRF_GPIO2C5_SEL_SHIFT, 368315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_TXD = 2, 369315e6a38SPhilipp Tomsich GRF_GPIO2C6_SEL_SHIFT = 12, 370315e6a38SPhilipp Tomsich GRF_GPIO2C6_SEL_MASK = 3 << GRF_GPIO2C6_SEL_SHIFT, 371315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_CLK = 2, 372315e6a38SPhilipp Tomsich GRF_GPIO2C7_SEL_SHIFT = 14, 373315e6a38SPhilipp Tomsich GRF_GPIO2C7_SEL_MASK = 3 << GRF_GPIO2C7_SEL_SHIFT, 374315e6a38SPhilipp Tomsich GRF_SPI5EXPPLUS_CSN0 = 2, 3757ee16de5SPhilipp Tomsich 376fa72de10SKever Yang /* GRF_GPIO3A_IOMUX */ 377476f7090SPhilipp Tomsich GRF_GPIO3A0_SEL_SHIFT = 0, 378476f7090SPhilipp Tomsich GRF_GPIO3A0_SEL_MASK = 3 << GRF_GPIO3A0_SEL_SHIFT, 379476f7090SPhilipp Tomsich GRF_MAC_TXD2 = 1, 380476f7090SPhilipp Tomsich GRF_GPIO3A1_SEL_SHIFT = 2, 381476f7090SPhilipp Tomsich GRF_GPIO3A1_SEL_MASK = 3 << GRF_GPIO3A1_SEL_SHIFT, 382476f7090SPhilipp Tomsich GRF_MAC_TXD3 = 1, 383476f7090SPhilipp Tomsich GRF_GPIO3A2_SEL_SHIFT = 4, 384476f7090SPhilipp Tomsich GRF_GPIO3A2_SEL_MASK = 3 << GRF_GPIO3A2_SEL_SHIFT, 385476f7090SPhilipp Tomsich GRF_MAC_RXD2 = 1, 386476f7090SPhilipp Tomsich GRF_GPIO3A3_SEL_SHIFT = 6, 387476f7090SPhilipp Tomsich GRF_GPIO3A3_SEL_MASK = 3 << GRF_GPIO3A3_SEL_SHIFT, 388476f7090SPhilipp Tomsich GRF_MAC_RXD3 = 1, 389fa72de10SKever Yang GRF_GPIO3A4_SEL_SHIFT = 8, 390fa72de10SKever Yang GRF_GPIO3A4_SEL_MASK = 3 << GRF_GPIO3A4_SEL_SHIFT, 391476f7090SPhilipp Tomsich GRF_MAC_TXD0 = 1, 392fa72de10SKever Yang GRF_SPI0NORCODEC_RXD = 2, 393fa72de10SKever Yang GRF_GPIO3A5_SEL_SHIFT = 10, 394fa72de10SKever Yang GRF_GPIO3A5_SEL_MASK = 3 << GRF_GPIO3A5_SEL_SHIFT, 395476f7090SPhilipp Tomsich GRF_MAC_TXD1 = 1, 396fa72de10SKever Yang GRF_SPI0NORCODEC_TXD = 2, 397fa72de10SKever Yang GRF_GPIO3A6_SEL_SHIFT = 12, 398fa72de10SKever Yang GRF_GPIO3A6_SEL_MASK = 3 << GRF_GPIO3A6_SEL_SHIFT, 399476f7090SPhilipp Tomsich GRF_MAC_RXD0 = 1, 400fa72de10SKever Yang GRF_SPI0NORCODEC_CLK = 2, 401fa72de10SKever Yang GRF_GPIO3A7_SEL_SHIFT = 14, 402fa72de10SKever Yang GRF_GPIO3A7_SEL_MASK = 3 << GRF_GPIO3A7_SEL_SHIFT, 403476f7090SPhilipp Tomsich GRF_MAC_RXD1 = 1, 404fa72de10SKever Yang GRF_SPI0NORCODEC_CSN0 = 2, 405fa72de10SKever Yang 406fa72de10SKever Yang /* GRF_GPIO3B_IOMUX */ 407fa72de10SKever Yang GRF_GPIO3B0_SEL_SHIFT = 0, 408fa72de10SKever Yang GRF_GPIO3B0_SEL_MASK = 3 << GRF_GPIO3B0_SEL_SHIFT, 409476f7090SPhilipp Tomsich GRF_MAC_MDC = 1, 410fa72de10SKever Yang GRF_SPI0NORCODEC_CSN1 = 2, 411476f7090SPhilipp Tomsich GRF_GPIO3B1_SEL_SHIFT = 2, 412476f7090SPhilipp Tomsich GRF_GPIO3B1_SEL_MASK = 3 << GRF_GPIO3B1_SEL_SHIFT, 413476f7090SPhilipp Tomsich GRF_MAC_RXDV = 1, 414476f7090SPhilipp Tomsich GRF_GPIO3B3_SEL_SHIFT = 6, 415476f7090SPhilipp Tomsich GRF_GPIO3B3_SEL_MASK = 3 << GRF_GPIO3B3_SEL_SHIFT, 416476f7090SPhilipp Tomsich GRF_MAC_CLK = 1, 417476f7090SPhilipp Tomsich GRF_GPIO3B4_SEL_SHIFT = 8, 418476f7090SPhilipp Tomsich GRF_GPIO3B4_SEL_MASK = 3 << GRF_GPIO3B4_SEL_SHIFT, 419476f7090SPhilipp Tomsich GRF_MAC_TXEN = 1, 420476f7090SPhilipp Tomsich GRF_GPIO3B5_SEL_SHIFT = 10, 421476f7090SPhilipp Tomsich GRF_GPIO3B5_SEL_MASK = 3 << GRF_GPIO3B5_SEL_SHIFT, 422476f7090SPhilipp Tomsich GRF_MAC_MDIO = 1, 423476f7090SPhilipp Tomsich GRF_GPIO3B6_SEL_SHIFT = 12, 424476f7090SPhilipp Tomsich GRF_GPIO3B6_SEL_MASK = 3 << GRF_GPIO3B6_SEL_SHIFT, 425476f7090SPhilipp Tomsich GRF_MAC_RXCLK = 1, 426476f7090SPhilipp Tomsich 427476f7090SPhilipp Tomsich /* GRF_GPIO3C_IOMUX */ 428476f7090SPhilipp Tomsich GRF_GPIO3C1_SEL_SHIFT = 2, 429476f7090SPhilipp Tomsich GRF_GPIO3C1_SEL_MASK = 3 << GRF_GPIO3C1_SEL_SHIFT, 430476f7090SPhilipp Tomsich GRF_MAC_TXCLK = 1, 431fa72de10SKever Yang 43241837e8aSPhilipp Tomsich /* GRF_GPIO4A_IOMUX */ 43341837e8aSPhilipp Tomsich GRF_GPIO4A1_SEL_SHIFT = 2, 43441837e8aSPhilipp Tomsich GRF_GPIO4A1_SEL_MASK = 3 << GRF_GPIO4A1_SEL_SHIFT, 43541837e8aSPhilipp Tomsich GRF_I2C1_SDA = 1, 43641837e8aSPhilipp Tomsich GRF_GPIO4A2_SEL_SHIFT = 4, 43741837e8aSPhilipp Tomsich GRF_GPIO4A2_SEL_MASK = 3 << GRF_GPIO4A2_SEL_SHIFT, 43841837e8aSPhilipp Tomsich GRF_I2C1_SCL = 1, 43941837e8aSPhilipp Tomsich 440fa72de10SKever Yang /* GRF_GPIO4B_IOMUX */ 441fa72de10SKever Yang GRF_GPIO4B0_SEL_SHIFT = 0, 442fa72de10SKever Yang GRF_GPIO4B0_SEL_MASK = 3 << GRF_GPIO4B0_SEL_SHIFT, 443fa72de10SKever Yang GRF_SDMMC_DATA0 = 1, 444fa72de10SKever Yang GRF_UART2DBGA_SIN = 2, 445fa72de10SKever Yang GRF_GPIO4B1_SEL_SHIFT = 2, 446fa72de10SKever Yang GRF_GPIO4B1_SEL_MASK = 3 << GRF_GPIO4B1_SEL_SHIFT, 447fa72de10SKever Yang GRF_SDMMC_DATA1 = 1, 448fa72de10SKever Yang GRF_UART2DBGA_SOUT = 2, 449fa72de10SKever Yang GRF_GPIO4B2_SEL_SHIFT = 4, 450fa72de10SKever Yang GRF_GPIO4B2_SEL_MASK = 3 << GRF_GPIO4B2_SEL_SHIFT, 451fa72de10SKever Yang GRF_SDMMC_DATA2 = 1, 452fa72de10SKever Yang GRF_GPIO4B3_SEL_SHIFT = 6, 453fa72de10SKever Yang GRF_GPIO4B3_SEL_MASK = 3 << GRF_GPIO4B3_SEL_SHIFT, 454fa72de10SKever Yang GRF_SDMMC_DATA3 = 1, 455fa72de10SKever Yang GRF_GPIO4B4_SEL_SHIFT = 8, 456fa72de10SKever Yang GRF_GPIO4B4_SEL_MASK = 3 << GRF_GPIO4B4_SEL_SHIFT, 457fa72de10SKever Yang GRF_SDMMC_CLKOUT = 1, 458fa72de10SKever Yang GRF_GPIO4B5_SEL_SHIFT = 10, 459fa72de10SKever Yang GRF_GPIO4B5_SEL_MASK = 3 << GRF_GPIO4B5_SEL_SHIFT, 460fa72de10SKever Yang GRF_SDMMC_CMD = 1, 461fa72de10SKever Yang 462fa72de10SKever Yang /* GRF_GPIO4C_IOMUX */ 463fa72de10SKever Yang GRF_GPIO4C0_SEL_SHIFT = 0, 464fa72de10SKever Yang GRF_GPIO4C0_SEL_MASK = 3 << GRF_GPIO4C0_SEL_SHIFT, 465fa72de10SKever Yang GRF_UART2DGBB_SIN = 2, 46626e2e404SPhilipp Tomsich GRF_HDMII2C_SCL = 3, 467fa72de10SKever Yang GRF_GPIO4C1_SEL_SHIFT = 2, 468fa72de10SKever Yang GRF_GPIO4C1_SEL_MASK = 3 << GRF_GPIO4C1_SEL_SHIFT, 469fa72de10SKever Yang GRF_UART2DGBB_SOUT = 2, 47026e2e404SPhilipp Tomsich GRF_HDMII2C_SDA = 3, 471fa72de10SKever Yang GRF_GPIO4C2_SEL_SHIFT = 4, 472fa72de10SKever Yang GRF_GPIO4C2_SEL_MASK = 3 << GRF_GPIO4C2_SEL_SHIFT, 473fa72de10SKever Yang GRF_PWM_0 = 1, 474fa72de10SKever Yang GRF_GPIO4C3_SEL_SHIFT = 6, 475fa72de10SKever Yang GRF_GPIO4C3_SEL_MASK = 3 << GRF_GPIO4C3_SEL_SHIFT, 476fa72de10SKever Yang GRF_UART2DGBC_SIN = 1, 477fa72de10SKever Yang GRF_GPIO4C4_SEL_SHIFT = 8, 478fa72de10SKever Yang GRF_GPIO4C4_SEL_MASK = 3 << GRF_GPIO4C4_SEL_SHIFT, 479fa72de10SKever Yang GRF_UART2DBGC_SOUT = 1, 480fa72de10SKever Yang GRF_GPIO4C6_SEL_SHIFT = 12, 481fa72de10SKever Yang GRF_GPIO4C6_SEL_MASK = 3 << GRF_GPIO4C6_SEL_SHIFT, 482fa72de10SKever Yang GRF_PWM_1 = 1, 483fa72de10SKever Yang 484602778d3SKever Yang /* GRF_GPIO3A_E01 */ 485602778d3SKever Yang GRF_GPIO3A0_E_SHIFT = 0, 486602778d3SKever Yang GRF_GPIO3A0_E_MASK = 7 << GRF_GPIO3A0_E_SHIFT, 487602778d3SKever Yang GRF_GPIO3A1_E_SHIFT = 3, 488602778d3SKever Yang GRF_GPIO3A1_E_MASK = 7 << GRF_GPIO3A1_E_SHIFT, 489602778d3SKever Yang GRF_GPIO3A2_E_SHIFT = 6, 490602778d3SKever Yang GRF_GPIO3A2_E_MASK = 7 << GRF_GPIO3A2_E_SHIFT, 491602778d3SKever Yang GRF_GPIO3A3_E_SHIFT = 9, 492602778d3SKever Yang GRF_GPIO3A3_E_MASK = 7 << GRF_GPIO3A3_E_SHIFT, 493602778d3SKever Yang GRF_GPIO3A4_E_SHIFT = 12, 494602778d3SKever Yang GRF_GPIO3A4_E_MASK = 7 << GRF_GPIO3A4_E_SHIFT, 495602778d3SKever Yang GRF_GPIO3A5_E0_SHIFT = 15, 496602778d3SKever Yang GRF_GPIO3A5_E0_MASK = 1 << GRF_GPIO3A5_E0_SHIFT, 497602778d3SKever Yang 498602778d3SKever Yang /* GRF_GPIO3A_E2 */ 499602778d3SKever Yang GRF_GPIO3A5_E12_SHIFT = 0, 500602778d3SKever Yang GRF_GPIO3A5_E12_MASK = 3 << GRF_GPIO3A5_E12_SHIFT, 501602778d3SKever Yang GRF_GPIO3A6_E_SHIFT = 2, 502602778d3SKever Yang GRF_GPIO3A6_E_MASK = 7 << GRF_GPIO3A6_E_SHIFT, 503602778d3SKever Yang GRF_GPIO3A7_E_SHIFT = 5, 504602778d3SKever Yang GRF_GPIO3A7_E_MASK = 7 << GRF_GPIO3A7_E_SHIFT, 505602778d3SKever Yang 506602778d3SKever Yang /* GRF_GPIO3B_E01 */ 507602778d3SKever Yang GRF_GPIO3B0_E_SHIFT = 0, 508602778d3SKever Yang GRF_GPIO3B0_E_MASK = 7 << GRF_GPIO3B0_E_SHIFT, 509602778d3SKever Yang GRF_GPIO3B1_E_SHIFT = 3, 510602778d3SKever Yang GRF_GPIO3B1_E_MASK = 7 << GRF_GPIO3B1_E_SHIFT, 511602778d3SKever Yang GRF_GPIO3B2_E_SHIFT = 6, 512602778d3SKever Yang GRF_GPIO3B2_E_MASK = 7 << GRF_GPIO3B2_E_SHIFT, 513602778d3SKever Yang GRF_GPIO3B3_E_SHIFT = 9, 514602778d3SKever Yang GRF_GPIO3B3_E_MASK = 7 << GRF_GPIO3B3_E_SHIFT, 515602778d3SKever Yang GRF_GPIO3B4_E_SHIFT = 12, 516602778d3SKever Yang GRF_GPIO3B4_E_MASK = 7 << GRF_GPIO3B4_E_SHIFT, 517602778d3SKever Yang GRF_GPIO3B5_E0_SHIFT = 15, 518602778d3SKever Yang GRF_GPIO3B5_E0_MASK = 1 << GRF_GPIO3B5_E0_SHIFT, 519602778d3SKever Yang 520602778d3SKever Yang /* GRF_GPIO3A_E2 */ 521602778d3SKever Yang GRF_GPIO3B5_E12_SHIFT = 0, 522602778d3SKever Yang GRF_GPIO3B5_E12_MASK = 3 << GRF_GPIO3B5_E12_SHIFT, 523602778d3SKever Yang GRF_GPIO3B6_E_SHIFT = 2, 524602778d3SKever Yang GRF_GPIO3B6_E_MASK = 7 << GRF_GPIO3B6_E_SHIFT, 525602778d3SKever Yang GRF_GPIO3B7_E_SHIFT = 5, 526602778d3SKever Yang GRF_GPIO3B7_E_MASK = 7 << GRF_GPIO3B7_E_SHIFT, 527602778d3SKever Yang 528602778d3SKever Yang /* GRF_GPIO3C_E01 */ 529602778d3SKever Yang GRF_GPIO3C0_E_SHIFT = 0, 530602778d3SKever Yang GRF_GPIO3C0_E_MASK = 7 << GRF_GPIO3C0_E_SHIFT, 531602778d3SKever Yang GRF_GPIO3C1_E_SHIFT = 3, 532602778d3SKever Yang GRF_GPIO3C1_E_MASK = 7 << GRF_GPIO3C1_E_SHIFT, 533602778d3SKever Yang GRF_GPIO3C2_E_SHIFT = 6, 534602778d3SKever Yang GRF_GPIO3C2_E_MASK = 7 << GRF_GPIO3C2_E_SHIFT, 535602778d3SKever Yang GRF_GPIO3C3_E_SHIFT = 9, 536602778d3SKever Yang GRF_GPIO3C3_E_MASK = 7 << GRF_GPIO3C3_E_SHIFT, 537602778d3SKever Yang GRF_GPIO3C4_E_SHIFT = 12, 538602778d3SKever Yang GRF_GPIO3C4_E_MASK = 7 << GRF_GPIO3C4_E_SHIFT, 539602778d3SKever Yang GRF_GPIO3C5_E0_SHIFT = 15, 540602778d3SKever Yang GRF_GPIO3C5_E0_MASK = 1 << GRF_GPIO3C5_E0_SHIFT, 541602778d3SKever Yang 542602778d3SKever Yang /* GRF_GPIO3C_E2 */ 543602778d3SKever Yang GRF_GPIO3C5_E12_SHIFT = 0, 544602778d3SKever Yang GRF_GPIO3C5_E12_MASK = 3 << GRF_GPIO3C5_E12_SHIFT, 545602778d3SKever Yang GRF_GPIO3C6_E_SHIFT = 2, 546602778d3SKever Yang GRF_GPIO3C6_E_MASK = 7 << GRF_GPIO3C6_E_SHIFT, 547602778d3SKever Yang GRF_GPIO3C7_E_SHIFT = 5, 548602778d3SKever Yang GRF_GPIO3C7_E_MASK = 7 << GRF_GPIO3C7_E_SHIFT, 549602778d3SKever Yang 550fa72de10SKever Yang /* GRF_SOC_CON7 */ 551fa72de10SKever Yang GRF_UART_DBG_SEL_SHIFT = 10, 552fa72de10SKever Yang GRF_UART_DBG_SEL_MASK = 3 << GRF_UART_DBG_SEL_SHIFT, 553fa72de10SKever Yang GRF_UART_DBG_SEL_C = 2, 554858f6368SEric Gao 555858f6368SEric Gao /* GRF_SOC_CON20 */ 556858f6368SEric Gao GRF_DSI0_VOP_SEL_SHIFT = 0, 557858f6368SEric Gao GRF_DSI0_VOP_SEL_MASK = 1 << GRF_DSI0_VOP_SEL_SHIFT, 558858f6368SEric Gao GRF_DSI0_VOP_SEL_B = 0, 559858f6368SEric Gao GRF_DSI0_VOP_SEL_L = 1, 560ca562b63SPhilipp Tomsich GRF_RK3399_HDMI_VOP_SEL_MASK = 1 << 6, 561ca562b63SPhilipp Tomsich GRF_RK3399_HDMI_VOP_SEL_B = 0 << 6, 562ca562b63SPhilipp Tomsich GRF_RK3399_HDMI_VOP_SEL_L = 1 << 6, 563858f6368SEric Gao 564858f6368SEric Gao /* GRF_SOC_CON22 */ 565858f6368SEric Gao GRF_DPHY_TX0_RXMODE_SHIFT = 0, 566858f6368SEric Gao GRF_DPHY_TX0_RXMODE_MASK = 0xf << GRF_DPHY_TX0_RXMODE_SHIFT, 567858f6368SEric Gao GRF_DPHY_TX0_RXMODE_EN = 0xb, 568858f6368SEric Gao GRF_DPHY_TX0_RXMODE_DIS = 0, 569858f6368SEric Gao 570858f6368SEric Gao GRF_DPHY_TX0_TXSTOPMODE_SHIFT = 4, 571858f6368SEric Gao GRF_DPHY_TX0_TXSTOPMODE_MASK = 0xf0 << GRF_DPHY_TX0_TXSTOPMODE_SHIFT, 572858f6368SEric Gao GRF_DPHY_TX0_TXSTOPMODE_EN = 0xc, 573858f6368SEric Gao GRF_DPHY_TX0_TXSTOPMODE_DIS = 0, 574858f6368SEric Gao 575858f6368SEric Gao GRF_DPHY_TX0_TURNREQUEST_SHIFT = 12, 576858f6368SEric Gao GRF_DPHY_TX0_TURNREQUEST_MASK = 577858f6368SEric Gao 0xf000 << GRF_DPHY_TX0_TURNREQUEST_SHIFT, 578858f6368SEric Gao GRF_DPHY_TX0_TURNREQUEST_EN = 0x1, 579858f6368SEric Gao GRF_DPHY_TX0_TURNREQUEST_DIS = 0, 580fa72de10SKever Yang 581fa72de10SKever Yang /* PMUGRF_GPIO0A_IOMUX */ 582fa72de10SKever Yang PMUGRF_GPIO0A6_SEL_SHIFT = 12, 583fa72de10SKever Yang PMUGRF_GPIO0A6_SEL_MASK = 3 << PMUGRF_GPIO0A6_SEL_SHIFT, 584fa72de10SKever Yang PMUGRF_PWM_3A = 1, 585fa72de10SKever Yang 586fa72de10SKever Yang /* PMUGRF_GPIO1A_IOMUX */ 587fa72de10SKever Yang PMUGRF_GPIO1A7_SEL_SHIFT = 14, 588fa72de10SKever Yang PMUGRF_GPIO1A7_SEL_MASK = 3 << PMUGRF_GPIO1A7_SEL_SHIFT, 589fa72de10SKever Yang PMUGRF_SPI1EC_RXD = 2, 590fa72de10SKever Yang 591fa72de10SKever Yang /* PMUGRF_GPIO1B_IOMUX */ 592fa72de10SKever Yang PMUGRF_GPIO1B0_SEL_SHIFT = 0, 593fa72de10SKever Yang PMUGRF_GPIO1B0_SEL_MASK = 3 << PMUGRF_GPIO1B0_SEL_SHIFT, 594fa72de10SKever Yang PMUGRF_SPI1EC_TXD = 2, 595fa72de10SKever Yang PMUGRF_GPIO1B1_SEL_SHIFT = 2, 596fa72de10SKever Yang PMUGRF_GPIO1B1_SEL_MASK = 3 << PMUGRF_GPIO1B1_SEL_SHIFT, 597fa72de10SKever Yang PMUGRF_SPI1EC_CLK = 2, 598fa72de10SKever Yang PMUGRF_GPIO1B2_SEL_SHIFT = 4, 599fa72de10SKever Yang PMUGRF_GPIO1B2_SEL_MASK = 3 << PMUGRF_GPIO1B2_SEL_SHIFT, 600fa72de10SKever Yang PMUGRF_SPI1EC_CSN0 = 2, 60141837e8aSPhilipp Tomsich PMUGRF_GPIO1B3_SEL_SHIFT = 6, 60241837e8aSPhilipp Tomsich PMUGRF_GPIO1B3_SEL_MASK = 3 << PMUGRF_GPIO1B3_SEL_SHIFT, 60341837e8aSPhilipp Tomsich PMUGRF_I2C4_SDA = 1, 60441837e8aSPhilipp Tomsich PMUGRF_GPIO1B4_SEL_SHIFT = 8, 60541837e8aSPhilipp Tomsich PMUGRF_GPIO1B4_SEL_MASK = 3 << PMUGRF_GPIO1B4_SEL_SHIFT, 60641837e8aSPhilipp Tomsich PMUGRF_I2C4_SCL = 1, 607fa72de10SKever Yang PMUGRF_GPIO1B6_SEL_SHIFT = 12, 608fa72de10SKever Yang PMUGRF_GPIO1B6_SEL_MASK = 3 << PMUGRF_GPIO1B6_SEL_SHIFT, 609fa72de10SKever Yang PMUGRF_PWM_3B = 1, 610fa72de10SKever Yang PMUGRF_GPIO1B7_SEL_SHIFT = 14, 611fa72de10SKever Yang PMUGRF_GPIO1B7_SEL_MASK = 3 << PMUGRF_GPIO1B7_SEL_SHIFT, 612fa72de10SKever Yang PMUGRF_I2C0PMU_SDA = 2, 613fa72de10SKever Yang 614fa72de10SKever Yang /* PMUGRF_GPIO1C_IOMUX */ 615fa72de10SKever Yang PMUGRF_GPIO1C0_SEL_SHIFT = 0, 616fa72de10SKever Yang PMUGRF_GPIO1C0_SEL_MASK = 3 << PMUGRF_GPIO1C0_SEL_SHIFT, 617fa72de10SKever Yang PMUGRF_I2C0PMU_SCL = 2, 618fa72de10SKever Yang PMUGRF_GPIO1C3_SEL_SHIFT = 6, 619fa72de10SKever Yang PMUGRF_GPIO1C3_SEL_MASK = 3 << PMUGRF_GPIO1C3_SEL_SHIFT, 620fa72de10SKever Yang PMUGRF_PWM_2 = 1, 6218c2bb589SPhilipp Tomsich PMUGRF_GPIO1C4_SEL_SHIFT = 8, 6228c2bb589SPhilipp Tomsich PMUGRF_GPIO1C4_SEL_MASK = 3 << PMUGRF_GPIO1C4_SEL_SHIFT, 6238c2bb589SPhilipp Tomsich PMUGRF_I2C8PMU_SDA = 1, 6248c2bb589SPhilipp Tomsich PMUGRF_GPIO1C5_SEL_SHIFT = 10, 6258c2bb589SPhilipp Tomsich PMUGRF_GPIO1C5_SEL_MASK = 3 << PMUGRF_GPIO1C5_SEL_SHIFT, 6268c2bb589SPhilipp Tomsich PMUGRF_I2C8PMU_SCL = 1, 627fa72de10SKever Yang }; 628fa72de10SKever Yang 6291f08aa1cSPhilipp Tomsich /* GRF_SOC_CON5 */ 6301f08aa1cSPhilipp Tomsich enum { 6311f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_SHIFT = 9, 6321f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_MASK = (7 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 6331f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_RGMII = (1 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 6341f08aa1cSPhilipp Tomsich RK3399_GMAC_PHY_INTF_SEL_RMII = (4 << RK3399_GMAC_PHY_INTF_SEL_SHIFT), 6351f08aa1cSPhilipp Tomsich 6361f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_SHIFT = 4, 6371f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_MASK = (3 << RK3399_GMAC_CLK_SEL_SHIFT), 6381f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_125M = (0 << RK3399_GMAC_CLK_SEL_SHIFT), 6391f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_25M = (3 << RK3399_GMAC_CLK_SEL_SHIFT), 6401f08aa1cSPhilipp Tomsich RK3399_GMAC_CLK_SEL_2_5M = (2 << RK3399_GMAC_CLK_SEL_SHIFT), 6411f08aa1cSPhilipp Tomsich }; 6421f08aa1cSPhilipp Tomsich 6431f08aa1cSPhilipp Tomsich /* GRF_SOC_CON6 */ 6441f08aa1cSPhilipp Tomsich enum { 6451f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_SHIFT = 15, 6461f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_MASK = 6471f08aa1cSPhilipp Tomsich (1 << RK3399_RXCLK_DLY_ENA_GMAC_SHIFT), 6481f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_DISABLE = 0, 6491f08aa1cSPhilipp Tomsich RK3399_RXCLK_DLY_ENA_GMAC_ENABLE = 6501f08aa1cSPhilipp Tomsich (1 << RK3399_RXCLK_DLY_ENA_GMAC_SHIFT), 6511f08aa1cSPhilipp Tomsich 6521f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_SHIFT = 7, 6531f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_MASK = 6541f08aa1cSPhilipp Tomsich (1 << RK3399_TXCLK_DLY_ENA_GMAC_SHIFT), 6551f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_DISABLE = 0, 6561f08aa1cSPhilipp Tomsich RK3399_TXCLK_DLY_ENA_GMAC_ENABLE = 6571f08aa1cSPhilipp Tomsich (1 << RK3399_TXCLK_DLY_ENA_GMAC_SHIFT), 6581f08aa1cSPhilipp Tomsich 6591f08aa1cSPhilipp Tomsich RK3399_CLK_RX_DL_CFG_GMAC_SHIFT = 8, 6601f08aa1cSPhilipp Tomsich RK3399_CLK_RX_DL_CFG_GMAC_MASK = 6611f08aa1cSPhilipp Tomsich (0x7f << RK3399_CLK_RX_DL_CFG_GMAC_SHIFT), 6621f08aa1cSPhilipp Tomsich 6631f08aa1cSPhilipp Tomsich RK3399_CLK_TX_DL_CFG_GMAC_SHIFT = 0, 6641f08aa1cSPhilipp Tomsich RK3399_CLK_TX_DL_CFG_GMAC_MASK = 6651f08aa1cSPhilipp Tomsich (0x7f << RK3399_CLK_TX_DL_CFG_GMAC_SHIFT), 6661f08aa1cSPhilipp Tomsich }; 6671f08aa1cSPhilipp Tomsich 668a2c08df3SKever Yang #endif /* __SOC_ROCKCHIP_RK3399_GRF_H__ */ 669