1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 2d439a46eSKever Yang /* 3d439a46eSKever Yang * (C) Copyright 2016 Rockchip Electronics Co., Ltd 4d439a46eSKever Yang */ 5d439a46eSKever Yang 6d439a46eSKever Yang #ifndef __SOC_ROCKCHIP_RK3328_GRF_H__ 7d439a46eSKever Yang #define __SOC_ROCKCHIP_RK3328_GRF_H__ 8d439a46eSKever Yang 9d439a46eSKever Yang struct rk3328_grf_regs { 10d439a46eSKever Yang u32 gpio0a_iomux; 11d439a46eSKever Yang u32 gpio0b_iomux; 12d439a46eSKever Yang u32 gpio0c_iomux; 13d439a46eSKever Yang u32 gpio0d_iomux; 14d439a46eSKever Yang u32 gpio1a_iomux; 15d439a46eSKever Yang u32 gpio1b_iomux; 16d439a46eSKever Yang u32 gpio1c_iomux; 17d439a46eSKever Yang u32 gpio1d_iomux; 18d439a46eSKever Yang u32 gpio2a_iomux; 19d439a46eSKever Yang u32 gpio2bl_iomux; 20d439a46eSKever Yang u32 gpio2bh_iomux; 21d439a46eSKever Yang u32 gpio2cl_iomux; 22d439a46eSKever Yang u32 gpio2ch_iomux; 23d439a46eSKever Yang u32 gpio2d_iomux; 24d439a46eSKever Yang u32 gpio3al_iomux; 25d439a46eSKever Yang u32 gpio3ah_iomux; 26d439a46eSKever Yang u32 gpio3bl_iomux; 27d439a46eSKever Yang u32 gpio3bh_iomux; 28d439a46eSKever Yang u32 gpio3c_iomux; 29d439a46eSKever Yang u32 gpio3d_iomux; 30d439a46eSKever Yang u32 com_iomux; 31d439a46eSKever Yang u32 reserved1[(0x100 - 0x54) / 4]; 32d439a46eSKever Yang 33d439a46eSKever Yang u32 gpio0a_p; 34d439a46eSKever Yang u32 gpio0b_p; 35d439a46eSKever Yang u32 gpio0c_p; 36d439a46eSKever Yang u32 gpio0d_p; 37d439a46eSKever Yang u32 gpio1a_p; 38d439a46eSKever Yang u32 gpio1b_p; 39d439a46eSKever Yang u32 gpio1c_p; 40d439a46eSKever Yang u32 gpio1d_p; 41d439a46eSKever Yang u32 gpio2a_p; 42d439a46eSKever Yang u32 gpio2b_p; 43d439a46eSKever Yang u32 gpio2c_p; 44d439a46eSKever Yang u32 gpio2d_p; 45d439a46eSKever Yang u32 gpio3a_p; 46d439a46eSKever Yang u32 gpio3b_p; 47d439a46eSKever Yang u32 gpio3c_p; 48d439a46eSKever Yang u32 gpio3d_p; 49d439a46eSKever Yang u32 reserved2[(0x200 - 0x140) / 4]; 50d439a46eSKever Yang u32 gpio0a_e; 51d439a46eSKever Yang u32 gpio0b_e; 52d439a46eSKever Yang u32 gpio0c_e; 53d439a46eSKever Yang u32 gpio0d_e; 54d439a46eSKever Yang u32 gpio1a_e; 55d439a46eSKever Yang u32 gpio1b_e; 56d439a46eSKever Yang u32 gpio1c_e; 57d439a46eSKever Yang u32 gpio1d_e; 58d439a46eSKever Yang u32 gpio2a_e; 59d439a46eSKever Yang u32 gpio2b_e; 60d439a46eSKever Yang u32 gpio2c_e; 61d439a46eSKever Yang u32 gpio2d_e; 62d439a46eSKever Yang u32 gpio3a_e; 63d439a46eSKever Yang u32 gpio3b_e; 64d439a46eSKever Yang u32 gpio3c_e; 65d439a46eSKever Yang u32 gpio3d_e; 66d439a46eSKever Yang u32 reserved3[(0x300 - 0x240) / 4]; 67d439a46eSKever Yang u32 gpio0l_sr; 68d439a46eSKever Yang u32 gpio0h_sr; 69d439a46eSKever Yang u32 gpio1l_sr; 70d439a46eSKever Yang u32 gpio1h_sr; 71d439a46eSKever Yang u32 gpio2l_sr; 72d439a46eSKever Yang u32 gpio2h_sr; 73d439a46eSKever Yang u32 gpio3l_sr; 74d439a46eSKever Yang u32 gpio3h_sr; 75d439a46eSKever Yang u32 reserved4[(0x380 - 0x320) / 4]; 76d439a46eSKever Yang u32 gpio0l_smt; 77d439a46eSKever Yang u32 gpio0h_smt; 78d439a46eSKever Yang u32 gpio1l_smt; 79d439a46eSKever Yang u32 gpio1h_smt; 80d439a46eSKever Yang u32 gpio2l_smt; 81d439a46eSKever Yang u32 gpio2h_smt; 82d439a46eSKever Yang u32 gpio3l_smt; 83d439a46eSKever Yang u32 gpio3h_smt; 84d439a46eSKever Yang u32 reserved5[(0x400 - 0x3a0) / 4]; 85d439a46eSKever Yang u32 soc_con[11]; 86d439a46eSKever Yang u32 reserved6[(0x480 - 0x42c) / 4]; 87d439a46eSKever Yang u32 soc_status[5]; 88d439a46eSKever Yang u32 reserved7[(0x4c0 - 0x494) / 4]; 89d439a46eSKever Yang u32 otg3_con[2]; 90d439a46eSKever Yang u32 reserved8[(0x500 - 0x4c8) / 4]; 91d439a46eSKever Yang u32 cpu_con[2]; 92d439a46eSKever Yang u32 reserved9[(0x520 - 0x508) / 4]; 93d439a46eSKever Yang u32 cpu_status[2]; 94d439a46eSKever Yang u32 reserved10[(0x5c8 - 0x528) / 4]; 95d439a46eSKever Yang u32 os_reg[8]; 96d439a46eSKever Yang u32 reserved11[(0x680 - 0x5e8) / 4]; 97d439a46eSKever Yang u32 sig_detect_con; 98d439a46eSKever Yang u32 reserved12[3]; 99d439a46eSKever Yang u32 sig_detect_status; 100d439a46eSKever Yang u32 reserved13[3]; 101d439a46eSKever Yang u32 sig_detect_status_clr; 102d439a46eSKever Yang u32 reserved14[3]; 103d439a46eSKever Yang 104d439a46eSKever Yang u32 sdmmc_det_counter; 105d439a46eSKever Yang u32 reserved15[(0x700 - 0x6b4) / 4]; 106d439a46eSKever Yang u32 host0_con[3]; 107d439a46eSKever Yang u32 reserved16[(0x880 - 0x70c) / 4]; 108d439a46eSKever Yang u32 otg_con0; 109d439a46eSKever Yang u32 reserved17[3]; 110d439a46eSKever Yang u32 host0_status; 111d439a46eSKever Yang u32 reserved18[(0x900 - 0x894) / 4]; 112d439a46eSKever Yang u32 mac_con[3]; 113d439a46eSKever Yang u32 reserved19[(0xb00 - 0x90c) / 4]; 114d439a46eSKever Yang u32 macphy_con[4]; 115d439a46eSKever Yang u32 macphy_status; 116d439a46eSKever Yang }; 117d439a46eSKever Yang check_member(rk3328_grf_regs, macphy_status, 0xb10); 118d439a46eSKever Yang 119d439a46eSKever Yang struct rk3328_sgrf_regs { 120d439a46eSKever Yang u32 soc_con[6]; 121d439a46eSKever Yang u32 reserved0[(0x100 - 0x18) / 4]; 122d439a46eSKever Yang u32 dmac_con[6]; 123d439a46eSKever Yang u32 reserved1[(0x180 - 0x118) / 4]; 124d439a46eSKever Yang u32 fast_boot_addr; 125d439a46eSKever Yang u32 reserved2[(0x200 - 0x184) / 4]; 126d439a46eSKever Yang u32 chip_fuse_con; 127d439a46eSKever Yang u32 reserved3[(0x280 - 0x204) / 4]; 128d439a46eSKever Yang u32 hdcp_key_reg[8]; 129d439a46eSKever Yang u32 hdcp_key_access_mask; 130d439a46eSKever Yang }; 131d439a46eSKever Yang check_member(rk3328_sgrf_regs, hdcp_key_access_mask, 0x2a0); 132d439a46eSKever Yang 133d439a46eSKever Yang #endif /* __SOC_ROCKCHIP_RK3328_GRF_H__ */ 134