1*b647442cSKever Yang/* 2*b647442cSKever Yang * (C) Copyright 2017 Rockchip Electronics Co., Ltd. 3*b647442cSKever Yang * 4*b647442cSKever Yang * SPDX-License-Identifier: GPL-2.0+ X11 5*b647442cSKever Yang */ 6*b647442cSKever Yang 7*b647442cSKever Yang/dts-v1/; 8*b647442cSKever Yang 9*b647442cSKever Yang#include "rk322x.dtsi" 10*b647442cSKever Yang 11*b647442cSKever Yang/ { 12*b647442cSKever Yang model = "Rockchip RK3229 Evaluation board"; 13*b647442cSKever Yang compatible = "rockchip,rk3229-evb", "rockchip,rk3229"; 14*b647442cSKever Yang 15*b647442cSKever Yang chosen { 16*b647442cSKever Yang stdout-path = &uart2; 17*b647442cSKever Yang }; 18*b647442cSKever Yang 19*b647442cSKever Yang memory@60000000 { 20*b647442cSKever Yang device_type = "memory"; 21*b647442cSKever Yang reg = <0x60000000 0x40000000>; 22*b647442cSKever Yang }; 23*b647442cSKever Yang 24*b647442cSKever Yang ext_gmac: ext_gmac { 25*b647442cSKever Yang compatible = "fixed-clock"; 26*b647442cSKever Yang clock-frequency = <125000000>; 27*b647442cSKever Yang clock-output-names = "ext_gmac"; 28*b647442cSKever Yang #clock-cells = <0>; 29*b647442cSKever Yang }; 30*b647442cSKever Yang 31*b647442cSKever Yang vcc_phy: vcc-phy-regulator { 32*b647442cSKever Yang compatible = "regulator-fixed"; 33*b647442cSKever Yang enable-active-high; 34*b647442cSKever Yang regulator-name = "vcc_phy"; 35*b647442cSKever Yang regulator-min-microvolt = <1800000>; 36*b647442cSKever Yang regulator-max-microvolt = <1800000>; 37*b647442cSKever Yang regulator-always-on; 38*b647442cSKever Yang regulator-boot-on; 39*b647442cSKever Yang }; 40*b647442cSKever Yang}; 41*b647442cSKever Yang 42*b647442cSKever Yang&dmc { 43*b647442cSKever Yang rockchip,sdram-channel = /bits/ 8 <1 10 3 2 1 0 15 15>; 44*b647442cSKever Yang rockchip,pctl-timing = <0x96 0xC8 0x1F3 0xF 0x8000004D 0x4 0x4E 0x6 0x3 45*b647442cSKever Yang 0x0 0x6 0x5 0xC 0x10 0x6 0x4 0x4 46*b647442cSKever Yang 0x5 0x4 0x200 0x3 0xA 0x40 0x0 0x1 47*b647442cSKever Yang 0x5 0x5 0x3 0xC 0x1E 0x100 0x0 0x4 48*b647442cSKever Yang 0x0 0x924>; 49*b647442cSKever Yang rockchip,phy-timing = <0x220 0x1 0x0 0x0 0x0 0x4 0x60>; 50*b647442cSKever Yang rockchip,sdram-params = <0x428B188 0x0 0x21 0x472 0x15 51*b647442cSKever Yang 0 300 3 0 120>; 52*b647442cSKever Yang}; 53*b647442cSKever Yang 54*b647442cSKever Yang&gmac { 55*b647442cSKever Yang assigned-clocks = <&cru SCLK_MAC_EXTCLK>, <&cru SCLK_MAC>; 56*b647442cSKever Yang assigned-clock-parents = <&ext_gmac>, <&cru SCLK_MAC_EXTCLK>; 57*b647442cSKever Yang clock_in_out = "input"; 58*b647442cSKever Yang phy-supply = <&vcc_phy>; 59*b647442cSKever Yang phy-mode = "rgmii"; 60*b647442cSKever Yang pinctrl-names = "default"; 61*b647442cSKever Yang pinctrl-0 = <&rgmii_pins>; 62*b647442cSKever Yang snps,reset-gpio = <&gpio2 RK_PD0 GPIO_ACTIVE_LOW>; 63*b647442cSKever Yang snps,reset-active-low; 64*b647442cSKever Yang snps,reset-delays-us = <0 10000 1000000>; 65*b647442cSKever Yang tx_delay = <0x30>; 66*b647442cSKever Yang rx_delay = <0x10>; 67*b647442cSKever Yang status = "okay"; 68*b647442cSKever Yang}; 69*b647442cSKever Yang 70*b647442cSKever Yang&emmc { 71*b647442cSKever Yang u-boot,dm-pre-reloc; 72*b647442cSKever Yang status = "okay"; 73*b647442cSKever Yang}; 74*b647442cSKever Yang 75*b647442cSKever Yang&uart2 { 76*b647442cSKever Yang status = "okay"; 77*b647442cSKever Yang}; 78