1*cd339347SWenyou Yang/* 2*cd339347SWenyou Yang * at91sam9n12.dtsi - Device Tree include file for AT91SAM9N12 SoC 3*cd339347SWenyou Yang * 4*cd339347SWenyou Yang * Copyright (C) 2012 Atmel, 5*cd339347SWenyou Yang * 2012 Hong Xu <hong.xu@atmel.com> 6*cd339347SWenyou Yang * 7*cd339347SWenyou Yang * Licensed under GPLv2 or later. 8*cd339347SWenyou Yang */ 9*cd339347SWenyou Yang 10*cd339347SWenyou Yang#include "skeleton.dtsi" 11*cd339347SWenyou Yang#include <dt-bindings/dma/at91.h> 12*cd339347SWenyou Yang#include <dt-bindings/pinctrl/at91.h> 13*cd339347SWenyou Yang#include <dt-bindings/interrupt-controller/irq.h> 14*cd339347SWenyou Yang#include <dt-bindings/gpio/gpio.h> 15*cd339347SWenyou Yang#include <dt-bindings/clock/at91.h> 16*cd339347SWenyou Yang 17*cd339347SWenyou Yang/ { 18*cd339347SWenyou Yang model = "Atmel AT91SAM9N12 SoC"; 19*cd339347SWenyou Yang compatible = "atmel,at91sam9n12"; 20*cd339347SWenyou Yang interrupt-parent = <&aic>; 21*cd339347SWenyou Yang 22*cd339347SWenyou Yang aliases { 23*cd339347SWenyou Yang serial0 = &dbgu; 24*cd339347SWenyou Yang serial1 = &usart0; 25*cd339347SWenyou Yang serial2 = &usart1; 26*cd339347SWenyou Yang serial3 = &usart2; 27*cd339347SWenyou Yang serial4 = &usart3; 28*cd339347SWenyou Yang gpio0 = &pioA; 29*cd339347SWenyou Yang gpio1 = &pioB; 30*cd339347SWenyou Yang gpio2 = &pioC; 31*cd339347SWenyou Yang gpio3 = &pioD; 32*cd339347SWenyou Yang tcb0 = &tcb0; 33*cd339347SWenyou Yang tcb1 = &tcb1; 34*cd339347SWenyou Yang i2c0 = &i2c0; 35*cd339347SWenyou Yang i2c1 = &i2c1; 36*cd339347SWenyou Yang ssc0 = &ssc0; 37*cd339347SWenyou Yang pwm0 = &pwm0; 38*cd339347SWenyou Yang spi0 = &spi0; 39*cd339347SWenyou Yang }; 40*cd339347SWenyou Yang cpus { 41*cd339347SWenyou Yang cpu { 42*cd339347SWenyou Yang compatible = "arm,arm926ej-s"; 43*cd339347SWenyou Yang device_type = "cpu"; 44*cd339347SWenyou Yang }; 45*cd339347SWenyou Yang }; 46*cd339347SWenyou Yang 47*cd339347SWenyou Yang memory { 48*cd339347SWenyou Yang reg = <0x20000000 0x10000000>; 49*cd339347SWenyou Yang }; 50*cd339347SWenyou Yang 51*cd339347SWenyou Yang clocks { 52*cd339347SWenyou Yang slow_xtal: slow_xtal { 53*cd339347SWenyou Yang compatible = "fixed-clock"; 54*cd339347SWenyou Yang #clock-cells = <0>; 55*cd339347SWenyou Yang clock-frequency = <0>; 56*cd339347SWenyou Yang }; 57*cd339347SWenyou Yang 58*cd339347SWenyou Yang main_xtal: main_xtal { 59*cd339347SWenyou Yang compatible = "fixed-clock"; 60*cd339347SWenyou Yang #clock-cells = <0>; 61*cd339347SWenyou Yang clock-frequency = <0>; 62*cd339347SWenyou Yang }; 63*cd339347SWenyou Yang }; 64*cd339347SWenyou Yang 65*cd339347SWenyou Yang sram: sram@00300000 { 66*cd339347SWenyou Yang compatible = "mmio-sram"; 67*cd339347SWenyou Yang reg = <0x00300000 0x8000>; 68*cd339347SWenyou Yang }; 69*cd339347SWenyou Yang 70*cd339347SWenyou Yang ahb { 71*cd339347SWenyou Yang compatible = "simple-bus"; 72*cd339347SWenyou Yang #address-cells = <1>; 73*cd339347SWenyou Yang #size-cells = <1>; 74*cd339347SWenyou Yang ranges; 75*cd339347SWenyou Yang u-boot,dm-pre-reloc; 76*cd339347SWenyou Yang 77*cd339347SWenyou Yang apb { 78*cd339347SWenyou Yang compatible = "simple-bus"; 79*cd339347SWenyou Yang #address-cells = <1>; 80*cd339347SWenyou Yang #size-cells = <1>; 81*cd339347SWenyou Yang ranges; 82*cd339347SWenyou Yang u-boot,dm-pre-reloc; 83*cd339347SWenyou Yang 84*cd339347SWenyou Yang aic: interrupt-controller@fffff000 { 85*cd339347SWenyou Yang #interrupt-cells = <3>; 86*cd339347SWenyou Yang compatible = "atmel,at91rm9200-aic"; 87*cd339347SWenyou Yang interrupt-controller; 88*cd339347SWenyou Yang reg = <0xfffff000 0x200>; 89*cd339347SWenyou Yang atmel,external-irqs = <31>; 90*cd339347SWenyou Yang }; 91*cd339347SWenyou Yang 92*cd339347SWenyou Yang ramc0: ramc@ffffe800 { 93*cd339347SWenyou Yang compatible = "atmel,at91sam9g45-ddramc"; 94*cd339347SWenyou Yang reg = <0xffffe800 0x200>; 95*cd339347SWenyou Yang clocks = <&ddrck>; 96*cd339347SWenyou Yang clock-names = "ddrck"; 97*cd339347SWenyou Yang }; 98*cd339347SWenyou Yang 99*cd339347SWenyou Yang pmc: pmc@fffffc00 { 100*cd339347SWenyou Yang compatible = "atmel,at91sam9n12-pmc", "syscon"; 101*cd339347SWenyou Yang reg = <0xfffffc00 0x200>; 102*cd339347SWenyou Yang interrupts = <1 IRQ_TYPE_LEVEL_HIGH 7>; 103*cd339347SWenyou Yang interrupt-controller; 104*cd339347SWenyou Yang #address-cells = <1>; 105*cd339347SWenyou Yang #size-cells = <0>; 106*cd339347SWenyou Yang #interrupt-cells = <1>; 107*cd339347SWenyou Yang u-boot,dm-pre-reloc; 108*cd339347SWenyou Yang 109*cd339347SWenyou Yang main_rc_osc: main_rc_osc { 110*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-main-rc-osc"; 111*cd339347SWenyou Yang #clock-cells = <0>; 112*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_MOSCRCS>; 113*cd339347SWenyou Yang clock-frequency = <12000000>; 114*cd339347SWenyou Yang clock-accuracy = <50000000>; 115*cd339347SWenyou Yang }; 116*cd339347SWenyou Yang 117*cd339347SWenyou Yang main_osc: main_osc { 118*cd339347SWenyou Yang compatible = "atmel,at91rm9200-clk-main-osc"; 119*cd339347SWenyou Yang #clock-cells = <0>; 120*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_MOSCS>; 121*cd339347SWenyou Yang clocks = <&main_xtal>; 122*cd339347SWenyou Yang }; 123*cd339347SWenyou Yang 124*cd339347SWenyou Yang main: mainck { 125*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-main"; 126*cd339347SWenyou Yang #clock-cells = <0>; 127*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_MOSCSELS>; 128*cd339347SWenyou Yang clocks = <&main_rc_osc>, <&main_osc>; 129*cd339347SWenyou Yang }; 130*cd339347SWenyou Yang 131*cd339347SWenyou Yang plla: pllack@0 { 132*cd339347SWenyou Yang compatible = "atmel,at91rm9200-clk-pll"; 133*cd339347SWenyou Yang #clock-cells = <0>; 134*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_LOCKA>; 135*cd339347SWenyou Yang clocks = <&main>; 136*cd339347SWenyou Yang reg = <0>; 137*cd339347SWenyou Yang atmel,clk-input-range = <2000000 32000000>; 138*cd339347SWenyou Yang #atmel,pll-clk-output-range-cells = <4>; 139*cd339347SWenyou Yang atmel,pll-clk-output-ranges = <745000000 800000000 0 0>, 140*cd339347SWenyou Yang <695000000 750000000 1 0>, 141*cd339347SWenyou Yang <645000000 700000000 2 0>, 142*cd339347SWenyou Yang <595000000 650000000 3 0>, 143*cd339347SWenyou Yang <545000000 600000000 0 1>, 144*cd339347SWenyou Yang <495000000 555000000 1 1>, 145*cd339347SWenyou Yang <445000000 500000000 2 1>, 146*cd339347SWenyou Yang <400000000 450000000 3 1>; 147*cd339347SWenyou Yang }; 148*cd339347SWenyou Yang 149*cd339347SWenyou Yang plladiv: plladivck { 150*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-plldiv"; 151*cd339347SWenyou Yang #clock-cells = <0>; 152*cd339347SWenyou Yang clocks = <&plla>; 153*cd339347SWenyou Yang }; 154*cd339347SWenyou Yang 155*cd339347SWenyou Yang pllb: pllbck@1 { 156*cd339347SWenyou Yang compatible = "atmel,at91rm9200-clk-pll"; 157*cd339347SWenyou Yang #clock-cells = <0>; 158*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_LOCKB>; 159*cd339347SWenyou Yang clocks = <&main>; 160*cd339347SWenyou Yang reg = <1>; 161*cd339347SWenyou Yang atmel,clk-input-range = <2000000 32000000>; 162*cd339347SWenyou Yang #atmel,pll-clk-output-range-cells = <3>; 163*cd339347SWenyou Yang atmel,pll-clk-output-ranges = <30000000 100000000 0>; 164*cd339347SWenyou Yang }; 165*cd339347SWenyou Yang 166*cd339347SWenyou Yang mck: masterck { 167*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-master"; 168*cd339347SWenyou Yang #clock-cells = <0>; 169*cd339347SWenyou Yang interrupts-extended = <&pmc AT91_PMC_MCKRDY>; 170*cd339347SWenyou Yang clocks = <&clk32k>, <&main>, <&plladiv>, <&pllb>; 171*cd339347SWenyou Yang atmel,clk-output-range = <0 133333333>; 172*cd339347SWenyou Yang atmel,clk-divisors = <1 2 4 3>; 173*cd339347SWenyou Yang atmel,master-clk-have-div3-pres; 174*cd339347SWenyou Yang u-boot,dm-pre-reloc; 175*cd339347SWenyou Yang }; 176*cd339347SWenyou Yang 177*cd339347SWenyou Yang usb: usbck { 178*cd339347SWenyou Yang compatible = "atmel,at91sam9n12-clk-usb"; 179*cd339347SWenyou Yang #clock-cells = <0>; 180*cd339347SWenyou Yang clocks = <&pllb>; 181*cd339347SWenyou Yang }; 182*cd339347SWenyou Yang 183*cd339347SWenyou Yang prog: progck { 184*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-programmable"; 185*cd339347SWenyou Yang #address-cells = <1>; 186*cd339347SWenyou Yang #size-cells = <0>; 187*cd339347SWenyou Yang interrupt-parent = <&pmc>; 188*cd339347SWenyou Yang clocks = <&clk32k>, <&main>, <&plladiv>, <&pllb>, <&mck>; 189*cd339347SWenyou Yang 190*cd339347SWenyou Yang prog0: prog@0 { 191*cd339347SWenyou Yang #clock-cells = <0>; 192*cd339347SWenyou Yang reg = <0>; 193*cd339347SWenyou Yang interrupts = <AT91_PMC_PCKRDY(0)>; 194*cd339347SWenyou Yang }; 195*cd339347SWenyou Yang 196*cd339347SWenyou Yang prog1: prog@1 { 197*cd339347SWenyou Yang #clock-cells = <0>; 198*cd339347SWenyou Yang reg = <1>; 199*cd339347SWenyou Yang interrupts = <AT91_PMC_PCKRDY(1)>; 200*cd339347SWenyou Yang }; 201*cd339347SWenyou Yang }; 202*cd339347SWenyou Yang 203*cd339347SWenyou Yang systemck { 204*cd339347SWenyou Yang compatible = "atmel,at91rm9200-clk-system"; 205*cd339347SWenyou Yang #address-cells = <1>; 206*cd339347SWenyou Yang #size-cells = <0>; 207*cd339347SWenyou Yang 208*cd339347SWenyou Yang ddrck: ddrck@2 { 209*cd339347SWenyou Yang #clock-cells = <0>; 210*cd339347SWenyou Yang reg = <2>; 211*cd339347SWenyou Yang clocks = <&mck>; 212*cd339347SWenyou Yang }; 213*cd339347SWenyou Yang 214*cd339347SWenyou Yang lcdck: lcdck@3 { 215*cd339347SWenyou Yang #clock-cells = <0>; 216*cd339347SWenyou Yang reg = <3>; 217*cd339347SWenyou Yang clocks = <&mck>; 218*cd339347SWenyou Yang }; 219*cd339347SWenyou Yang 220*cd339347SWenyou Yang uhpck: uhpck@6 { 221*cd339347SWenyou Yang #clock-cells = <0>; 222*cd339347SWenyou Yang reg = <6>; 223*cd339347SWenyou Yang clocks = <&usb>; 224*cd339347SWenyou Yang }; 225*cd339347SWenyou Yang 226*cd339347SWenyou Yang udpck: udpck@7 { 227*cd339347SWenyou Yang #clock-cells = <0>; 228*cd339347SWenyou Yang reg = <7>; 229*cd339347SWenyou Yang clocks = <&usb>; 230*cd339347SWenyou Yang }; 231*cd339347SWenyou Yang 232*cd339347SWenyou Yang pck0: pck0@8 { 233*cd339347SWenyou Yang #clock-cells = <0>; 234*cd339347SWenyou Yang reg = <8>; 235*cd339347SWenyou Yang clocks = <&prog0>; 236*cd339347SWenyou Yang }; 237*cd339347SWenyou Yang 238*cd339347SWenyou Yang pck1: pck1@9 { 239*cd339347SWenyou Yang #clock-cells = <0>; 240*cd339347SWenyou Yang reg = <9>; 241*cd339347SWenyou Yang clocks = <&prog1>; 242*cd339347SWenyou Yang }; 243*cd339347SWenyou Yang }; 244*cd339347SWenyou Yang 245*cd339347SWenyou Yang periphck { 246*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-peripheral"; 247*cd339347SWenyou Yang #address-cells = <1>; 248*cd339347SWenyou Yang #size-cells = <0>; 249*cd339347SWenyou Yang clocks = <&mck>; 250*cd339347SWenyou Yang u-boot,dm-pre-reloc; 251*cd339347SWenyou Yang 252*cd339347SWenyou Yang pioAB_clk: pioAB_clk@2 { 253*cd339347SWenyou Yang #clock-cells = <0>; 254*cd339347SWenyou Yang reg = <2>; 255*cd339347SWenyou Yang u-boot,dm-pre-reloc; 256*cd339347SWenyou Yang }; 257*cd339347SWenyou Yang 258*cd339347SWenyou Yang pioCD_clk: pioCD_clk@3 { 259*cd339347SWenyou Yang #clock-cells = <0>; 260*cd339347SWenyou Yang reg = <3>; 261*cd339347SWenyou Yang u-boot,dm-pre-reloc; 262*cd339347SWenyou Yang }; 263*cd339347SWenyou Yang 264*cd339347SWenyou Yang fuse_clk: fuse_clk@4 { 265*cd339347SWenyou Yang #clock-cells = <0>; 266*cd339347SWenyou Yang reg = <4>; 267*cd339347SWenyou Yang }; 268*cd339347SWenyou Yang 269*cd339347SWenyou Yang usart0_clk: usart0_clk@5 { 270*cd339347SWenyou Yang #clock-cells = <0>; 271*cd339347SWenyou Yang reg = <5>; 272*cd339347SWenyou Yang }; 273*cd339347SWenyou Yang 274*cd339347SWenyou Yang usart1_clk: usart1_clk@6 { 275*cd339347SWenyou Yang #clock-cells = <0>; 276*cd339347SWenyou Yang reg = <6>; 277*cd339347SWenyou Yang }; 278*cd339347SWenyou Yang 279*cd339347SWenyou Yang usart2_clk: usart2_clk@7 { 280*cd339347SWenyou Yang #clock-cells = <0>; 281*cd339347SWenyou Yang reg = <7>; 282*cd339347SWenyou Yang }; 283*cd339347SWenyou Yang 284*cd339347SWenyou Yang usart3_clk: usart3_clk@8 { 285*cd339347SWenyou Yang #clock-cells = <0>; 286*cd339347SWenyou Yang reg = <8>; 287*cd339347SWenyou Yang }; 288*cd339347SWenyou Yang 289*cd339347SWenyou Yang twi0_clk: twi0_clk@9 { 290*cd339347SWenyou Yang reg = <9>; 291*cd339347SWenyou Yang #clock-cells = <0>; 292*cd339347SWenyou Yang }; 293*cd339347SWenyou Yang 294*cd339347SWenyou Yang twi1_clk: twi1_clk@10 { 295*cd339347SWenyou Yang #clock-cells = <0>; 296*cd339347SWenyou Yang reg = <10>; 297*cd339347SWenyou Yang }; 298*cd339347SWenyou Yang 299*cd339347SWenyou Yang mci0_clk: mci0_clk@12 { 300*cd339347SWenyou Yang #clock-cells = <0>; 301*cd339347SWenyou Yang reg = <12>; 302*cd339347SWenyou Yang }; 303*cd339347SWenyou Yang 304*cd339347SWenyou Yang spi0_clk: spi0_clk@13 { 305*cd339347SWenyou Yang #clock-cells = <0>; 306*cd339347SWenyou Yang reg = <13>; 307*cd339347SWenyou Yang }; 308*cd339347SWenyou Yang 309*cd339347SWenyou Yang spi1_clk: spi1_clk@14 { 310*cd339347SWenyou Yang #clock-cells = <0>; 311*cd339347SWenyou Yang reg = <14>; 312*cd339347SWenyou Yang }; 313*cd339347SWenyou Yang 314*cd339347SWenyou Yang uart0_clk: uart0_clk@15 { 315*cd339347SWenyou Yang #clock-cells = <0>; 316*cd339347SWenyou Yang reg = <15>; 317*cd339347SWenyou Yang }; 318*cd339347SWenyou Yang 319*cd339347SWenyou Yang uart1_clk: uart1_clk@16 { 320*cd339347SWenyou Yang #clock-cells = <0>; 321*cd339347SWenyou Yang reg = <16>; 322*cd339347SWenyou Yang }; 323*cd339347SWenyou Yang 324*cd339347SWenyou Yang tcb_clk: tcb_clk@17 { 325*cd339347SWenyou Yang #clock-cells = <0>; 326*cd339347SWenyou Yang reg = <17>; 327*cd339347SWenyou Yang }; 328*cd339347SWenyou Yang 329*cd339347SWenyou Yang pwm_clk: pwm_clk@18 { 330*cd339347SWenyou Yang #clock-cells = <0>; 331*cd339347SWenyou Yang reg = <18>; 332*cd339347SWenyou Yang }; 333*cd339347SWenyou Yang 334*cd339347SWenyou Yang adc_clk: adc_clk@19 { 335*cd339347SWenyou Yang #clock-cells = <0>; 336*cd339347SWenyou Yang reg = <19>; 337*cd339347SWenyou Yang }; 338*cd339347SWenyou Yang 339*cd339347SWenyou Yang dma0_clk: dma0_clk@20 { 340*cd339347SWenyou Yang #clock-cells = <0>; 341*cd339347SWenyou Yang reg = <20>; 342*cd339347SWenyou Yang }; 343*cd339347SWenyou Yang 344*cd339347SWenyou Yang uhphs_clk: uhphs_clk@22 { 345*cd339347SWenyou Yang #clock-cells = <0>; 346*cd339347SWenyou Yang reg = <22>; 347*cd339347SWenyou Yang }; 348*cd339347SWenyou Yang 349*cd339347SWenyou Yang udphs_clk: udphs_clk@23 { 350*cd339347SWenyou Yang #clock-cells = <0>; 351*cd339347SWenyou Yang reg = <23>; 352*cd339347SWenyou Yang }; 353*cd339347SWenyou Yang 354*cd339347SWenyou Yang lcdc_clk: lcdc_clk@25 { 355*cd339347SWenyou Yang #clock-cells = <0>; 356*cd339347SWenyou Yang reg = <25>; 357*cd339347SWenyou Yang }; 358*cd339347SWenyou Yang 359*cd339347SWenyou Yang sha_clk: sha_clk@27 { 360*cd339347SWenyou Yang #clock-cells = <0>; 361*cd339347SWenyou Yang reg = <27>; 362*cd339347SWenyou Yang }; 363*cd339347SWenyou Yang 364*cd339347SWenyou Yang ssc0_clk: ssc0_clk@28 { 365*cd339347SWenyou Yang #clock-cells = <0>; 366*cd339347SWenyou Yang reg = <28>; 367*cd339347SWenyou Yang }; 368*cd339347SWenyou Yang 369*cd339347SWenyou Yang aes_clk: aes_clk@29 { 370*cd339347SWenyou Yang #clock-cells = <0>; 371*cd339347SWenyou Yang reg = <29>; 372*cd339347SWenyou Yang }; 373*cd339347SWenyou Yang 374*cd339347SWenyou Yang trng_clk: trng_clk@30 { 375*cd339347SWenyou Yang #clock-cells = <0>; 376*cd339347SWenyou Yang reg = <30>; 377*cd339347SWenyou Yang }; 378*cd339347SWenyou Yang }; 379*cd339347SWenyou Yang }; 380*cd339347SWenyou Yang 381*cd339347SWenyou Yang rstc@fffffe00 { 382*cd339347SWenyou Yang compatible = "atmel,at91sam9g45-rstc"; 383*cd339347SWenyou Yang reg = <0xfffffe00 0x10>; 384*cd339347SWenyou Yang clocks = <&clk32k>; 385*cd339347SWenyou Yang }; 386*cd339347SWenyou Yang 387*cd339347SWenyou Yang pit: timer@fffffe30 { 388*cd339347SWenyou Yang compatible = "atmel,at91sam9260-pit"; 389*cd339347SWenyou Yang reg = <0xfffffe30 0xf>; 390*cd339347SWenyou Yang interrupts = <1 IRQ_TYPE_LEVEL_HIGH 7>; 391*cd339347SWenyou Yang clocks = <&mck>; 392*cd339347SWenyou Yang }; 393*cd339347SWenyou Yang 394*cd339347SWenyou Yang shdwc@fffffe10 { 395*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-shdwc"; 396*cd339347SWenyou Yang reg = <0xfffffe10 0x10>; 397*cd339347SWenyou Yang clocks = <&clk32k>; 398*cd339347SWenyou Yang }; 399*cd339347SWenyou Yang 400*cd339347SWenyou Yang sckc@fffffe50 { 401*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-sckc"; 402*cd339347SWenyou Yang reg = <0xfffffe50 0x4>; 403*cd339347SWenyou Yang 404*cd339347SWenyou Yang slow_osc: slow_osc { 405*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow-osc"; 406*cd339347SWenyou Yang #clock-cells = <0>; 407*cd339347SWenyou Yang clocks = <&slow_xtal>; 408*cd339347SWenyou Yang }; 409*cd339347SWenyou Yang 410*cd339347SWenyou Yang slow_rc_osc: slow_rc_osc { 411*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow-rc-osc"; 412*cd339347SWenyou Yang #clock-cells = <0>; 413*cd339347SWenyou Yang clock-frequency = <32768>; 414*cd339347SWenyou Yang clock-accuracy = <50000000>; 415*cd339347SWenyou Yang }; 416*cd339347SWenyou Yang 417*cd339347SWenyou Yang clk32k: slck { 418*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-clk-slow"; 419*cd339347SWenyou Yang #clock-cells = <0>; 420*cd339347SWenyou Yang clocks = <&slow_rc_osc>, <&slow_osc>; 421*cd339347SWenyou Yang }; 422*cd339347SWenyou Yang }; 423*cd339347SWenyou Yang 424*cd339347SWenyou Yang mmc0: mmc@f0008000 { 425*cd339347SWenyou Yang compatible = "atmel,hsmci"; 426*cd339347SWenyou Yang reg = <0xf0008000 0x600>; 427*cd339347SWenyou Yang interrupts = <12 IRQ_TYPE_LEVEL_HIGH 0>; 428*cd339347SWenyou Yang dmas = <&dma 1 AT91_DMA_CFG_PER_ID(0)>; 429*cd339347SWenyou Yang dma-names = "rxtx"; 430*cd339347SWenyou Yang clocks = <&mci0_clk>; 431*cd339347SWenyou Yang clock-names = "mci_clk"; 432*cd339347SWenyou Yang #address-cells = <1>; 433*cd339347SWenyou Yang #size-cells = <0>; 434*cd339347SWenyou Yang status = "disabled"; 435*cd339347SWenyou Yang }; 436*cd339347SWenyou Yang 437*cd339347SWenyou Yang tcb0: timer@f8008000 { 438*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-tcb"; 439*cd339347SWenyou Yang reg = <0xf8008000 0x100>; 440*cd339347SWenyou Yang interrupts = <17 IRQ_TYPE_LEVEL_HIGH 0>; 441*cd339347SWenyou Yang clocks = <&tcb_clk>, <&clk32k>; 442*cd339347SWenyou Yang clock-names = "t0_clk", "slow_clk"; 443*cd339347SWenyou Yang }; 444*cd339347SWenyou Yang 445*cd339347SWenyou Yang tcb1: timer@f800c000 { 446*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-tcb"; 447*cd339347SWenyou Yang reg = <0xf800c000 0x100>; 448*cd339347SWenyou Yang interrupts = <17 IRQ_TYPE_LEVEL_HIGH 0>; 449*cd339347SWenyou Yang clocks = <&tcb_clk>, <&clk32k>; 450*cd339347SWenyou Yang clock-names = "t0_clk", "slow_clk"; 451*cd339347SWenyou Yang }; 452*cd339347SWenyou Yang 453*cd339347SWenyou Yang hlcdc: hlcdc@f8038000 { 454*cd339347SWenyou Yang compatible = "atmel,at91sam9n12-hlcdc"; 455*cd339347SWenyou Yang reg = <0xf8038000 0x2000>; 456*cd339347SWenyou Yang interrupts = <25 IRQ_TYPE_LEVEL_HIGH 0>; 457*cd339347SWenyou Yang clocks = <&lcdc_clk>, <&lcdck>, <&clk32k>; 458*cd339347SWenyou Yang clock-names = "periph_clk", "sys_clk", "slow_clk"; 459*cd339347SWenyou Yang status = "disabled"; 460*cd339347SWenyou Yang 461*cd339347SWenyou Yang hlcdc-display-controller { 462*cd339347SWenyou Yang compatible = "atmel,hlcdc-display-controller"; 463*cd339347SWenyou Yang #address-cells = <1>; 464*cd339347SWenyou Yang #size-cells = <0>; 465*cd339347SWenyou Yang 466*cd339347SWenyou Yang port@0 { 467*cd339347SWenyou Yang #address-cells = <1>; 468*cd339347SWenyou Yang #size-cells = <0>; 469*cd339347SWenyou Yang reg = <0>; 470*cd339347SWenyou Yang }; 471*cd339347SWenyou Yang }; 472*cd339347SWenyou Yang 473*cd339347SWenyou Yang hlcdc_pwm: hlcdc-pwm { 474*cd339347SWenyou Yang compatible = "atmel,hlcdc-pwm"; 475*cd339347SWenyou Yang pinctrl-names = "default"; 476*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_lcd_pwm>; 477*cd339347SWenyou Yang #pwm-cells = <3>; 478*cd339347SWenyou Yang }; 479*cd339347SWenyou Yang }; 480*cd339347SWenyou Yang 481*cd339347SWenyou Yang dma: dma-controller@ffffec00 { 482*cd339347SWenyou Yang compatible = "atmel,at91sam9g45-dma"; 483*cd339347SWenyou Yang reg = <0xffffec00 0x200>; 484*cd339347SWenyou Yang interrupts = <20 IRQ_TYPE_LEVEL_HIGH 0>; 485*cd339347SWenyou Yang #dma-cells = <2>; 486*cd339347SWenyou Yang clocks = <&dma0_clk>; 487*cd339347SWenyou Yang clock-names = "dma_clk"; 488*cd339347SWenyou Yang }; 489*cd339347SWenyou Yang 490*cd339347SWenyou Yang pinctrl@fffff400 { 491*cd339347SWenyou Yang #address-cells = <1>; 492*cd339347SWenyou Yang #size-cells = <1>; 493*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-pinctrl", "atmel,at91rm9200-pinctrl", "simple-bus"; 494*cd339347SWenyou Yang ranges = <0xfffff400 0xfffff400 0x800>; 495*cd339347SWenyou Yang reg = <0xfffff400 0x200 496*cd339347SWenyou Yang 0xfffff600 0x200 497*cd339347SWenyou Yang 0xfffff800 0x200 498*cd339347SWenyou Yang 0xfffffa00 0x200 499*cd339347SWenyou Yang >; 500*cd339347SWenyou Yang 501*cd339347SWenyou Yang atmel,mux-mask = < 502*cd339347SWenyou Yang /* A B C */ 503*cd339347SWenyou Yang 0xffffffff 0xffe07983 0x00000000 /* pioA */ 504*cd339347SWenyou Yang 0x00040000 0x00047e0f 0x00000000 /* pioB */ 505*cd339347SWenyou Yang 0xfdffffff 0x07c00000 0xb83fffff /* pioC */ 506*cd339347SWenyou Yang 0x003fffff 0x003f8000 0x00000000 /* pioD */ 507*cd339347SWenyou Yang >; 508*cd339347SWenyou Yang u-boot,dm-pre-reloc; 509*cd339347SWenyou Yang 510*cd339347SWenyou Yang /* shared pinctrl settings */ 511*cd339347SWenyou Yang dbgu { 512*cd339347SWenyou Yang u-boot,dm-pre-reloc; 513*cd339347SWenyou Yang pinctrl_dbgu: dbgu-0 { 514*cd339347SWenyou Yang atmel,pins = 515*cd339347SWenyou Yang <AT91_PIOA 9 AT91_PERIPH_A AT91_PINCTRL_PULL_UP 516*cd339347SWenyou Yang AT91_PIOA 10 AT91_PERIPH_A AT91_PINCTRL_NONE>; 517*cd339347SWenyou Yang }; 518*cd339347SWenyou Yang }; 519*cd339347SWenyou Yang 520*cd339347SWenyou Yang lcd { 521*cd339347SWenyou Yang pinctrl_lcd_base: lcd-base-0 { 522*cd339347SWenyou Yang atmel,pins = 523*cd339347SWenyou Yang <AT91_PIOC 27 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDVSYNC */ 524*cd339347SWenyou Yang AT91_PIOC 28 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDHSYNC */ 525*cd339347SWenyou Yang AT91_PIOC 24 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDDISP */ 526*cd339347SWenyou Yang AT91_PIOC 29 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDDEN */ 527*cd339347SWenyou Yang AT91_PIOC 30 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* LCDPCK */ 528*cd339347SWenyou Yang }; 529*cd339347SWenyou Yang 530*cd339347SWenyou Yang pinctrl_lcd_pwm: lcd-pwm-0 { 531*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 26 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* LCDPWM */ 532*cd339347SWenyou Yang }; 533*cd339347SWenyou Yang 534*cd339347SWenyou Yang pinctrl_lcd_rgb888: lcd-rgb-3 { 535*cd339347SWenyou Yang atmel,pins = 536*cd339347SWenyou Yang <AT91_PIOC 0 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD0 pin */ 537*cd339347SWenyou Yang AT91_PIOC 1 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD1 pin */ 538*cd339347SWenyou Yang AT91_PIOC 2 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD2 pin */ 539*cd339347SWenyou Yang AT91_PIOC 3 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD3 pin */ 540*cd339347SWenyou Yang AT91_PIOC 4 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD4 pin */ 541*cd339347SWenyou Yang AT91_PIOC 5 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD5 pin */ 542*cd339347SWenyou Yang AT91_PIOC 6 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD6 pin */ 543*cd339347SWenyou Yang AT91_PIOC 7 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD7 pin */ 544*cd339347SWenyou Yang AT91_PIOC 8 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD8 pin */ 545*cd339347SWenyou Yang AT91_PIOC 9 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD9 pin */ 546*cd339347SWenyou Yang AT91_PIOC 10 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD10 pin */ 547*cd339347SWenyou Yang AT91_PIOC 11 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD11 pin */ 548*cd339347SWenyou Yang AT91_PIOC 12 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD12 pin */ 549*cd339347SWenyou Yang AT91_PIOC 13 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD13 pin */ 550*cd339347SWenyou Yang AT91_PIOC 14 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD14 pin */ 551*cd339347SWenyou Yang AT91_PIOC 15 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD15 pin */ 552*cd339347SWenyou Yang AT91_PIOC 16 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD16 pin */ 553*cd339347SWenyou Yang AT91_PIOC 17 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD17 pin */ 554*cd339347SWenyou Yang AT91_PIOC 18 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD18 pin */ 555*cd339347SWenyou Yang AT91_PIOC 19 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD19 pin */ 556*cd339347SWenyou Yang AT91_PIOC 20 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD20 pin */ 557*cd339347SWenyou Yang AT91_PIOC 21 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD21 pin */ 558*cd339347SWenyou Yang AT91_PIOC 22 AT91_PERIPH_A AT91_PINCTRL_NONE /* LCDD22 pin */ 559*cd339347SWenyou Yang AT91_PIOC 23 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* LCDD23 pin */ 560*cd339347SWenyou Yang }; 561*cd339347SWenyou Yang }; 562*cd339347SWenyou Yang 563*cd339347SWenyou Yang usart0 { 564*cd339347SWenyou Yang pinctrl_usart0: usart0-0 { 565*cd339347SWenyou Yang atmel,pins = 566*cd339347SWenyou Yang <AT91_PIOA 1 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA1 periph A with pullup */ 567*cd339347SWenyou Yang AT91_PIOA 0 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA0 periph A */ 568*cd339347SWenyou Yang }; 569*cd339347SWenyou Yang 570*cd339347SWenyou Yang pinctrl_usart0_rts: usart0_rts-0 { 571*cd339347SWenyou Yang atmel,pins = 572*cd339347SWenyou Yang <AT91_PIOA 2 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA2 periph A */ 573*cd339347SWenyou Yang }; 574*cd339347SWenyou Yang 575*cd339347SWenyou Yang pinctrl_usart0_cts: usart0_cts-0 { 576*cd339347SWenyou Yang atmel,pins = 577*cd339347SWenyou Yang <AT91_PIOA 3 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA3 periph A */ 578*cd339347SWenyou Yang }; 579*cd339347SWenyou Yang }; 580*cd339347SWenyou Yang 581*cd339347SWenyou Yang usart1 { 582*cd339347SWenyou Yang pinctrl_usart1: usart1-0 { 583*cd339347SWenyou Yang atmel,pins = 584*cd339347SWenyou Yang <AT91_PIOA 6 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA6 periph A with pullup */ 585*cd339347SWenyou Yang AT91_PIOA 5 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA5 periph A */ 586*cd339347SWenyou Yang }; 587*cd339347SWenyou Yang }; 588*cd339347SWenyou Yang 589*cd339347SWenyou Yang usart2 { 590*cd339347SWenyou Yang pinctrl_usart2: usart2-0 { 591*cd339347SWenyou Yang atmel,pins = 592*cd339347SWenyou Yang <AT91_PIOA 8 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA8 periph A with pullup */ 593*cd339347SWenyou Yang AT91_PIOA 7 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA7 periph A */ 594*cd339347SWenyou Yang }; 595*cd339347SWenyou Yang 596*cd339347SWenyou Yang pinctrl_usart2_rts: usart2_rts-0 { 597*cd339347SWenyou Yang atmel,pins = 598*cd339347SWenyou Yang <AT91_PIOB 0 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PB0 periph B */ 599*cd339347SWenyou Yang }; 600*cd339347SWenyou Yang 601*cd339347SWenyou Yang pinctrl_usart2_cts: usart2_cts-0 { 602*cd339347SWenyou Yang atmel,pins = 603*cd339347SWenyou Yang <AT91_PIOB 1 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PB1 periph B */ 604*cd339347SWenyou Yang }; 605*cd339347SWenyou Yang }; 606*cd339347SWenyou Yang 607*cd339347SWenyou Yang usart3 { 608*cd339347SWenyou Yang pinctrl_usart3: usart3-0 { 609*cd339347SWenyou Yang atmel,pins = 610*cd339347SWenyou Yang <AT91_PIOC 23 AT91_PERIPH_B AT91_PINCTRL_PULL_UP /* PC23 periph B with pullup */ 611*cd339347SWenyou Yang AT91_PIOC 22 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PC22 periph B */ 612*cd339347SWenyou Yang }; 613*cd339347SWenyou Yang 614*cd339347SWenyou Yang pinctrl_usart3_rts: usart3_rts-0 { 615*cd339347SWenyou Yang atmel,pins = 616*cd339347SWenyou Yang <AT91_PIOC 24 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PC24 periph B */ 617*cd339347SWenyou Yang }; 618*cd339347SWenyou Yang 619*cd339347SWenyou Yang pinctrl_usart3_cts: usart3_cts-0 { 620*cd339347SWenyou Yang atmel,pins = 621*cd339347SWenyou Yang <AT91_PIOC 25 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PC25 periph B */ 622*cd339347SWenyou Yang }; 623*cd339347SWenyou Yang }; 624*cd339347SWenyou Yang 625*cd339347SWenyou Yang uart0 { 626*cd339347SWenyou Yang pinctrl_uart0: uart0-0 { 627*cd339347SWenyou Yang atmel,pins = 628*cd339347SWenyou Yang <AT91_PIOC 9 AT91_PERIPH_C AT91_PINCTRL_PULL_UP /* PC9 periph C with pullup */ 629*cd339347SWenyou Yang AT91_PIOC 8 AT91_PERIPH_C AT91_PINCTRL_NONE>; /* PC8 periph C */ 630*cd339347SWenyou Yang }; 631*cd339347SWenyou Yang }; 632*cd339347SWenyou Yang 633*cd339347SWenyou Yang uart1 { 634*cd339347SWenyou Yang pinctrl_uart1: uart1-0 { 635*cd339347SWenyou Yang atmel,pins = 636*cd339347SWenyou Yang <AT91_PIOC 16 AT91_PERIPH_C AT91_PINCTRL_PULL_UP /* PC17 periph C with pullup */ 637*cd339347SWenyou Yang AT91_PIOC 17 AT91_PERIPH_C AT91_PINCTRL_NONE>; /* PC16 periph C */ 638*cd339347SWenyou Yang }; 639*cd339347SWenyou Yang }; 640*cd339347SWenyou Yang 641*cd339347SWenyou Yang nand { 642*cd339347SWenyou Yang pinctrl_nand: nand-0 { 643*cd339347SWenyou Yang atmel,pins = 644*cd339347SWenyou Yang <AT91_PIOD 5 AT91_PERIPH_GPIO AT91_PINCTRL_PULL_UP /* PD5 gpio RDY pin pull_up*/ 645*cd339347SWenyou Yang AT91_PIOD 4 AT91_PERIPH_GPIO AT91_PINCTRL_PULL_UP>; /* PD4 gpio enable pin pull_up */ 646*cd339347SWenyou Yang }; 647*cd339347SWenyou Yang }; 648*cd339347SWenyou Yang 649*cd339347SWenyou Yang mmc0 { 650*cd339347SWenyou Yang pinctrl_mmc0_slot0_clk_cmd_dat0: mmc0_slot0_clk_cmd_dat0-0 { 651*cd339347SWenyou Yang atmel,pins = 652*cd339347SWenyou Yang <AT91_PIOA 17 AT91_PERIPH_A AT91_PINCTRL_NONE /* PA17 periph A */ 653*cd339347SWenyou Yang AT91_PIOA 16 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA16 periph A with pullup */ 654*cd339347SWenyou Yang AT91_PIOA 15 AT91_PERIPH_A AT91_PINCTRL_PULL_UP>; /* PA15 periph A with pullup */ 655*cd339347SWenyou Yang }; 656*cd339347SWenyou Yang 657*cd339347SWenyou Yang pinctrl_mmc0_slot0_dat1_3: mmc0_slot0_dat1_3-0 { 658*cd339347SWenyou Yang atmel,pins = 659*cd339347SWenyou Yang <AT91_PIOA 18 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA18 periph A with pullup */ 660*cd339347SWenyou Yang AT91_PIOA 19 AT91_PERIPH_A AT91_PINCTRL_PULL_UP /* PA19 periph A with pullup */ 661*cd339347SWenyou Yang AT91_PIOA 20 AT91_PERIPH_A AT91_PINCTRL_PULL_UP>; /* PA20 periph A with pullup */ 662*cd339347SWenyou Yang }; 663*cd339347SWenyou Yang 664*cd339347SWenyou Yang pinctrl_mmc0_slot0_dat4_7: mmc0_slot0_dat4_7-0 { 665*cd339347SWenyou Yang atmel,pins = 666*cd339347SWenyou Yang <AT91_PIOA 11 AT91_PERIPH_B AT91_PINCTRL_PULL_UP /* PA11 periph B with pullup */ 667*cd339347SWenyou Yang AT91_PIOA 12 AT91_PERIPH_B AT91_PINCTRL_PULL_UP /* PA12 periph B with pullup */ 668*cd339347SWenyou Yang AT91_PIOA 13 AT91_PERIPH_B AT91_PINCTRL_PULL_UP /* PA13 periph B with pullup */ 669*cd339347SWenyou Yang AT91_PIOA 14 AT91_PERIPH_B AT91_PINCTRL_PULL_UP>; /* PA14 periph B with pullup */ 670*cd339347SWenyou Yang }; 671*cd339347SWenyou Yang }; 672*cd339347SWenyou Yang 673*cd339347SWenyou Yang ssc0 { 674*cd339347SWenyou Yang pinctrl_ssc0_tx: ssc0_tx-0 { 675*cd339347SWenyou Yang atmel,pins = 676*cd339347SWenyou Yang <AT91_PIOA 24 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA24 periph B */ 677*cd339347SWenyou Yang AT91_PIOA 25 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA25 periph B */ 678*cd339347SWenyou Yang AT91_PIOA 26 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PA26 periph B */ 679*cd339347SWenyou Yang }; 680*cd339347SWenyou Yang 681*cd339347SWenyou Yang pinctrl_ssc0_rx: ssc0_rx-0 { 682*cd339347SWenyou Yang atmel,pins = 683*cd339347SWenyou Yang <AT91_PIOA 27 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA27 periph B */ 684*cd339347SWenyou Yang AT91_PIOA 28 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA28 periph B */ 685*cd339347SWenyou Yang AT91_PIOA 29 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PA29 periph B */ 686*cd339347SWenyou Yang }; 687*cd339347SWenyou Yang }; 688*cd339347SWenyou Yang 689*cd339347SWenyou Yang spi0 { 690*cd339347SWenyou Yang pinctrl_spi0: spi0-0 { 691*cd339347SWenyou Yang atmel,pins = 692*cd339347SWenyou Yang <AT91_PIOA 11 AT91_PERIPH_A AT91_PINCTRL_NONE /* PA11 periph A SPI0_MISO pin */ 693*cd339347SWenyou Yang AT91_PIOA 12 AT91_PERIPH_A AT91_PINCTRL_NONE /* PA12 periph A SPI0_MOSI pin */ 694*cd339347SWenyou Yang AT91_PIOA 13 AT91_PERIPH_A AT91_PINCTRL_NONE>; /* PA13 periph A SPI0_SPCK pin */ 695*cd339347SWenyou Yang }; 696*cd339347SWenyou Yang }; 697*cd339347SWenyou Yang 698*cd339347SWenyou Yang spi1 { 699*cd339347SWenyou Yang pinctrl_spi1: spi1-0 { 700*cd339347SWenyou Yang atmel,pins = 701*cd339347SWenyou Yang <AT91_PIOA 21 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA21 periph B SPI1_MISO pin */ 702*cd339347SWenyou Yang AT91_PIOA 22 AT91_PERIPH_B AT91_PINCTRL_NONE /* PA22 periph B SPI1_MOSI pin */ 703*cd339347SWenyou Yang AT91_PIOA 23 AT91_PERIPH_B AT91_PINCTRL_NONE>; /* PA23 periph B SPI1_SPCK pin */ 704*cd339347SWenyou Yang }; 705*cd339347SWenyou Yang }; 706*cd339347SWenyou Yang 707*cd339347SWenyou Yang i2c0 { 708*cd339347SWenyou Yang pinctrl_i2c0: i2c0-0 { 709*cd339347SWenyou Yang atmel,pins = 710*cd339347SWenyou Yang <AT91_PIOA 30 AT91_PERIPH_A AT91_PINCTRL_NONE 711*cd339347SWenyou Yang AT91_PIOA 31 AT91_PERIPH_A AT91_PINCTRL_NONE>; 712*cd339347SWenyou Yang }; 713*cd339347SWenyou Yang }; 714*cd339347SWenyou Yang 715*cd339347SWenyou Yang i2c1 { 716*cd339347SWenyou Yang pinctrl_i2c1: i2c1-0 { 717*cd339347SWenyou Yang atmel,pins = 718*cd339347SWenyou Yang <AT91_PIOC 0 AT91_PERIPH_C AT91_PINCTRL_NONE 719*cd339347SWenyou Yang AT91_PIOC 1 AT91_PERIPH_C AT91_PINCTRL_NONE>; 720*cd339347SWenyou Yang }; 721*cd339347SWenyou Yang }; 722*cd339347SWenyou Yang 723*cd339347SWenyou Yang tcb0 { 724*cd339347SWenyou Yang pinctrl_tcb0_tclk0: tcb0_tclk0-0 { 725*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 24 AT91_PERIPH_A AT91_PINCTRL_NONE>; 726*cd339347SWenyou Yang }; 727*cd339347SWenyou Yang 728*cd339347SWenyou Yang pinctrl_tcb0_tclk1: tcb0_tclk1-0 { 729*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 25 AT91_PERIPH_A AT91_PINCTRL_NONE>; 730*cd339347SWenyou Yang }; 731*cd339347SWenyou Yang 732*cd339347SWenyou Yang pinctrl_tcb0_tclk2: tcb0_tclk2-0 { 733*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 26 AT91_PERIPH_A AT91_PINCTRL_NONE>; 734*cd339347SWenyou Yang }; 735*cd339347SWenyou Yang 736*cd339347SWenyou Yang pinctrl_tcb0_tioa0: tcb0_tioa0-0 { 737*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 21 AT91_PERIPH_A AT91_PINCTRL_NONE>; 738*cd339347SWenyou Yang }; 739*cd339347SWenyou Yang 740*cd339347SWenyou Yang pinctrl_tcb0_tioa1: tcb0_tioa1-0 { 741*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 22 AT91_PERIPH_A AT91_PINCTRL_NONE>; 742*cd339347SWenyou Yang }; 743*cd339347SWenyou Yang 744*cd339347SWenyou Yang pinctrl_tcb0_tioa2: tcb0_tioa2-0 { 745*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 23 AT91_PERIPH_A AT91_PINCTRL_NONE>; 746*cd339347SWenyou Yang }; 747*cd339347SWenyou Yang 748*cd339347SWenyou Yang pinctrl_tcb0_tiob0: tcb0_tiob0-0 { 749*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 27 AT91_PERIPH_A AT91_PINCTRL_NONE>; 750*cd339347SWenyou Yang }; 751*cd339347SWenyou Yang 752*cd339347SWenyou Yang pinctrl_tcb0_tiob1: tcb0_tiob1-0 { 753*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 28 AT91_PERIPH_A AT91_PINCTRL_NONE>; 754*cd339347SWenyou Yang }; 755*cd339347SWenyou Yang 756*cd339347SWenyou Yang pinctrl_tcb0_tiob2: tcb0_tiob2-0 { 757*cd339347SWenyou Yang atmel,pins = <AT91_PIOA 29 AT91_PERIPH_A AT91_PINCTRL_NONE>; 758*cd339347SWenyou Yang }; 759*cd339347SWenyou Yang }; 760*cd339347SWenyou Yang 761*cd339347SWenyou Yang tcb1 { 762*cd339347SWenyou Yang pinctrl_tcb1_tclk0: tcb1_tclk0-0 { 763*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 4 AT91_PERIPH_C AT91_PINCTRL_NONE>; 764*cd339347SWenyou Yang }; 765*cd339347SWenyou Yang 766*cd339347SWenyou Yang pinctrl_tcb1_tclk1: tcb1_tclk1-0 { 767*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 7 AT91_PERIPH_C AT91_PINCTRL_NONE>; 768*cd339347SWenyou Yang }; 769*cd339347SWenyou Yang 770*cd339347SWenyou Yang pinctrl_tcb1_tclk2: tcb1_tclk2-0 { 771*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 14 AT91_PERIPH_C AT91_PINCTRL_NONE>; 772*cd339347SWenyou Yang }; 773*cd339347SWenyou Yang 774*cd339347SWenyou Yang pinctrl_tcb1_tioa0: tcb1_tioa0-0 { 775*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 2 AT91_PERIPH_C AT91_PINCTRL_NONE>; 776*cd339347SWenyou Yang }; 777*cd339347SWenyou Yang 778*cd339347SWenyou Yang pinctrl_tcb1_tioa1: tcb1_tioa1-0 { 779*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 5 AT91_PERIPH_C AT91_PINCTRL_NONE>; 780*cd339347SWenyou Yang }; 781*cd339347SWenyou Yang 782*cd339347SWenyou Yang pinctrl_tcb1_tioa2: tcb1_tioa2-0 { 783*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 12 AT91_PERIPH_C AT91_PINCTRL_NONE>; 784*cd339347SWenyou Yang }; 785*cd339347SWenyou Yang 786*cd339347SWenyou Yang pinctrl_tcb1_tiob0: tcb1_tiob0-0 { 787*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 3 AT91_PERIPH_C AT91_PINCTRL_NONE>; 788*cd339347SWenyou Yang }; 789*cd339347SWenyou Yang 790*cd339347SWenyou Yang pinctrl_tcb1_tiob1: tcb1_tiob1-0 { 791*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 6 AT91_PERIPH_C AT91_PINCTRL_NONE>; 792*cd339347SWenyou Yang }; 793*cd339347SWenyou Yang 794*cd339347SWenyou Yang pinctrl_tcb1_tiob2: tcb1_tiob2-0 { 795*cd339347SWenyou Yang atmel,pins = <AT91_PIOC 13 AT91_PERIPH_C AT91_PINCTRL_NONE>; 796*cd339347SWenyou Yang }; 797*cd339347SWenyou Yang }; 798*cd339347SWenyou Yang }; 799*cd339347SWenyou Yang 800*cd339347SWenyou Yang pioA: gpio@fffff400 { 801*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-gpio", "atmel,at91rm9200-gpio"; 802*cd339347SWenyou Yang reg = <0xfffff400 0x200>; 803*cd339347SWenyou Yang interrupts = <2 IRQ_TYPE_LEVEL_HIGH 1>; 804*cd339347SWenyou Yang #gpio-cells = <2>; 805*cd339347SWenyou Yang gpio-controller; 806*cd339347SWenyou Yang interrupt-controller; 807*cd339347SWenyou Yang #interrupt-cells = <2>; 808*cd339347SWenyou Yang clocks = <&pioAB_clk>; 809*cd339347SWenyou Yang u-boot,dm-pre-reloc; 810*cd339347SWenyou Yang }; 811*cd339347SWenyou Yang 812*cd339347SWenyou Yang pioB: gpio@fffff600 { 813*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-gpio", "atmel,at91rm9200-gpio"; 814*cd339347SWenyou Yang reg = <0xfffff600 0x200>; 815*cd339347SWenyou Yang interrupts = <2 IRQ_TYPE_LEVEL_HIGH 1>; 816*cd339347SWenyou Yang #gpio-cells = <2>; 817*cd339347SWenyou Yang gpio-controller; 818*cd339347SWenyou Yang interrupt-controller; 819*cd339347SWenyou Yang #interrupt-cells = <2>; 820*cd339347SWenyou Yang clocks = <&pioAB_clk>; 821*cd339347SWenyou Yang u-boot,dm-pre-reloc; 822*cd339347SWenyou Yang }; 823*cd339347SWenyou Yang 824*cd339347SWenyou Yang pioC: gpio@fffff800 { 825*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-gpio", "atmel,at91rm9200-gpio"; 826*cd339347SWenyou Yang reg = <0xfffff800 0x200>; 827*cd339347SWenyou Yang interrupts = <3 IRQ_TYPE_LEVEL_HIGH 1>; 828*cd339347SWenyou Yang #gpio-cells = <2>; 829*cd339347SWenyou Yang gpio-controller; 830*cd339347SWenyou Yang interrupt-controller; 831*cd339347SWenyou Yang #interrupt-cells = <2>; 832*cd339347SWenyou Yang clocks = <&pioCD_clk>; 833*cd339347SWenyou Yang u-boot,dm-pre-reloc; 834*cd339347SWenyou Yang }; 835*cd339347SWenyou Yang 836*cd339347SWenyou Yang pioD: gpio@fffffa00 { 837*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-gpio", "atmel,at91rm9200-gpio"; 838*cd339347SWenyou Yang reg = <0xfffffa00 0x200>; 839*cd339347SWenyou Yang interrupts = <3 IRQ_TYPE_LEVEL_HIGH 1>; 840*cd339347SWenyou Yang #gpio-cells = <2>; 841*cd339347SWenyou Yang gpio-controller; 842*cd339347SWenyou Yang interrupt-controller; 843*cd339347SWenyou Yang #interrupt-cells = <2>; 844*cd339347SWenyou Yang clocks = <&pioCD_clk>; 845*cd339347SWenyou Yang u-boot,dm-pre-reloc; 846*cd339347SWenyou Yang }; 847*cd339347SWenyou Yang 848*cd339347SWenyou Yang dbgu: serial@fffff200 { 849*cd339347SWenyou Yang compatible = "atmel,at91sam9260-dbgu", "atmel,at91sam9260-usart"; 850*cd339347SWenyou Yang reg = <0xfffff200 0x200>; 851*cd339347SWenyou Yang interrupts = <1 IRQ_TYPE_LEVEL_HIGH 7>; 852*cd339347SWenyou Yang pinctrl-names = "default"; 853*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_dbgu>; 854*cd339347SWenyou Yang clocks = <&mck>; 855*cd339347SWenyou Yang clock-names = "usart"; 856*cd339347SWenyou Yang status = "disabled"; 857*cd339347SWenyou Yang }; 858*cd339347SWenyou Yang 859*cd339347SWenyou Yang ssc0: ssc@f0010000 { 860*cd339347SWenyou Yang compatible = "atmel,at91sam9g45-ssc"; 861*cd339347SWenyou Yang reg = <0xf0010000 0x4000>; 862*cd339347SWenyou Yang interrupts = <28 IRQ_TYPE_LEVEL_HIGH 5>; 863*cd339347SWenyou Yang dmas = <&dma 0 AT91_DMA_CFG_PER_ID(21)>, 864*cd339347SWenyou Yang <&dma 0 AT91_DMA_CFG_PER_ID(22)>; 865*cd339347SWenyou Yang dma-names = "tx", "rx"; 866*cd339347SWenyou Yang pinctrl-names = "default"; 867*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_ssc0_tx &pinctrl_ssc0_rx>; 868*cd339347SWenyou Yang clocks = <&ssc0_clk>; 869*cd339347SWenyou Yang clock-names = "pclk"; 870*cd339347SWenyou Yang status = "disabled"; 871*cd339347SWenyou Yang }; 872*cd339347SWenyou Yang 873*cd339347SWenyou Yang usart0: serial@f801c000 { 874*cd339347SWenyou Yang compatible = "atmel,at91sam9260-usart"; 875*cd339347SWenyou Yang reg = <0xf801c000 0x4000>; 876*cd339347SWenyou Yang interrupts = <5 IRQ_TYPE_LEVEL_HIGH 5>; 877*cd339347SWenyou Yang pinctrl-names = "default"; 878*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_usart0>; 879*cd339347SWenyou Yang clocks = <&usart0_clk>; 880*cd339347SWenyou Yang clock-names = "usart"; 881*cd339347SWenyou Yang status = "disabled"; 882*cd339347SWenyou Yang }; 883*cd339347SWenyou Yang 884*cd339347SWenyou Yang usart1: serial@f8020000 { 885*cd339347SWenyou Yang compatible = "atmel,at91sam9260-usart"; 886*cd339347SWenyou Yang reg = <0xf8020000 0x4000>; 887*cd339347SWenyou Yang interrupts = <6 IRQ_TYPE_LEVEL_HIGH 5>; 888*cd339347SWenyou Yang pinctrl-names = "default"; 889*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_usart1>; 890*cd339347SWenyou Yang clocks = <&usart1_clk>; 891*cd339347SWenyou Yang clock-names = "usart"; 892*cd339347SWenyou Yang status = "disabled"; 893*cd339347SWenyou Yang }; 894*cd339347SWenyou Yang 895*cd339347SWenyou Yang usart2: serial@f8024000 { 896*cd339347SWenyou Yang compatible = "atmel,at91sam9260-usart"; 897*cd339347SWenyou Yang reg = <0xf8024000 0x4000>; 898*cd339347SWenyou Yang interrupts = <7 IRQ_TYPE_LEVEL_HIGH 5>; 899*cd339347SWenyou Yang pinctrl-names = "default"; 900*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_usart2>; 901*cd339347SWenyou Yang clocks = <&usart2_clk>; 902*cd339347SWenyou Yang clock-names = "usart"; 903*cd339347SWenyou Yang status = "disabled"; 904*cd339347SWenyou Yang }; 905*cd339347SWenyou Yang 906*cd339347SWenyou Yang usart3: serial@f8028000 { 907*cd339347SWenyou Yang compatible = "atmel,at91sam9260-usart"; 908*cd339347SWenyou Yang reg = <0xf8028000 0x4000>; 909*cd339347SWenyou Yang interrupts = <8 IRQ_TYPE_LEVEL_HIGH 5>; 910*cd339347SWenyou Yang pinctrl-names = "default"; 911*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_usart3>; 912*cd339347SWenyou Yang clocks = <&usart3_clk>; 913*cd339347SWenyou Yang clock-names = "usart"; 914*cd339347SWenyou Yang status = "disabled"; 915*cd339347SWenyou Yang }; 916*cd339347SWenyou Yang 917*cd339347SWenyou Yang i2c0: i2c@f8010000 { 918*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-i2c"; 919*cd339347SWenyou Yang reg = <0xf8010000 0x100>; 920*cd339347SWenyou Yang interrupts = <9 IRQ_TYPE_LEVEL_HIGH 6>; 921*cd339347SWenyou Yang dmas = <&dma 1 AT91_DMA_CFG_PER_ID(13)>, 922*cd339347SWenyou Yang <&dma 1 AT91_DMA_CFG_PER_ID(14)>; 923*cd339347SWenyou Yang dma-names = "tx", "rx"; 924*cd339347SWenyou Yang #address-cells = <1>; 925*cd339347SWenyou Yang #size-cells = <0>; 926*cd339347SWenyou Yang pinctrl-names = "default"; 927*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_i2c0>; 928*cd339347SWenyou Yang clocks = <&twi0_clk>; 929*cd339347SWenyou Yang status = "disabled"; 930*cd339347SWenyou Yang }; 931*cd339347SWenyou Yang 932*cd339347SWenyou Yang i2c1: i2c@f8014000 { 933*cd339347SWenyou Yang compatible = "atmel,at91sam9x5-i2c"; 934*cd339347SWenyou Yang reg = <0xf8014000 0x100>; 935*cd339347SWenyou Yang interrupts = <10 IRQ_TYPE_LEVEL_HIGH 6>; 936*cd339347SWenyou Yang dmas = <&dma 1 AT91_DMA_CFG_PER_ID(15)>, 937*cd339347SWenyou Yang <&dma 1 AT91_DMA_CFG_PER_ID(16)>; 938*cd339347SWenyou Yang dma-names = "tx", "rx"; 939*cd339347SWenyou Yang #address-cells = <1>; 940*cd339347SWenyou Yang #size-cells = <0>; 941*cd339347SWenyou Yang pinctrl-names = "default"; 942*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_i2c1>; 943*cd339347SWenyou Yang clocks = <&twi1_clk>; 944*cd339347SWenyou Yang status = "disabled"; 945*cd339347SWenyou Yang }; 946*cd339347SWenyou Yang 947*cd339347SWenyou Yang spi0: spi@f0000000 { 948*cd339347SWenyou Yang #address-cells = <1>; 949*cd339347SWenyou Yang #size-cells = <0>; 950*cd339347SWenyou Yang compatible = "atmel,at91rm9200-spi"; 951*cd339347SWenyou Yang reg = <0xf0000000 0x100>; 952*cd339347SWenyou Yang interrupts = <13 IRQ_TYPE_LEVEL_HIGH 3>; 953*cd339347SWenyou Yang dmas = <&dma 1 AT91_DMA_CFG_PER_ID(1)>, 954*cd339347SWenyou Yang <&dma 1 AT91_DMA_CFG_PER_ID(2)>; 955*cd339347SWenyou Yang dma-names = "tx", "rx"; 956*cd339347SWenyou Yang pinctrl-names = "default"; 957*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_spi0>; 958*cd339347SWenyou Yang clocks = <&spi0_clk>; 959*cd339347SWenyou Yang clock-names = "spi_clk"; 960*cd339347SWenyou Yang status = "disabled"; 961*cd339347SWenyou Yang }; 962*cd339347SWenyou Yang 963*cd339347SWenyou Yang spi1: spi@f0004000 { 964*cd339347SWenyou Yang #address-cells = <1>; 965*cd339347SWenyou Yang #size-cells = <0>; 966*cd339347SWenyou Yang compatible = "atmel,at91rm9200-spi"; 967*cd339347SWenyou Yang reg = <0xf0004000 0x100>; 968*cd339347SWenyou Yang interrupts = <14 IRQ_TYPE_LEVEL_HIGH 3>; 969*cd339347SWenyou Yang dmas = <&dma 1 AT91_DMA_CFG_PER_ID(3)>, 970*cd339347SWenyou Yang <&dma 1 AT91_DMA_CFG_PER_ID(4)>; 971*cd339347SWenyou Yang dma-names = "tx", "rx"; 972*cd339347SWenyou Yang pinctrl-names = "default"; 973*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_spi1>; 974*cd339347SWenyou Yang clocks = <&spi1_clk>; 975*cd339347SWenyou Yang clock-names = "spi_clk"; 976*cd339347SWenyou Yang status = "disabled"; 977*cd339347SWenyou Yang }; 978*cd339347SWenyou Yang 979*cd339347SWenyou Yang watchdog@fffffe40 { 980*cd339347SWenyou Yang compatible = "atmel,at91sam9260-wdt"; 981*cd339347SWenyou Yang reg = <0xfffffe40 0x10>; 982*cd339347SWenyou Yang interrupts = <1 IRQ_TYPE_LEVEL_HIGH 7>; 983*cd339347SWenyou Yang clocks = <&clk32k>; 984*cd339347SWenyou Yang atmel,watchdog-type = "hardware"; 985*cd339347SWenyou Yang atmel,reset-type = "all"; 986*cd339347SWenyou Yang atmel,dbg-halt; 987*cd339347SWenyou Yang status = "disabled"; 988*cd339347SWenyou Yang }; 989*cd339347SWenyou Yang 990*cd339347SWenyou Yang rtc@fffffeb0 { 991*cd339347SWenyou Yang compatible = "atmel,at91rm9200-rtc"; 992*cd339347SWenyou Yang reg = <0xfffffeb0 0x40>; 993*cd339347SWenyou Yang interrupts = <1 IRQ_TYPE_LEVEL_HIGH 7>; 994*cd339347SWenyou Yang clocks = <&clk32k>; 995*cd339347SWenyou Yang status = "disabled"; 996*cd339347SWenyou Yang }; 997*cd339347SWenyou Yang 998*cd339347SWenyou Yang pwm0: pwm@f8034000 { 999*cd339347SWenyou Yang compatible = "atmel,at91sam9rl-pwm"; 1000*cd339347SWenyou Yang reg = <0xf8034000 0x300>; 1001*cd339347SWenyou Yang interrupts = <18 IRQ_TYPE_LEVEL_HIGH 4>; 1002*cd339347SWenyou Yang #pwm-cells = <3>; 1003*cd339347SWenyou Yang clocks = <&pwm_clk>; 1004*cd339347SWenyou Yang status = "disabled"; 1005*cd339347SWenyou Yang }; 1006*cd339347SWenyou Yang 1007*cd339347SWenyou Yang usb1: gadget@f803c000 { 1008*cd339347SWenyou Yang compatible = "atmel,at91sam9260-udc"; 1009*cd339347SWenyou Yang reg = <0xf803c000 0x4000>; 1010*cd339347SWenyou Yang interrupts = <23 IRQ_TYPE_LEVEL_HIGH 2>; 1011*cd339347SWenyou Yang clocks = <&udphs_clk>, <&udpck>; 1012*cd339347SWenyou Yang clock-names = "pclk", "hclk"; 1013*cd339347SWenyou Yang status = "disabled"; 1014*cd339347SWenyou Yang }; 1015*cd339347SWenyou Yang }; 1016*cd339347SWenyou Yang 1017*cd339347SWenyou Yang nand0: nand@40000000 { 1018*cd339347SWenyou Yang compatible = "atmel,at91rm9200-nand"; 1019*cd339347SWenyou Yang #address-cells = <1>; 1020*cd339347SWenyou Yang #size-cells = <1>; 1021*cd339347SWenyou Yang reg = < 0x40000000 0x10000000 1022*cd339347SWenyou Yang 0xffffe000 0x00000600 1023*cd339347SWenyou Yang 0xffffe600 0x00000200 1024*cd339347SWenyou Yang 0x00108000 0x00018000 1025*cd339347SWenyou Yang >; 1026*cd339347SWenyou Yang atmel,pmecc-lookup-table-offset = <0x0 0x8000>; 1027*cd339347SWenyou Yang atmel,nand-addr-offset = <21>; 1028*cd339347SWenyou Yang atmel,nand-cmd-offset = <22>; 1029*cd339347SWenyou Yang atmel,nand-has-dma; 1030*cd339347SWenyou Yang pinctrl-names = "default"; 1031*cd339347SWenyou Yang pinctrl-0 = <&pinctrl_nand>; 1032*cd339347SWenyou Yang gpios = <&pioD 5 GPIO_ACTIVE_HIGH 1033*cd339347SWenyou Yang &pioD 4 GPIO_ACTIVE_HIGH 1034*cd339347SWenyou Yang 0 1035*cd339347SWenyou Yang >; 1036*cd339347SWenyou Yang status = "disabled"; 1037*cd339347SWenyou Yang }; 1038*cd339347SWenyou Yang 1039*cd339347SWenyou Yang usb0: ohci@00500000 { 1040*cd339347SWenyou Yang compatible = "atmel,at91rm9200-ohci", "usb-ohci"; 1041*cd339347SWenyou Yang reg = <0x00500000 0x00100000>; 1042*cd339347SWenyou Yang interrupts = <22 IRQ_TYPE_LEVEL_HIGH 2>; 1043*cd339347SWenyou Yang clocks = <&uhphs_clk>, <&uhphs_clk>, <&uhpck>; 1044*cd339347SWenyou Yang clock-names = "ohci_clk", "hclk", "uhpck"; 1045*cd339347SWenyou Yang status = "disabled"; 1046*cd339347SWenyou Yang }; 1047*cd339347SWenyou Yang }; 1048*cd339347SWenyou Yang 1049*cd339347SWenyou Yang i2c-gpio-0 { 1050*cd339347SWenyou Yang compatible = "i2c-gpio"; 1051*cd339347SWenyou Yang gpios = <&pioA 30 GPIO_ACTIVE_HIGH /* sda */ 1052*cd339347SWenyou Yang &pioA 31 GPIO_ACTIVE_HIGH /* scl */ 1053*cd339347SWenyou Yang >; 1054*cd339347SWenyou Yang i2c-gpio,sda-open-drain; 1055*cd339347SWenyou Yang i2c-gpio,scl-open-drain; 1056*cd339347SWenyou Yang i2c-gpio,delay-us = <2>; /* ~100 kHz */ 1057*cd339347SWenyou Yang #address-cells = <1>; 1058*cd339347SWenyou Yang #size-cells = <0>; 1059*cd339347SWenyou Yang status = "disabled"; 1060*cd339347SWenyou Yang }; 1061*cd339347SWenyou Yang}; 1062