1*398cecb9SXiaojuan Yang /* SPDX-License-Identifier: GPL-2.0-or-later */ 2*398cecb9SXiaojuan Yang /* 3*398cecb9SXiaojuan Yang * QEMU LoongArch CSRs 4*398cecb9SXiaojuan Yang * 5*398cecb9SXiaojuan Yang * Copyright (c) 2021 Loongson Technology Corporation Limited 6*398cecb9SXiaojuan Yang */ 7*398cecb9SXiaojuan Yang 8*398cecb9SXiaojuan Yang #ifndef LOONGARCH_CPU_CSR_H 9*398cecb9SXiaojuan Yang #define LOONGARCH_CPU_CSR_H 10*398cecb9SXiaojuan Yang 11*398cecb9SXiaojuan Yang #include "hw/registerfields.h" 12*398cecb9SXiaojuan Yang 13*398cecb9SXiaojuan Yang /* Base on kernal definitions: arch/loongarch/include/asm/loongarch.h */ 14*398cecb9SXiaojuan Yang 15*398cecb9SXiaojuan Yang /* Basic CSRs */ 16*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_CRMD 0x0 /* Current mode info */ 17*398cecb9SXiaojuan Yang 18*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PRMD 0x1 /* Prev-exception mode info */ 19*398cecb9SXiaojuan Yang FIELD(CSR_PRMD, PPLV, 0, 2) 20*398cecb9SXiaojuan Yang FIELD(CSR_PRMD, PIE, 2, 1) 21*398cecb9SXiaojuan Yang FIELD(CSR_PRMD, PWE, 3, 1) 22*398cecb9SXiaojuan Yang 23*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_EUEN 0x2 /* Extended unit enable */ 24*398cecb9SXiaojuan Yang FIELD(CSR_EUEN, FPE, 0, 1) 25*398cecb9SXiaojuan Yang FIELD(CSR_EUEN, SXE, 1, 1) 26*398cecb9SXiaojuan Yang FIELD(CSR_EUEN, ASXE, 2, 1) 27*398cecb9SXiaojuan Yang FIELD(CSR_EUEN, BTE, 3, 1) 28*398cecb9SXiaojuan Yang 29*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MISC 0x3 /* Misc config */ 30*398cecb9SXiaojuan Yang FIELD(CSR_MISC, VA32, 0, 4) 31*398cecb9SXiaojuan Yang FIELD(CSR_MISC, DRDTL, 4, 4) 32*398cecb9SXiaojuan Yang FIELD(CSR_MISC, RPCNTL, 8, 4) 33*398cecb9SXiaojuan Yang FIELD(CSR_MISC, ALCL, 12, 4) 34*398cecb9SXiaojuan Yang FIELD(CSR_MISC, DWPL, 16, 3) 35*398cecb9SXiaojuan Yang 36*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_ECFG 0x4 /* Exception config */ 37*398cecb9SXiaojuan Yang FIELD(CSR_ECFG, LIE, 0, 13) 38*398cecb9SXiaojuan Yang FIELD(CSR_ECFG, VS, 16, 3) 39*398cecb9SXiaojuan Yang 40*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_ESTAT 0x5 /* Exception status */ 41*398cecb9SXiaojuan Yang FIELD(CSR_ESTAT, IS, 0, 13) 42*398cecb9SXiaojuan Yang FIELD(CSR_ESTAT, ECODE, 16, 6) 43*398cecb9SXiaojuan Yang FIELD(CSR_ESTAT, ESUBCODE, 22, 9) 44*398cecb9SXiaojuan Yang 45*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_ERA 0x6 /* Exception return address */ 46*398cecb9SXiaojuan Yang 47*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_BADV 0x7 /* Bad virtual address */ 48*398cecb9SXiaojuan Yang 49*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_BADI 0x8 /* Bad instruction */ 50*398cecb9SXiaojuan Yang 51*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_EENTRY 0xc /* Exception entry address */ 52*398cecb9SXiaojuan Yang 53*398cecb9SXiaojuan Yang /* TLB related CSRs */ 54*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBIDX 0x10 /* TLB Index, EHINV, PageSize, NP */ 55*398cecb9SXiaojuan Yang FIELD(CSR_TLBIDX, INDEX, 0, 12) 56*398cecb9SXiaojuan Yang FIELD(CSR_TLBIDX, PS, 24, 6) 57*398cecb9SXiaojuan Yang FIELD(CSR_TLBIDX, NE, 31, 1) 58*398cecb9SXiaojuan Yang 59*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBEHI 0x11 /* TLB EntryHi */ 60*398cecb9SXiaojuan Yang FIELD(CSR_TLBEHI, VPPN, 13, 35) 61*398cecb9SXiaojuan Yang 62*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBELO0 0x12 /* TLB EntryLo0 */ 63*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBELO1 0x13 /* TLB EntryLo1 */ 64*398cecb9SXiaojuan Yang FIELD(TLBENTRY, V, 0, 1) 65*398cecb9SXiaojuan Yang FIELD(TLBENTRY, D, 1, 1) 66*398cecb9SXiaojuan Yang FIELD(TLBENTRY, PLV, 2, 2) 67*398cecb9SXiaojuan Yang FIELD(TLBENTRY, MAT, 4, 2) 68*398cecb9SXiaojuan Yang FIELD(TLBENTRY, G, 6, 1) 69*398cecb9SXiaojuan Yang FIELD(TLBENTRY, PPN, 12, 36) 70*398cecb9SXiaojuan Yang FIELD(TLBENTRY, NR, 61, 1) 71*398cecb9SXiaojuan Yang FIELD(TLBENTRY, NX, 62, 1) 72*398cecb9SXiaojuan Yang FIELD(TLBENTRY, RPLV, 63, 1) 73*398cecb9SXiaojuan Yang 74*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_ASID 0x18 /* Address space identifier */ 75*398cecb9SXiaojuan Yang FIELD(CSR_ASID, ASID, 0, 10) 76*398cecb9SXiaojuan Yang FIELD(CSR_ASID, ASIDBITS, 16, 8) 77*398cecb9SXiaojuan Yang 78*398cecb9SXiaojuan Yang /* Page table base address when badv[47] = 0 */ 79*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PGDL 0x19 80*398cecb9SXiaojuan Yang /* Page table base address when badv[47] = 1 */ 81*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PGDH 0x1a 82*398cecb9SXiaojuan Yang 83*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PGD 0x1b /* Page table base address */ 84*398cecb9SXiaojuan Yang 85*398cecb9SXiaojuan Yang /* Page walk controller's low addr */ 86*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PWCL 0x1c 87*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, PTBASE, 0, 5) 88*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, PTWIDTH, 5, 5) 89*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, DIR1_BASE, 10, 5) 90*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, DIR1_WIDTH, 15, 5) 91*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, DIR2_BASE, 20, 5) 92*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, DIR2_WIDTH, 25, 5) 93*398cecb9SXiaojuan Yang FIELD(CSR_PWCL, PTEWIDTH, 30, 2) 94*398cecb9SXiaojuan Yang 95*398cecb9SXiaojuan Yang /* Page walk controller's high addr */ 96*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PWCH 0x1d 97*398cecb9SXiaojuan Yang FIELD(CSR_PWCH, DIR3_BASE, 0, 6) 98*398cecb9SXiaojuan Yang FIELD(CSR_PWCH, DIR3_WIDTH, 6, 6) 99*398cecb9SXiaojuan Yang FIELD(CSR_PWCH, DIR4_BASE, 12, 6) 100*398cecb9SXiaojuan Yang FIELD(CSR_PWCH, DIR4_WIDTH, 18, 6) 101*398cecb9SXiaojuan Yang 102*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_STLBPS 0x1e /* Stlb page size */ 103*398cecb9SXiaojuan Yang FIELD(CSR_STLBPS, PS, 0, 5) 104*398cecb9SXiaojuan Yang 105*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_RVACFG 0x1f /* Reduced virtual address config */ 106*398cecb9SXiaojuan Yang FIELD(CSR_RVACFG, RBITS, 0, 4) 107*398cecb9SXiaojuan Yang 108*398cecb9SXiaojuan Yang /* Config CSRs */ 109*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_CPUID 0x20 /* CPU core id */ 110*398cecb9SXiaojuan Yang 111*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PRCFG1 0x21 /* Config1 */ 112*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG1, SAVE_NUM, 0, 4) 113*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG1, TIMER_BITS, 4, 8) 114*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG1, VSMAX, 12, 3) 115*398cecb9SXiaojuan Yang 116*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PRCFG2 0x22 /* Config2 */ 117*398cecb9SXiaojuan Yang 118*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_PRCFG3 0x23 /* Config3 */ 119*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG3, TLB_TYPE, 0, 4) 120*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG3, MTLB_ENTRY, 4, 8) 121*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG3, STLB_WAYS, 12, 8) 122*398cecb9SXiaojuan Yang FIELD(CSR_PRCFG3, STLB_SETS, 20, 8) 123*398cecb9SXiaojuan Yang 124*398cecb9SXiaojuan Yang /* 125*398cecb9SXiaojuan Yang * Save registers count can read from PRCFG1.SAVE_NUM 126*398cecb9SXiaojuan Yang * The Min count is 1. Max count is 15. 127*398cecb9SXiaojuan Yang */ 128*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_SAVE(N) (0x30 + N) 129*398cecb9SXiaojuan Yang 130*398cecb9SXiaojuan Yang /* Timer CSRs */ 131*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TID 0x40 /* Timer ID */ 132*398cecb9SXiaojuan Yang 133*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TCFG 0x41 /* Timer config */ 134*398cecb9SXiaojuan Yang FIELD(CSR_TCFG, EN, 0, 1) 135*398cecb9SXiaojuan Yang FIELD(CSR_TCFG, PERIODIC, 1, 1) 136*398cecb9SXiaojuan Yang FIELD(CSR_TCFG, INIT_VAL, 2, 46) 137*398cecb9SXiaojuan Yang 138*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TVAL 0x42 /* Timer ticks remain */ 139*398cecb9SXiaojuan Yang 140*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_CNTC 0x43 /* Timer offset */ 141*398cecb9SXiaojuan Yang 142*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TICLR 0x44 /* Timer interrupt clear */ 143*398cecb9SXiaojuan Yang 144*398cecb9SXiaojuan Yang /* LLBCTL CSRs */ 145*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_LLBCTL 0x60 /* LLBit control */ 146*398cecb9SXiaojuan Yang FIELD(CSR_LLBCTL, ROLLB, 0, 1) 147*398cecb9SXiaojuan Yang FIELD(CSR_LLBCTL, WCLLB, 1, 1) 148*398cecb9SXiaojuan Yang FIELD(CSR_LLBCTL, KLO, 2, 1) 149*398cecb9SXiaojuan Yang 150*398cecb9SXiaojuan Yang /* Implement dependent */ 151*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_IMPCTL1 0x80 /* LoongArch config1 */ 152*398cecb9SXiaojuan Yang 153*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_IMPCTL2 0x81 /* LoongArch config2*/ 154*398cecb9SXiaojuan Yang 155*398cecb9SXiaojuan Yang /* TLB Refill CSRs */ 156*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRENTRY 0x88 /* TLB refill exception address */ 157*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRBADV 0x89 /* TLB refill badvaddr */ 158*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRERA 0x8a /* TLB refill ERA */ 159*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRSAVE 0x8b /* KScratch for TLB refill */ 160*398cecb9SXiaojuan Yang FIELD(CSR_TLBRERA, ISTLBR, 0, 1) 161*398cecb9SXiaojuan Yang FIELD(CSR_TLBRERA, PC, 2, 62) 162*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRELO0 0x8c /* TLB refill entrylo0 */ 163*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRELO1 0x8d /* TLB refill entrylo1 */ 164*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBREHI 0x8e /* TLB refill entryhi */ 165*398cecb9SXiaojuan Yang FIELD(CSR_TLBREHI, PS, 0, 6) 166*398cecb9SXiaojuan Yang FIELD(CSR_TLBREHI, VPPN, 13, 35) 167*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_TLBRPRMD 0x8f /* TLB refill mode info */ 168*398cecb9SXiaojuan Yang FIELD(CSR_TLBRPRMD, PPLV, 0, 2) 169*398cecb9SXiaojuan Yang FIELD(CSR_TLBRPRMD, PIE, 2, 1) 170*398cecb9SXiaojuan Yang FIELD(CSR_TLBRPRMD, PWE, 4, 1) 171*398cecb9SXiaojuan Yang 172*398cecb9SXiaojuan Yang /* Machine Error CSRs */ 173*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRCTL 0x90 /* ERRCTL */ 174*398cecb9SXiaojuan Yang FIELD(CSR_MERRCTL, ISMERR, 0, 1) 175*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRINFO1 0x91 176*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRINFO2 0x92 177*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRENTRY 0x93 /* MError exception base */ 178*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRERA 0x94 /* MError exception PC */ 179*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_MERRSAVE 0x95 /* KScratch for error exception */ 180*398cecb9SXiaojuan Yang 181*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_CTAG 0x98 /* TagLo + TagHi */ 182*398cecb9SXiaojuan Yang 183*398cecb9SXiaojuan Yang /* Direct map windows CSRs*/ 184*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_DMW(N) (0x180 + N) 185*398cecb9SXiaojuan Yang FIELD(CSR_DMW, PLV0, 0, 1) 186*398cecb9SXiaojuan Yang FIELD(CSR_DMW, PLV1, 1, 1) 187*398cecb9SXiaojuan Yang FIELD(CSR_DMW, PLV2, 2, 1) 188*398cecb9SXiaojuan Yang FIELD(CSR_DMW, PLV3, 3, 1) 189*398cecb9SXiaojuan Yang FIELD(CSR_DMW, MAT, 4, 2) 190*398cecb9SXiaojuan Yang FIELD(CSR_DMW, VSEG, 60, 4) 191*398cecb9SXiaojuan Yang 192*398cecb9SXiaojuan Yang #define dmw_va2pa(va) \ 193*398cecb9SXiaojuan Yang (va & MAKE_64BIT_MASK(0, TARGET_VIRT_ADDR_SPACE_BITS)) 194*398cecb9SXiaojuan Yang 195*398cecb9SXiaojuan Yang /* Debug CSRs */ 196*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_DBG 0x500 /* debug config */ 197*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DST, 0, 1) 198*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DREV, 1, 7) 199*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DEI, 8, 1) 200*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DCL, 9, 1) 201*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DFW, 10, 1) 202*398cecb9SXiaojuan Yang FIELD(CSR_DBG, DMW, 11, 1) 203*398cecb9SXiaojuan Yang FIELD(CSR_DBG, ECODE, 16, 6) 204*398cecb9SXiaojuan Yang 205*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_DERA 0x501 /* Debug era */ 206*398cecb9SXiaojuan Yang #define LOONGARCH_CSR_DSAVE 0x502 /* Debug save */ 207*398cecb9SXiaojuan Yang 208*398cecb9SXiaojuan Yang #endif /* LOONGARCH_CPU_CSR_H */ 209