1xtensa_ss = ss.source_set() 2xtensa_ss.add(files( 3 'mx_pic.c', 4 'pic_cpu.c', 5 'xtensa_memory.c', 6)) 7xtensa_ss.add(when: 'CONFIG_XTENSA_SIM', if_true: files('sim.c')) 8xtensa_ss.add(when: 'CONFIG_XTENSA_VIRT', if_true: files('virt.c')) 9xtensa_ss.add(when: 'CONFIG_XTENSA_XTFPGA', if_true: files('xtfpga.c')) 10 11hw_arch += {'xtensa': xtensa_ss} 12