1*ea5dcf4eSPhilippe Mathieu-Daudé /* 2*ea5dcf4eSPhilippe Mathieu-Daudé * ASPEED Real Time Clock 3*ea5dcf4eSPhilippe Mathieu-Daudé * Joel Stanley <joel@jms.id.au> 4*ea5dcf4eSPhilippe Mathieu-Daudé * 5*ea5dcf4eSPhilippe Mathieu-Daudé * Copyright 2019 IBM Corp 6*ea5dcf4eSPhilippe Mathieu-Daudé * SPDX-License-Identifier: GPL-2.0-or-later 7*ea5dcf4eSPhilippe Mathieu-Daudé */ 8*ea5dcf4eSPhilippe Mathieu-Daudé 9*ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/osdep.h" 10*ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu-common.h" 11*ea5dcf4eSPhilippe Mathieu-Daudé #include "hw/rtc/aspeed_rtc.h" 12*ea5dcf4eSPhilippe Mathieu-Daudé #include "migration/vmstate.h" 13*ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/log.h" 14*ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/timer.h" 15*ea5dcf4eSPhilippe Mathieu-Daudé 16*ea5dcf4eSPhilippe Mathieu-Daudé #include "trace.h" 17*ea5dcf4eSPhilippe Mathieu-Daudé 18*ea5dcf4eSPhilippe Mathieu-Daudé #define COUNTER1 (0x00 / 4) 19*ea5dcf4eSPhilippe Mathieu-Daudé #define COUNTER2 (0x04 / 4) 20*ea5dcf4eSPhilippe Mathieu-Daudé #define ALARM (0x08 / 4) 21*ea5dcf4eSPhilippe Mathieu-Daudé #define CONTROL (0x10 / 4) 22*ea5dcf4eSPhilippe Mathieu-Daudé #define ALARM_STATUS (0x14 / 4) 23*ea5dcf4eSPhilippe Mathieu-Daudé 24*ea5dcf4eSPhilippe Mathieu-Daudé #define RTC_UNLOCKED BIT(1) 25*ea5dcf4eSPhilippe Mathieu-Daudé #define RTC_ENABLED BIT(0) 26*ea5dcf4eSPhilippe Mathieu-Daudé 27*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_calc_offset(AspeedRtcState *rtc) 28*ea5dcf4eSPhilippe Mathieu-Daudé { 29*ea5dcf4eSPhilippe Mathieu-Daudé struct tm tm; 30*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t year, cent; 31*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t reg1 = rtc->reg[COUNTER1]; 32*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t reg2 = rtc->reg[COUNTER2]; 33*ea5dcf4eSPhilippe Mathieu-Daudé 34*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_mday = (reg1 >> 24) & 0x1f; 35*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_hour = (reg1 >> 16) & 0x1f; 36*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_min = (reg1 >> 8) & 0x3f; 37*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_sec = (reg1 >> 0) & 0x3f; 38*ea5dcf4eSPhilippe Mathieu-Daudé 39*ea5dcf4eSPhilippe Mathieu-Daudé cent = (reg2 >> 16) & 0x1f; 40*ea5dcf4eSPhilippe Mathieu-Daudé year = (reg2 >> 8) & 0x7f; 41*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_mon = ((reg2 >> 0) & 0x0f) - 1; 42*ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_year = year + (cent * 100) - 1900; 43*ea5dcf4eSPhilippe Mathieu-Daudé 44*ea5dcf4eSPhilippe Mathieu-Daudé rtc->offset = qemu_timedate_diff(&tm); 45*ea5dcf4eSPhilippe Mathieu-Daudé } 46*ea5dcf4eSPhilippe Mathieu-Daudé 47*ea5dcf4eSPhilippe Mathieu-Daudé static uint32_t aspeed_rtc_get_counter(AspeedRtcState *rtc, int r) 48*ea5dcf4eSPhilippe Mathieu-Daudé { 49*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t year, cent; 50*ea5dcf4eSPhilippe Mathieu-Daudé struct tm now; 51*ea5dcf4eSPhilippe Mathieu-Daudé 52*ea5dcf4eSPhilippe Mathieu-Daudé qemu_get_timedate(&now, rtc->offset); 53*ea5dcf4eSPhilippe Mathieu-Daudé 54*ea5dcf4eSPhilippe Mathieu-Daudé switch (r) { 55*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1: 56*ea5dcf4eSPhilippe Mathieu-Daudé return (now.tm_mday << 24) | (now.tm_hour << 16) | 57*ea5dcf4eSPhilippe Mathieu-Daudé (now.tm_min << 8) | now.tm_sec; 58*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2: 59*ea5dcf4eSPhilippe Mathieu-Daudé cent = (now.tm_year + 1900) / 100; 60*ea5dcf4eSPhilippe Mathieu-Daudé year = now.tm_year % 100; 61*ea5dcf4eSPhilippe Mathieu-Daudé return ((cent & 0x1f) << 16) | ((year & 0x7f) << 8) | 62*ea5dcf4eSPhilippe Mathieu-Daudé ((now.tm_mon + 1) & 0xf); 63*ea5dcf4eSPhilippe Mathieu-Daudé default: 64*ea5dcf4eSPhilippe Mathieu-Daudé g_assert_not_reached(); 65*ea5dcf4eSPhilippe Mathieu-Daudé } 66*ea5dcf4eSPhilippe Mathieu-Daudé } 67*ea5dcf4eSPhilippe Mathieu-Daudé 68*ea5dcf4eSPhilippe Mathieu-Daudé static uint64_t aspeed_rtc_read(void *opaque, hwaddr addr, 69*ea5dcf4eSPhilippe Mathieu-Daudé unsigned size) 70*ea5dcf4eSPhilippe Mathieu-Daudé { 71*ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = opaque; 72*ea5dcf4eSPhilippe Mathieu-Daudé uint64_t val; 73*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t r = addr >> 2; 74*ea5dcf4eSPhilippe Mathieu-Daudé 75*ea5dcf4eSPhilippe Mathieu-Daudé switch (r) { 76*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1: 77*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2: 78*ea5dcf4eSPhilippe Mathieu-Daudé if (rtc->reg[CONTROL] & RTC_ENABLED) { 79*ea5dcf4eSPhilippe Mathieu-Daudé rtc->reg[r] = aspeed_rtc_get_counter(rtc, r); 80*ea5dcf4eSPhilippe Mathieu-Daudé } 81*ea5dcf4eSPhilippe Mathieu-Daudé /* fall through */ 82*ea5dcf4eSPhilippe Mathieu-Daudé case CONTROL: 83*ea5dcf4eSPhilippe Mathieu-Daudé val = rtc->reg[r]; 84*ea5dcf4eSPhilippe Mathieu-Daudé break; 85*ea5dcf4eSPhilippe Mathieu-Daudé case ALARM: 86*ea5dcf4eSPhilippe Mathieu-Daudé case ALARM_STATUS: 87*ea5dcf4eSPhilippe Mathieu-Daudé default: 88*ea5dcf4eSPhilippe Mathieu-Daudé qemu_log_mask(LOG_UNIMP, "%s: 0x%" HWADDR_PRIx "\n", __func__, addr); 89*ea5dcf4eSPhilippe Mathieu-Daudé return 0; 90*ea5dcf4eSPhilippe Mathieu-Daudé } 91*ea5dcf4eSPhilippe Mathieu-Daudé 92*ea5dcf4eSPhilippe Mathieu-Daudé trace_aspeed_rtc_read(addr, val); 93*ea5dcf4eSPhilippe Mathieu-Daudé 94*ea5dcf4eSPhilippe Mathieu-Daudé return val; 95*ea5dcf4eSPhilippe Mathieu-Daudé } 96*ea5dcf4eSPhilippe Mathieu-Daudé 97*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_write(void *opaque, hwaddr addr, 98*ea5dcf4eSPhilippe Mathieu-Daudé uint64_t val, unsigned size) 99*ea5dcf4eSPhilippe Mathieu-Daudé { 100*ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = opaque; 101*ea5dcf4eSPhilippe Mathieu-Daudé uint32_t r = addr >> 2; 102*ea5dcf4eSPhilippe Mathieu-Daudé 103*ea5dcf4eSPhilippe Mathieu-Daudé switch (r) { 104*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1: 105*ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2: 106*ea5dcf4eSPhilippe Mathieu-Daudé if (!(rtc->reg[CONTROL] & RTC_UNLOCKED)) { 107*ea5dcf4eSPhilippe Mathieu-Daudé break; 108*ea5dcf4eSPhilippe Mathieu-Daudé } 109*ea5dcf4eSPhilippe Mathieu-Daudé /* fall through */ 110*ea5dcf4eSPhilippe Mathieu-Daudé case CONTROL: 111*ea5dcf4eSPhilippe Mathieu-Daudé rtc->reg[r] = val; 112*ea5dcf4eSPhilippe Mathieu-Daudé aspeed_rtc_calc_offset(rtc); 113*ea5dcf4eSPhilippe Mathieu-Daudé break; 114*ea5dcf4eSPhilippe Mathieu-Daudé case ALARM: 115*ea5dcf4eSPhilippe Mathieu-Daudé case ALARM_STATUS: 116*ea5dcf4eSPhilippe Mathieu-Daudé default: 117*ea5dcf4eSPhilippe Mathieu-Daudé qemu_log_mask(LOG_UNIMP, "%s: 0x%" HWADDR_PRIx "\n", __func__, addr); 118*ea5dcf4eSPhilippe Mathieu-Daudé break; 119*ea5dcf4eSPhilippe Mathieu-Daudé } 120*ea5dcf4eSPhilippe Mathieu-Daudé trace_aspeed_rtc_write(addr, val); 121*ea5dcf4eSPhilippe Mathieu-Daudé } 122*ea5dcf4eSPhilippe Mathieu-Daudé 123*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_reset(DeviceState *d) 124*ea5dcf4eSPhilippe Mathieu-Daudé { 125*ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = ASPEED_RTC(d); 126*ea5dcf4eSPhilippe Mathieu-Daudé 127*ea5dcf4eSPhilippe Mathieu-Daudé rtc->offset = 0; 128*ea5dcf4eSPhilippe Mathieu-Daudé memset(rtc->reg, 0, sizeof(rtc->reg)); 129*ea5dcf4eSPhilippe Mathieu-Daudé } 130*ea5dcf4eSPhilippe Mathieu-Daudé 131*ea5dcf4eSPhilippe Mathieu-Daudé static const MemoryRegionOps aspeed_rtc_ops = { 132*ea5dcf4eSPhilippe Mathieu-Daudé .read = aspeed_rtc_read, 133*ea5dcf4eSPhilippe Mathieu-Daudé .write = aspeed_rtc_write, 134*ea5dcf4eSPhilippe Mathieu-Daudé .endianness = DEVICE_NATIVE_ENDIAN, 135*ea5dcf4eSPhilippe Mathieu-Daudé }; 136*ea5dcf4eSPhilippe Mathieu-Daudé 137*ea5dcf4eSPhilippe Mathieu-Daudé static const VMStateDescription vmstate_aspeed_rtc = { 138*ea5dcf4eSPhilippe Mathieu-Daudé .name = TYPE_ASPEED_RTC, 139*ea5dcf4eSPhilippe Mathieu-Daudé .version_id = 1, 140*ea5dcf4eSPhilippe Mathieu-Daudé .fields = (VMStateField[]) { 141*ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_UINT32_ARRAY(reg, AspeedRtcState, 0x18), 142*ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_INT32(offset, AspeedRtcState), 143*ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_INT32(offset, AspeedRtcState), 144*ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_END_OF_LIST() 145*ea5dcf4eSPhilippe Mathieu-Daudé } 146*ea5dcf4eSPhilippe Mathieu-Daudé }; 147*ea5dcf4eSPhilippe Mathieu-Daudé 148*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_realize(DeviceState *dev, Error **errp) 149*ea5dcf4eSPhilippe Mathieu-Daudé { 150*ea5dcf4eSPhilippe Mathieu-Daudé SysBusDevice *sbd = SYS_BUS_DEVICE(dev); 151*ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *s = ASPEED_RTC(dev); 152*ea5dcf4eSPhilippe Mathieu-Daudé 153*ea5dcf4eSPhilippe Mathieu-Daudé sysbus_init_irq(sbd, &s->irq); 154*ea5dcf4eSPhilippe Mathieu-Daudé 155*ea5dcf4eSPhilippe Mathieu-Daudé memory_region_init_io(&s->iomem, OBJECT(s), &aspeed_rtc_ops, s, 156*ea5dcf4eSPhilippe Mathieu-Daudé "aspeed-rtc", 0x18ULL); 157*ea5dcf4eSPhilippe Mathieu-Daudé sysbus_init_mmio(sbd, &s->iomem); 158*ea5dcf4eSPhilippe Mathieu-Daudé } 159*ea5dcf4eSPhilippe Mathieu-Daudé 160*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_class_init(ObjectClass *klass, void *data) 161*ea5dcf4eSPhilippe Mathieu-Daudé { 162*ea5dcf4eSPhilippe Mathieu-Daudé DeviceClass *dc = DEVICE_CLASS(klass); 163*ea5dcf4eSPhilippe Mathieu-Daudé 164*ea5dcf4eSPhilippe Mathieu-Daudé dc->realize = aspeed_rtc_realize; 165*ea5dcf4eSPhilippe Mathieu-Daudé dc->vmsd = &vmstate_aspeed_rtc; 166*ea5dcf4eSPhilippe Mathieu-Daudé dc->reset = aspeed_rtc_reset; 167*ea5dcf4eSPhilippe Mathieu-Daudé } 168*ea5dcf4eSPhilippe Mathieu-Daudé 169*ea5dcf4eSPhilippe Mathieu-Daudé static const TypeInfo aspeed_rtc_info = { 170*ea5dcf4eSPhilippe Mathieu-Daudé .name = TYPE_ASPEED_RTC, 171*ea5dcf4eSPhilippe Mathieu-Daudé .parent = TYPE_SYS_BUS_DEVICE, 172*ea5dcf4eSPhilippe Mathieu-Daudé .instance_size = sizeof(AspeedRtcState), 173*ea5dcf4eSPhilippe Mathieu-Daudé .class_init = aspeed_rtc_class_init, 174*ea5dcf4eSPhilippe Mathieu-Daudé }; 175*ea5dcf4eSPhilippe Mathieu-Daudé 176*ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_register_types(void) 177*ea5dcf4eSPhilippe Mathieu-Daudé { 178*ea5dcf4eSPhilippe Mathieu-Daudé type_register_static(&aspeed_rtc_info); 179*ea5dcf4eSPhilippe Mathieu-Daudé } 180*ea5dcf4eSPhilippe Mathieu-Daudé 181*ea5dcf4eSPhilippe Mathieu-Daudé type_init(aspeed_rtc_register_types) 182