1ea5dcf4eSPhilippe Mathieu-Daudé /*
2ea5dcf4eSPhilippe Mathieu-Daudé * ASPEED Real Time Clock
3ea5dcf4eSPhilippe Mathieu-Daudé * Joel Stanley <joel@jms.id.au>
4ea5dcf4eSPhilippe Mathieu-Daudé *
5ea5dcf4eSPhilippe Mathieu-Daudé * Copyright 2019 IBM Corp
6ea5dcf4eSPhilippe Mathieu-Daudé * SPDX-License-Identifier: GPL-2.0-or-later
7ea5dcf4eSPhilippe Mathieu-Daudé */
8ea5dcf4eSPhilippe Mathieu-Daudé
9ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/osdep.h"
10ea5dcf4eSPhilippe Mathieu-Daudé #include "hw/rtc/aspeed_rtc.h"
11ea5dcf4eSPhilippe Mathieu-Daudé #include "migration/vmstate.h"
12ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/log.h"
13ea5dcf4eSPhilippe Mathieu-Daudé #include "qemu/timer.h"
142f93d8b0SPeter Maydell #include "sysemu/rtc.h"
15ea5dcf4eSPhilippe Mathieu-Daudé
16ea5dcf4eSPhilippe Mathieu-Daudé #include "trace.h"
17ea5dcf4eSPhilippe Mathieu-Daudé
18ea5dcf4eSPhilippe Mathieu-Daudé #define COUNTER1 (0x00 / 4)
19ea5dcf4eSPhilippe Mathieu-Daudé #define COUNTER2 (0x04 / 4)
20ea5dcf4eSPhilippe Mathieu-Daudé #define ALARM (0x08 / 4)
21ea5dcf4eSPhilippe Mathieu-Daudé #define CONTROL (0x10 / 4)
22ea5dcf4eSPhilippe Mathieu-Daudé #define ALARM_STATUS (0x14 / 4)
23ea5dcf4eSPhilippe Mathieu-Daudé
24ea5dcf4eSPhilippe Mathieu-Daudé #define RTC_UNLOCKED BIT(1)
25ea5dcf4eSPhilippe Mathieu-Daudé #define RTC_ENABLED BIT(0)
26ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_calc_offset(AspeedRtcState * rtc)27ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_calc_offset(AspeedRtcState *rtc)
28ea5dcf4eSPhilippe Mathieu-Daudé {
29ea5dcf4eSPhilippe Mathieu-Daudé struct tm tm;
30ea5dcf4eSPhilippe Mathieu-Daudé uint32_t year, cent;
31ea5dcf4eSPhilippe Mathieu-Daudé uint32_t reg1 = rtc->reg[COUNTER1];
32ea5dcf4eSPhilippe Mathieu-Daudé uint32_t reg2 = rtc->reg[COUNTER2];
33ea5dcf4eSPhilippe Mathieu-Daudé
34ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_mday = (reg1 >> 24) & 0x1f;
35ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_hour = (reg1 >> 16) & 0x1f;
36ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_min = (reg1 >> 8) & 0x3f;
37ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_sec = (reg1 >> 0) & 0x3f;
38ea5dcf4eSPhilippe Mathieu-Daudé
39ea5dcf4eSPhilippe Mathieu-Daudé cent = (reg2 >> 16) & 0x1f;
40ea5dcf4eSPhilippe Mathieu-Daudé year = (reg2 >> 8) & 0x7f;
41ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_mon = ((reg2 >> 0) & 0x0f) - 1;
42ea5dcf4eSPhilippe Mathieu-Daudé tm.tm_year = year + (cent * 100) - 1900;
43ea5dcf4eSPhilippe Mathieu-Daudé
44ea5dcf4eSPhilippe Mathieu-Daudé rtc->offset = qemu_timedate_diff(&tm);
45ea5dcf4eSPhilippe Mathieu-Daudé }
46ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_get_counter(AspeedRtcState * rtc,int r)47ea5dcf4eSPhilippe Mathieu-Daudé static uint32_t aspeed_rtc_get_counter(AspeedRtcState *rtc, int r)
48ea5dcf4eSPhilippe Mathieu-Daudé {
49ea5dcf4eSPhilippe Mathieu-Daudé uint32_t year, cent;
50ea5dcf4eSPhilippe Mathieu-Daudé struct tm now;
51ea5dcf4eSPhilippe Mathieu-Daudé
52ea5dcf4eSPhilippe Mathieu-Daudé qemu_get_timedate(&now, rtc->offset);
53ea5dcf4eSPhilippe Mathieu-Daudé
54ea5dcf4eSPhilippe Mathieu-Daudé switch (r) {
55ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1:
56ea5dcf4eSPhilippe Mathieu-Daudé return (now.tm_mday << 24) | (now.tm_hour << 16) |
57ea5dcf4eSPhilippe Mathieu-Daudé (now.tm_min << 8) | now.tm_sec;
58ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2:
59ea5dcf4eSPhilippe Mathieu-Daudé cent = (now.tm_year + 1900) / 100;
60ea5dcf4eSPhilippe Mathieu-Daudé year = now.tm_year % 100;
61ea5dcf4eSPhilippe Mathieu-Daudé return ((cent & 0x1f) << 16) | ((year & 0x7f) << 8) |
62ea5dcf4eSPhilippe Mathieu-Daudé ((now.tm_mon + 1) & 0xf);
63ea5dcf4eSPhilippe Mathieu-Daudé default:
64ea5dcf4eSPhilippe Mathieu-Daudé g_assert_not_reached();
65ea5dcf4eSPhilippe Mathieu-Daudé }
66ea5dcf4eSPhilippe Mathieu-Daudé }
67ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_read(void * opaque,hwaddr addr,unsigned size)68ea5dcf4eSPhilippe Mathieu-Daudé static uint64_t aspeed_rtc_read(void *opaque, hwaddr addr,
69ea5dcf4eSPhilippe Mathieu-Daudé unsigned size)
70ea5dcf4eSPhilippe Mathieu-Daudé {
71ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = opaque;
72ea5dcf4eSPhilippe Mathieu-Daudé uint64_t val;
73ea5dcf4eSPhilippe Mathieu-Daudé uint32_t r = addr >> 2;
74ea5dcf4eSPhilippe Mathieu-Daudé
75ea5dcf4eSPhilippe Mathieu-Daudé switch (r) {
76ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1:
77ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2:
78ea5dcf4eSPhilippe Mathieu-Daudé if (rtc->reg[CONTROL] & RTC_ENABLED) {
79ea5dcf4eSPhilippe Mathieu-Daudé rtc->reg[r] = aspeed_rtc_get_counter(rtc, r);
80ea5dcf4eSPhilippe Mathieu-Daudé }
81ea5dcf4eSPhilippe Mathieu-Daudé /* fall through */
82ea5dcf4eSPhilippe Mathieu-Daudé case CONTROL:
83ea5dcf4eSPhilippe Mathieu-Daudé val = rtc->reg[r];
84ea5dcf4eSPhilippe Mathieu-Daudé break;
85ea5dcf4eSPhilippe Mathieu-Daudé case ALARM:
86ea5dcf4eSPhilippe Mathieu-Daudé case ALARM_STATUS:
87ea5dcf4eSPhilippe Mathieu-Daudé default:
88ea5dcf4eSPhilippe Mathieu-Daudé qemu_log_mask(LOG_UNIMP, "%s: 0x%" HWADDR_PRIx "\n", __func__, addr);
89ea5dcf4eSPhilippe Mathieu-Daudé return 0;
90ea5dcf4eSPhilippe Mathieu-Daudé }
91ea5dcf4eSPhilippe Mathieu-Daudé
92ea5dcf4eSPhilippe Mathieu-Daudé trace_aspeed_rtc_read(addr, val);
93ea5dcf4eSPhilippe Mathieu-Daudé
94ea5dcf4eSPhilippe Mathieu-Daudé return val;
95ea5dcf4eSPhilippe Mathieu-Daudé }
96ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_write(void * opaque,hwaddr addr,uint64_t val,unsigned size)97ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_write(void *opaque, hwaddr addr,
98ea5dcf4eSPhilippe Mathieu-Daudé uint64_t val, unsigned size)
99ea5dcf4eSPhilippe Mathieu-Daudé {
100ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = opaque;
101ea5dcf4eSPhilippe Mathieu-Daudé uint32_t r = addr >> 2;
102ea5dcf4eSPhilippe Mathieu-Daudé
103ea5dcf4eSPhilippe Mathieu-Daudé switch (r) {
104ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER1:
105ea5dcf4eSPhilippe Mathieu-Daudé case COUNTER2:
106ea5dcf4eSPhilippe Mathieu-Daudé if (!(rtc->reg[CONTROL] & RTC_UNLOCKED)) {
107ea5dcf4eSPhilippe Mathieu-Daudé break;
108ea5dcf4eSPhilippe Mathieu-Daudé }
109ea5dcf4eSPhilippe Mathieu-Daudé /* fall through */
110ea5dcf4eSPhilippe Mathieu-Daudé case CONTROL:
111ea5dcf4eSPhilippe Mathieu-Daudé rtc->reg[r] = val;
112ea5dcf4eSPhilippe Mathieu-Daudé aspeed_rtc_calc_offset(rtc);
113ea5dcf4eSPhilippe Mathieu-Daudé break;
114ea5dcf4eSPhilippe Mathieu-Daudé case ALARM:
115ea5dcf4eSPhilippe Mathieu-Daudé case ALARM_STATUS:
116ea5dcf4eSPhilippe Mathieu-Daudé default:
117ea5dcf4eSPhilippe Mathieu-Daudé qemu_log_mask(LOG_UNIMP, "%s: 0x%" HWADDR_PRIx "\n", __func__, addr);
118ea5dcf4eSPhilippe Mathieu-Daudé break;
119ea5dcf4eSPhilippe Mathieu-Daudé }
120ea5dcf4eSPhilippe Mathieu-Daudé trace_aspeed_rtc_write(addr, val);
121ea5dcf4eSPhilippe Mathieu-Daudé }
122ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_reset(DeviceState * d)123ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_reset(DeviceState *d)
124ea5dcf4eSPhilippe Mathieu-Daudé {
125ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *rtc = ASPEED_RTC(d);
126ea5dcf4eSPhilippe Mathieu-Daudé
127ea5dcf4eSPhilippe Mathieu-Daudé rtc->offset = 0;
128ea5dcf4eSPhilippe Mathieu-Daudé memset(rtc->reg, 0, sizeof(rtc->reg));
129ea5dcf4eSPhilippe Mathieu-Daudé }
130ea5dcf4eSPhilippe Mathieu-Daudé
131ea5dcf4eSPhilippe Mathieu-Daudé static const MemoryRegionOps aspeed_rtc_ops = {
132ea5dcf4eSPhilippe Mathieu-Daudé .read = aspeed_rtc_read,
133ea5dcf4eSPhilippe Mathieu-Daudé .write = aspeed_rtc_write,
134ea5dcf4eSPhilippe Mathieu-Daudé .endianness = DEVICE_NATIVE_ENDIAN,
135ea5dcf4eSPhilippe Mathieu-Daudé };
136ea5dcf4eSPhilippe Mathieu-Daudé
137ea5dcf4eSPhilippe Mathieu-Daudé static const VMStateDescription vmstate_aspeed_rtc = {
138ea5dcf4eSPhilippe Mathieu-Daudé .name = TYPE_ASPEED_RTC,
139*c0a63857SPeter Maydell .version_id = 2,
140ea5dcf4eSPhilippe Mathieu-Daudé .fields = (VMStateField[]) {
141ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_UINT32_ARRAY(reg, AspeedRtcState, 0x18),
142*c0a63857SPeter Maydell VMSTATE_INT64(offset, AspeedRtcState),
143ea5dcf4eSPhilippe Mathieu-Daudé VMSTATE_END_OF_LIST()
144ea5dcf4eSPhilippe Mathieu-Daudé }
145ea5dcf4eSPhilippe Mathieu-Daudé };
146ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_realize(DeviceState * dev,Error ** errp)147ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_realize(DeviceState *dev, Error **errp)
148ea5dcf4eSPhilippe Mathieu-Daudé {
149ea5dcf4eSPhilippe Mathieu-Daudé SysBusDevice *sbd = SYS_BUS_DEVICE(dev);
150ea5dcf4eSPhilippe Mathieu-Daudé AspeedRtcState *s = ASPEED_RTC(dev);
151ea5dcf4eSPhilippe Mathieu-Daudé
152ea5dcf4eSPhilippe Mathieu-Daudé sysbus_init_irq(sbd, &s->irq);
153ea5dcf4eSPhilippe Mathieu-Daudé
154ea5dcf4eSPhilippe Mathieu-Daudé memory_region_init_io(&s->iomem, OBJECT(s), &aspeed_rtc_ops, s,
155ea5dcf4eSPhilippe Mathieu-Daudé "aspeed-rtc", 0x18ULL);
156ea5dcf4eSPhilippe Mathieu-Daudé sysbus_init_mmio(sbd, &s->iomem);
157ea5dcf4eSPhilippe Mathieu-Daudé }
158ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_class_init(ObjectClass * klass,void * data)159ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_class_init(ObjectClass *klass, void *data)
160ea5dcf4eSPhilippe Mathieu-Daudé {
161ea5dcf4eSPhilippe Mathieu-Daudé DeviceClass *dc = DEVICE_CLASS(klass);
162ea5dcf4eSPhilippe Mathieu-Daudé
163ea5dcf4eSPhilippe Mathieu-Daudé dc->realize = aspeed_rtc_realize;
164ea5dcf4eSPhilippe Mathieu-Daudé dc->vmsd = &vmstate_aspeed_rtc;
165ea5dcf4eSPhilippe Mathieu-Daudé dc->reset = aspeed_rtc_reset;
166ea5dcf4eSPhilippe Mathieu-Daudé }
167ea5dcf4eSPhilippe Mathieu-Daudé
168ea5dcf4eSPhilippe Mathieu-Daudé static const TypeInfo aspeed_rtc_info = {
169ea5dcf4eSPhilippe Mathieu-Daudé .name = TYPE_ASPEED_RTC,
170ea5dcf4eSPhilippe Mathieu-Daudé .parent = TYPE_SYS_BUS_DEVICE,
171ea5dcf4eSPhilippe Mathieu-Daudé .instance_size = sizeof(AspeedRtcState),
172ea5dcf4eSPhilippe Mathieu-Daudé .class_init = aspeed_rtc_class_init,
173ea5dcf4eSPhilippe Mathieu-Daudé };
174ea5dcf4eSPhilippe Mathieu-Daudé
aspeed_rtc_register_types(void)175ea5dcf4eSPhilippe Mathieu-Daudé static void aspeed_rtc_register_types(void)
176ea5dcf4eSPhilippe Mathieu-Daudé {
177ea5dcf4eSPhilippe Mathieu-Daudé type_register_static(&aspeed_rtc_info);
178ea5dcf4eSPhilippe Mathieu-Daudé }
179ea5dcf4eSPhilippe Mathieu-Daudé
180ea5dcf4eSPhilippe Mathieu-Daudé type_init(aspeed_rtc_register_types)
181