1*da71b7e3SCédric Le Goater /* 2*da71b7e3SCédric Le Goater * QEMU PowerPC XIVE2 interrupt controller model (POWER10) 3*da71b7e3SCédric Le Goater * 4*da71b7e3SCédric Le Goater * Copyright (c) 2019-2022, IBM Corporation. 5*da71b7e3SCédric Le Goater * 6*da71b7e3SCédric Le Goater * This code is licensed under the GPL version 2 or later. See the 7*da71b7e3SCédric Le Goater * COPYING file in the top-level directory. 8*da71b7e3SCédric Le Goater */ 9*da71b7e3SCédric Le Goater 10*da71b7e3SCédric Le Goater #ifndef PPC_PNV_XIVE2_REGS_H 11*da71b7e3SCédric Le Goater #define PPC_PNV_XIVE2_REGS_H 12*da71b7e3SCédric Le Goater 13*da71b7e3SCédric Le Goater /* 14*da71b7e3SCédric Le Goater * CQ Common Queue (PowerBus bridge) Registers 15*da71b7e3SCédric Le Goater */ 16*da71b7e3SCédric Le Goater 17*da71b7e3SCédric Le Goater /* XIVE2 Capabilities */ 18*da71b7e3SCédric Le Goater #define X_CQ_XIVE_CAP 0x02 19*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP 0x010 20*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VERSION PPC_BITMASK(0, 3) 21*da71b7e3SCédric Le Goater /* 4:6 reserved */ 22*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO PPC_BITMASK(8, 9) 23*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1 0 24*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_2 1 25*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_4 2 26*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_8 3 27*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO PPC_BITMASK(10, 11) 28*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_1_8 0 29*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_2_8 1 30*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_4_8 2 31*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_8 3 32*da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_BLOCK_ID_WIDTH PPC_BITMASK(12, 13) 33*da71b7e3SCédric Le Goater 34*da71b7e3SCédric Le Goater /* XIVE2 Configuration */ 35*da71b7e3SCédric Le Goater #define X_CQ_XIVE_CFG 0x03 36*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG 0x018 37*da71b7e3SCédric Le Goater 38*da71b7e3SCédric Le Goater /* 0:7 reserved */ 39*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_USER_INT_PRIO PPC_BITMASK(8, 9) 40*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_VP_INT_PRIO PPC_BITMASK(10, 11) 41*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_1 0 42*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_2 1 43*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_4 2 44*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_8 3 45*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_WIDTH PPC_BITMASK(12, 13) 46*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_4BITS 0 47*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_5BITS 1 48*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_6BITS 2 49*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_7BITS 3 50*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_RANGE PPC_BITMASK(14, 15) 51*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_7BITS 0 52*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_8BITS 1 53*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_9BITS 2 54*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_10BITs 3 55*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_BLKID_OVERRIDE PPC_BIT(16) 56*da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_BLOCK_ID PPC_BITMASK(17, 23) 57*da71b7e3SCédric Le Goater 58*da71b7e3SCédric Le Goater /* Interrupt Controller Base Address Register - 512 pages (32M) */ 59*da71b7e3SCédric Le Goater #define X_CQ_IC_BAR 0x08 60*da71b7e3SCédric Le Goater #define CQ_IC_BAR 0x040 61*da71b7e3SCédric Le Goater #define CQ_IC_BAR_VALID PPC_BIT(0) 62*da71b7e3SCédric Le Goater #define CQ_IC_BAR_64K PPC_BIT(1) 63*da71b7e3SCédric Le Goater /* 2:7 reserved */ 64*da71b7e3SCédric Le Goater #define CQ_IC_BAR_ADDR PPC_BITMASK(8, 42) 65*da71b7e3SCédric Le Goater /* 43:63 reserved */ 66*da71b7e3SCédric Le Goater 67*da71b7e3SCédric Le Goater /* Thread Management Base Address Register - 4 pages */ 68*da71b7e3SCédric Le Goater #define X_CQ_TM_BAR 0x09 69*da71b7e3SCédric Le Goater #define CQ_TM_BAR 0x048 70*da71b7e3SCédric Le Goater #define CQ_TM_BAR_VALID PPC_BIT(0) 71*da71b7e3SCédric Le Goater #define CQ_TM_BAR_64K PPC_BIT(1) 72*da71b7e3SCédric Le Goater #define CQ_TM_BAR_ADDR PPC_BITMASK(8, 49) 73*da71b7e3SCédric Le Goater 74*da71b7e3SCédric Le Goater /* ESB Base Address Register */ 75*da71b7e3SCédric Le Goater #define X_CQ_ESB_BAR 0x0A 76*da71b7e3SCédric Le Goater #define CQ_ESB_BAR 0x050 77*da71b7e3SCédric Le Goater #define CQ_BAR_VALID PPC_BIT(0) 78*da71b7e3SCédric Le Goater #define CQ_BAR_64K PPC_BIT(1) 79*da71b7e3SCédric Le Goater /* 2:7 reserved */ 80*da71b7e3SCédric Le Goater #define CQ_BAR_ADDR PPC_BITMASK(8, 39) 81*da71b7e3SCédric Le Goater #define CQ_BAR_SET_DIV PPC_BITMASK(56, 58) 82*da71b7e3SCédric Le Goater #define CQ_BAR_RANGE PPC_BITMASK(59, 63) 83*da71b7e3SCédric Le Goater /* 0 (16M) - 16 (16T) */ 84*da71b7e3SCédric Le Goater 85*da71b7e3SCédric Le Goater /* END Base Address Register */ 86*da71b7e3SCédric Le Goater #define X_CQ_END_BAR 0x0B 87*da71b7e3SCédric Le Goater #define CQ_END_BAR 0x058 88*da71b7e3SCédric Le Goater 89*da71b7e3SCédric Le Goater /* NVPG Base Address Register */ 90*da71b7e3SCédric Le Goater #define X_CQ_NVPG_BAR 0x0C 91*da71b7e3SCédric Le Goater #define CQ_NVPG_BAR 0x060 92*da71b7e3SCédric Le Goater 93*da71b7e3SCédric Le Goater /* NVC Base Address Register */ 94*da71b7e3SCédric Le Goater #define X_CQ_NVC_BAR 0x0D 95*da71b7e3SCédric Le Goater #define CQ_NVC_BAR 0x068 96*da71b7e3SCédric Le Goater 97*da71b7e3SCédric Le Goater /* Table Address Register */ 98*da71b7e3SCédric Le Goater #define X_CQ_TAR 0x0E 99*da71b7e3SCédric Le Goater #define CQ_TAR 0x070 100*da71b7e3SCédric Le Goater #define CQ_TAR_AUTOINC PPC_BIT(0) 101*da71b7e3SCédric Le Goater #define CQ_TAR_SELECT PPC_BITMASK(12, 15) 102*da71b7e3SCédric Le Goater #define CQ_TAR_ESB 0 /* 0 - 15 */ 103*da71b7e3SCédric Le Goater #define CQ_TAR_END 2 /* 0 - 15 */ 104*da71b7e3SCédric Le Goater #define CQ_TAR_NVPG 3 /* 0 - 15 */ 105*da71b7e3SCédric Le Goater #define CQ_TAR_NVC 5 /* 0 - 15 */ 106*da71b7e3SCédric Le Goater #define CQ_TAR_ENTRY_SELECT PPC_BITMASK(28, 31) 107*da71b7e3SCédric Le Goater 108*da71b7e3SCédric Le Goater /* Table Data Register */ 109*da71b7e3SCédric Le Goater #define X_CQ_TDR 0x0F 110*da71b7e3SCédric Le Goater #define CQ_TDR 0x078 111*da71b7e3SCédric Le Goater /* for the NVPG, NVC, ESB, END Set Translation Tables */ 112*da71b7e3SCédric Le Goater #define CQ_TDR_VALID PPC_BIT(0) 113*da71b7e3SCédric Le Goater #define CQ_TDR_BLOCK_ID PPC_BITMASK(60, 63) 114*da71b7e3SCédric Le Goater 115*da71b7e3SCédric Le Goater /* 116*da71b7e3SCédric Le Goater * Processor Cores Enabled for MsgSnd 117*da71b7e3SCédric Le Goater * Identifies which of the 32 possible core chiplets are enabled and 118*da71b7e3SCédric Le Goater * available to receive the MsgSnd command 119*da71b7e3SCédric Le Goater */ 120*da71b7e3SCédric Le Goater #define X_CQ_MSGSND 0x10 121*da71b7e3SCédric Le Goater #define CQ_MSGSND 0x080 122*da71b7e3SCédric Le Goater 123*da71b7e3SCédric Le Goater /* Interrupt Unit Reset Control */ 124*da71b7e3SCédric Le Goater #define X_CQ_RST_CTL 0x12 125*da71b7e3SCédric Le Goater #define CQ_RST_CTL 0x090 126*da71b7e3SCédric Le Goater #define CQ_RST_SYNC_RESET PPC_BIT(0) /* Write Only */ 127*da71b7e3SCédric Le Goater #define CQ_RST_QUIESCE_PB PPC_BIT(1) /* RW */ 128*da71b7e3SCédric Le Goater #define CQ_RST_MASTER_IDLE PPC_BIT(2) /* Read Only */ 129*da71b7e3SCédric Le Goater #define CQ_RST_SAVE_IDLE PPC_BIT(3) /* Read Only */ 130*da71b7e3SCédric Le Goater #define CQ_RST_PB_BAR_RESET PPC_BIT(4) /* Write Only */ 131*da71b7e3SCédric Le Goater 132*da71b7e3SCédric Le Goater /* PowerBus General Configuration */ 133*da71b7e3SCédric Le Goater #define X_CQ_CFG_PB_GEN 0x14 134*da71b7e3SCédric Le Goater #define CQ_CFG_PB_GEN 0x0A0 135*da71b7e3SCédric Le Goater #define CQ_CFG_PB_GEN_PB_INIT PPC_BIT(45) 136*da71b7e3SCédric Le Goater 137*da71b7e3SCédric Le Goater /* 138*da71b7e3SCédric Le Goater * FIR 139*da71b7e3SCédric Le Goater * (And-Mask) 140*da71b7e3SCédric Le Goater * (Or-Mask) 141*da71b7e3SCédric Le Goater */ 142*da71b7e3SCédric Le Goater #define X_CQ_FIR 0x30 143*da71b7e3SCédric Le Goater #define X_CQ_FIR_AND 0x31 144*da71b7e3SCédric Le Goater #define X_CQ_FIR_OR 0x32 145*da71b7e3SCédric Le Goater #define CQ_FIR 0x180 146*da71b7e3SCédric Le Goater #define CQ_FIR_AND 0x188 147*da71b7e3SCédric Le Goater #define CQ_FIR_OR 0x190 148*da71b7e3SCédric Le Goater #define CQ_FIR_PB_RCMDX_CI_ERR1 PPC_BIT(19) 149*da71b7e3SCédric Le Goater #define CQ_FIR_VC_INFO_ERROR_0_2 PPC_BITMASK(61, 63) 150*da71b7e3SCédric Le Goater 151*da71b7e3SCédric Le Goater /* 152*da71b7e3SCédric Le Goater * FIR Mask 153*da71b7e3SCédric Le Goater * (And-Mask) 154*da71b7e3SCédric Le Goater * (Or-Mask) 155*da71b7e3SCédric Le Goater */ 156*da71b7e3SCédric Le Goater #define X_CQ_FIRMASK 0x33 157*da71b7e3SCédric Le Goater #define X_CQ_FIRMASK_AND 0x34 158*da71b7e3SCédric Le Goater #define X_CQ_FIRMASK_OR 0x35 159*da71b7e3SCédric Le Goater #define CQ_FIRMASK 0x198 160*da71b7e3SCédric Le Goater #define CQ_FIRMASK_AND 0x1A0 161*da71b7e3SCédric Le Goater #define CQ_FIRMASK_OR 0x1A8 162*da71b7e3SCédric Le Goater 163*da71b7e3SCédric Le Goater /* 164*da71b7e3SCédric Le Goater * VC0 165*da71b7e3SCédric Le Goater */ 166*da71b7e3SCédric Le Goater 167*da71b7e3SCédric Le Goater /* VSD table address */ 168*da71b7e3SCédric Le Goater #define X_VC_VSD_TABLE_ADDR 0x100 169*da71b7e3SCédric Le Goater #define VC_VSD_TABLE_ADDR 0x000 170*da71b7e3SCédric Le Goater #define VC_VSD_TABLE_AUTOINC PPC_BIT(0) 171*da71b7e3SCédric Le Goater #define VC_VSD_TABLE_SELECT PPC_BITMASK(12, 15) 172*da71b7e3SCédric Le Goater #define VC_VSD_TABLE_ADDRESS PPC_BITMASK(28, 31) 173*da71b7e3SCédric Le Goater 174*da71b7e3SCédric Le Goater /* VSD table data */ 175*da71b7e3SCédric Le Goater #define X_VC_VSD_TABLE_DATA 0x101 176*da71b7e3SCédric Le Goater #define VC_VSD_TABLE_DATA 0x008 177*da71b7e3SCédric Le Goater 178*da71b7e3SCédric Le Goater /* AIB AT macro indirect kill */ 179*da71b7e3SCédric Le Goater #define X_VC_AT_MACRO_KILL 0x102 180*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL 0x010 181*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_VALID PPC_BIT(0) 182*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_VSD PPC_BITMASK(12, 15) 183*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_BLOCK_ID PPC_BITMASK(28, 31) 184*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_OFFSET PPC_BITMASK(48, 60) 185*da71b7e3SCédric Le Goater 186*da71b7e3SCédric Le Goater /* AIB AT macro indirect kill mask (same bit definitions) */ 187*da71b7e3SCédric Le Goater #define X_VC_AT_MACRO_KILL_MASK 0x103 188*da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_MASK 0x018 189*da71b7e3SCédric Le Goater 190*da71b7e3SCédric Le Goater /* Remote IRQs and ERQs configuration [n] (n = 0:6) */ 191*da71b7e3SCédric Le Goater #define X_VC_QUEUES_CFG_REM0 0x117 192*da71b7e3SCédric Le Goater 193*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM0 0x0B8 194*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM1 0x0C0 195*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM2 0x0C8 196*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM3 0x0D0 197*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM4 0x0D8 198*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM5 0x0E0 199*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM6 0x0E8 200*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_MEMB_EN PPC_BIT(38) 201*da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_MEMB_SZ PPC_BITMASK(42, 47) 202*da71b7e3SCédric Le Goater 203*da71b7e3SCédric Le Goater /* 204*da71b7e3SCédric Le Goater * VC1 205*da71b7e3SCédric Le Goater */ 206*da71b7e3SCédric Le Goater 207*da71b7e3SCédric Le Goater /* ESBC cache flush control trigger */ 208*da71b7e3SCédric Le Goater #define X_VC_ESBC_FLUSH_CTRL 0x140 209*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL 0x200 210*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 211*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 212*da71b7e3SCédric Le Goater 213*da71b7e3SCédric Le Goater /* ESBC cache flush poll trigger */ 214*da71b7e3SCédric Le Goater #define X_VC_ESBC_FLUSH_POLL 0x141 215*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL 0x208 216*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(0, 3) 217*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_OFFSET PPC_BITMASK(4, 31) /* 28-bit */ 218*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(32, 35) 219*da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(36, 63) /* 28-bit */ 220*da71b7e3SCédric Le Goater 221*da71b7e3SCédric Le Goater /* EASC flush control register */ 222*da71b7e3SCédric Le Goater #define X_VC_EASC_FLUSH_CTRL 0x160 223*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL 0x300 224*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 225*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 226*da71b7e3SCédric Le Goater 227*da71b7e3SCédric Le Goater /* EASC flush poll register */ 228*da71b7e3SCédric Le Goater #define X_VC_EASC_FLUSH_POLL 0x161 229*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL 0x308 230*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(0, 3) 231*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_OFFSET PPC_BITMASK(4, 31) /* 28-bit */ 232*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(32, 35) 233*da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(36, 63) /* 28-bit */ 234*da71b7e3SCédric Le Goater 235*da71b7e3SCédric Le Goater /* 236*da71b7e3SCédric Le Goater * VC2 237*da71b7e3SCédric Le Goater */ 238*da71b7e3SCédric Le Goater 239*da71b7e3SCédric Le Goater /* ENDC flush control register */ 240*da71b7e3SCédric Le Goater #define X_VC_ENDC_FLUSH_CTRL 0x180 241*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL 0x400 242*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 243*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 244*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_WANT_INVALIDATE PPC_BIT(3) 245*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_INJECT_INVALIDATE PPC_BIT(7) 246*da71b7e3SCédric Le Goater 247*da71b7e3SCédric Le Goater /* ENDC flush poll register */ 248*da71b7e3SCédric Le Goater #define X_VC_ENDC_FLUSH_POLL 0x181 249*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL 0x408 250*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(4, 7) 251*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_OFFSET PPC_BITMASK(8, 31) /* 24-bit */ 252*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(36, 39) 253*da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(40, 63) /* 24-bit */ 254*da71b7e3SCédric Le Goater 255*da71b7e3SCédric Le Goater /* ENDC Sync done */ 256*da71b7e3SCédric Le Goater #define X_VC_ENDC_SYNC_DONE 0x184 257*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_DONE 0x420 258*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_POLL_DONE PPC_BITMASK(0, 6) 259*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_IPI PPC_BIT(0) 260*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_HWD PPC_BIT(1) 261*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_NXC PPC_BIT(2) 262*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_INT PPC_BIT(3) 263*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_OS PPC_BIT(4) 264*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_POOL PPC_BIT(5) 265*da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_HARD PPC_BIT(6) 266*da71b7e3SCédric Le Goater #define VC_QUEUE_COUNT 7 267*da71b7e3SCédric Le Goater 268*da71b7e3SCédric Le Goater /* ENDC cache watch specification 0 */ 269*da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_SPEC 0x1A0 270*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_SPEC 0x500 271*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_CONFLICT PPC_BIT(0) 272*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_FULL PPC_BIT(8) 273*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_BLOCK_ID PPC_BITMASK(28, 31) 274*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_INDEX PPC_BITMASK(40, 63) 275*da71b7e3SCédric Le Goater 276*da71b7e3SCédric Le Goater /* ENDC cache watch data 0 */ 277*da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA0 0x1A4 278*da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA1 0x1A5 279*da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA2 0x1A6 280*da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA3 0x1A7 281*da71b7e3SCédric Le Goater 282*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA0 0x520 283*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA1 0x528 284*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA2 0x530 285*da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA3 0x538 286*da71b7e3SCédric Le Goater 287*da71b7e3SCédric Le Goater /* 288*da71b7e3SCédric Le Goater * PC LSB1 289*da71b7e3SCédric Le Goater */ 290*da71b7e3SCédric Le Goater 291*da71b7e3SCédric Le Goater /* VSD table address register */ 292*da71b7e3SCédric Le Goater #define X_PC_VSD_TABLE_ADDR 0x200 293*da71b7e3SCédric Le Goater #define PC_VSD_TABLE_ADDR 0x000 294*da71b7e3SCédric Le Goater #define PC_VSD_TABLE_AUTOINC PPC_BIT(0) 295*da71b7e3SCédric Le Goater #define PC_VSD_TABLE_SELECT PPC_BITMASK(12, 15) 296*da71b7e3SCédric Le Goater #define PC_VSD_TABLE_ADDRESS PPC_BITMASK(28, 31) 297*da71b7e3SCédric Le Goater 298*da71b7e3SCédric Le Goater /* VSD table data register */ 299*da71b7e3SCédric Le Goater #define X_PC_VSD_TABLE_DATA 0x201 300*da71b7e3SCédric Le Goater #define PC_VSD_TABLE_DATA 0x008 301*da71b7e3SCédric Le Goater 302*da71b7e3SCédric Le Goater /* AT indirect kill register */ 303*da71b7e3SCédric Le Goater #define X_PC_AT_KILL 0x202 304*da71b7e3SCédric Le Goater #define PC_AT_KILL 0x010 305*da71b7e3SCédric Le Goater #define PC_AT_KILL_VALID PPC_BIT(0) 306*da71b7e3SCédric Le Goater #define PC_AT_KILL_VSD_TYPE PPC_BITMASK(24, 27) 307*da71b7e3SCédric Le Goater /* Only NVP, NVG, NVC */ 308*da71b7e3SCédric Le Goater #define PC_AT_KILL_BLOCK_ID PPC_BITMASK(28, 31) 309*da71b7e3SCédric Le Goater #define PC_AT_KILL_OFFSET PPC_BITMASK(48, 60) 310*da71b7e3SCédric Le Goater 311*da71b7e3SCédric Le Goater /* AT indirect kill mask register */ 312*da71b7e3SCédric Le Goater #define X_PC_AT_KILL_MASK 0x203 313*da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK 0x018 314*da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_VSD_TYPE PPC_BITMASK(24, 27) 315*da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_BLOCK_ID PPC_BITMASK(28, 31) 316*da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_OFFSET PPC_BITMASK(48, 60) 317*da71b7e3SCédric Le Goater 318*da71b7e3SCédric Le Goater /* 319*da71b7e3SCédric Le Goater * PC LSB2 320*da71b7e3SCédric Le Goater */ 321*da71b7e3SCédric Le Goater 322*da71b7e3SCédric Le Goater /* NxC Cache flush control */ 323*da71b7e3SCédric Le Goater #define X_PC_NXC_FLUSH_CTRL 0x280 324*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL 0x400 325*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 326*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 327*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_WANT_INVALIDATE PPC_BIT(3) 328*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_INJECT_INVALIDATE PPC_BIT(7) 329*da71b7e3SCédric Le Goater 330*da71b7e3SCédric Le Goater /* NxC Cache flush poll */ 331*da71b7e3SCédric Le Goater #define X_PC_NXC_FLUSH_POLL 0x281 332*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL 0x408 333*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE PPC_BITMASK(2, 3) 334*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVP 0 335*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVG 2 336*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVC 3 337*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(4, 7) 338*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_OFFSET PPC_BITMASK(8, 31) /* 24-bit */ 339*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_MASK PPC_BITMASK(34, 35) /* 0: Ign */ 340*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(36, 39) 341*da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(40, 63) /* 24-bit */ 342*da71b7e3SCédric Le Goater 343*da71b7e3SCédric Le Goater /* NxC Cache Watch 0 Specification */ 344*da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_SPEC 0x2A0 345*da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_SPEC 0x500 346*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_CONFLICT PPC_BIT(0) 347*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_FULL PPC_BIT(8) 348*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_TYPE PPC_BITMASK(26, 27) 349*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVP 0 350*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVG 2 351*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVC 3 352*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_BLOCK_ID PPC_BITMASK(28, 31) 353*da71b7e3SCédric Le Goater #define PC_NXC_WATCH_INDEX PPC_BITMASK(40, 63) 354*da71b7e3SCédric Le Goater 355*da71b7e3SCédric Le Goater /* NxC Cache Watch 0 Data */ 356*da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA0 0x2A4 357*da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA1 0x2A5 358*da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA2 0x2A6 359*da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA3 0x2A7 360*da71b7e3SCédric Le Goater 361*da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA0 0x520 362*da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA1 0x528 363*da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA2 0x530 364*da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA3 0x538 365*da71b7e3SCédric Le Goater 366*da71b7e3SCédric Le Goater /* 367*da71b7e3SCédric Le Goater * TCTXT Registers 368*da71b7e3SCédric Le Goater */ 369*da71b7e3SCédric Le Goater 370*da71b7e3SCédric Le Goater /* Physical Thread Enable0 register */ 371*da71b7e3SCédric Le Goater #define X_TCTXT_EN0 0x300 372*da71b7e3SCédric Le Goater #define TCTXT_EN0 0x000 373*da71b7e3SCédric Le Goater 374*da71b7e3SCédric Le Goater /* Physical Thread Enable0 Set register */ 375*da71b7e3SCédric Le Goater #define X_TCTXT_EN0_SET 0x302 376*da71b7e3SCédric Le Goater #define TCTXT_EN0_SET 0x010 377*da71b7e3SCédric Le Goater 378*da71b7e3SCédric Le Goater /* Physical Thread Enable0 Reset register */ 379*da71b7e3SCédric Le Goater #define X_TCTXT_EN0_RESET 0x303 380*da71b7e3SCédric Le Goater #define TCTXT_EN0_RESET 0x018 381*da71b7e3SCédric Le Goater 382*da71b7e3SCédric Le Goater /* Physical Thread Enable1 register */ 383*da71b7e3SCédric Le Goater #define X_TCTXT_EN1 0x304 384*da71b7e3SCédric Le Goater #define TCTXT_EN1 0x020 385*da71b7e3SCédric Le Goater 386*da71b7e3SCédric Le Goater /* Physical Thread Enable1 Set register */ 387*da71b7e3SCédric Le Goater #define X_TCTXT_EN1_SET 0x306 388*da71b7e3SCédric Le Goater #define TCTXT_EN1_SET 0x030 389*da71b7e3SCédric Le Goater 390*da71b7e3SCédric Le Goater /* Physical Thread Enable1 Reset register */ 391*da71b7e3SCédric Le Goater #define X_TCTXT_EN1_RESET 0x307 392*da71b7e3SCédric Le Goater #define TCTXT_EN1_RESET 0x038 393*da71b7e3SCédric Le Goater 394*da71b7e3SCédric Le Goater /* 395*da71b7e3SCédric Le Goater * VSD Tables 396*da71b7e3SCédric Le Goater */ 397*da71b7e3SCédric Le Goater #define VST_ESB 0 398*da71b7e3SCédric Le Goater #define VST_EAS 1 /* No used by PC */ 399*da71b7e3SCédric Le Goater #define VST_END 2 400*da71b7e3SCédric Le Goater #define VST_NVP 3 401*da71b7e3SCédric Le Goater #define VST_NVG 4 402*da71b7e3SCédric Le Goater #define VST_NVC 5 403*da71b7e3SCédric Le Goater #define VST_IC 6 /* No used by PC */ 404*da71b7e3SCédric Le Goater #define VST_SYNC 7 405*da71b7e3SCédric Le Goater #define VST_ERQ 8 /* No used by PC */ 406*da71b7e3SCédric Le Goater 407*da71b7e3SCédric Le Goater /* 408*da71b7e3SCédric Le Goater * Bits in a VSD entry. 409*da71b7e3SCédric Le Goater * 410*da71b7e3SCédric Le Goater * Note: the address is naturally aligned, we don't use a PPC_BITMASK, 411*da71b7e3SCédric Le Goater * but just a mask to apply to the address before OR'ing it in. 412*da71b7e3SCédric Le Goater * 413*da71b7e3SCédric Le Goater * Note: VSD_FIRMWARE is a SW bit ! It hijacks an unused bit in the 414*da71b7e3SCédric Le Goater * VSD and is only meant to be used in indirect mode ! 415*da71b7e3SCédric Le Goater */ 416*da71b7e3SCédric Le Goater #define VSD_MODE PPC_BITMASK(0, 1) 417*da71b7e3SCédric Le Goater #define VSD_MODE_SHARED 1 418*da71b7e3SCédric Le Goater #define VSD_MODE_EXCLUSIVE 2 419*da71b7e3SCédric Le Goater #define VSD_MODE_FORWARD 3 420*da71b7e3SCédric Le Goater #define VSD_FIRMWARE PPC_BIT(2) /* Read warning */ 421*da71b7e3SCédric Le Goater #define VSD_FIRMWARE2 PPC_BIT(3) /* unused */ 422*da71b7e3SCédric Le Goater #define VSD_RESERVED PPC_BITMASK(4, 7) /* P10 reserved */ 423*da71b7e3SCédric Le Goater #define VSD_ADDRESS_MASK 0x00fffffffffff000ull 424*da71b7e3SCédric Le Goater #define VSD_MIGRATION_REG PPC_BITMASK(52, 55) 425*da71b7e3SCédric Le Goater #define VSD_INDIRECT PPC_BIT(56) 426*da71b7e3SCédric Le Goater #define VSD_TSIZE PPC_BITMASK(59, 63) 427*da71b7e3SCédric Le Goater 428*da71b7e3SCédric Le Goater #endif /* PPC_PNV_XIVE2_REGS_H */ 429