1da71b7e3SCédric Le Goater /* 2da71b7e3SCédric Le Goater * QEMU PowerPC XIVE2 interrupt controller model (POWER10) 3da71b7e3SCédric Le Goater * 4da71b7e3SCédric Le Goater * Copyright (c) 2019-2022, IBM Corporation. 5da71b7e3SCédric Le Goater * 6da71b7e3SCédric Le Goater * This code is licensed under the GPL version 2 or later. See the 7da71b7e3SCédric Le Goater * COPYING file in the top-level directory. 8da71b7e3SCédric Le Goater */ 9da71b7e3SCédric Le Goater 10da71b7e3SCédric Le Goater #ifndef PPC_PNV_XIVE2_REGS_H 11da71b7e3SCédric Le Goater #define PPC_PNV_XIVE2_REGS_H 12da71b7e3SCédric Le Goater 13da71b7e3SCédric Le Goater /* 14da71b7e3SCédric Le Goater * CQ Common Queue (PowerBus bridge) Registers 15da71b7e3SCédric Le Goater */ 16da71b7e3SCédric Le Goater 17da71b7e3SCédric Le Goater /* XIVE2 Capabilities */ 18da71b7e3SCédric Le Goater #define X_CQ_XIVE_CAP 0x02 19da71b7e3SCédric Le Goater #define CQ_XIVE_CAP 0x010 20da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VERSION PPC_BITMASK(0, 3) 21da71b7e3SCédric Le Goater /* 4:6 reserved */ 22da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO PPC_BITMASK(8, 9) 23da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1 0 24da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_2 1 25da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_4 2 26da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_USER_INT_PRIO_1_8 3 27da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO PPC_BITMASK(10, 11) 28da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_1_8 0 29da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_2_8 1 30da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_4_8 2 31da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_VP_INT_PRIO_8 3 32da71b7e3SCédric Le Goater #define CQ_XIVE_CAP_BLOCK_ID_WIDTH PPC_BITMASK(12, 13) 33*835806f1SCédric Le Goater #define CQ_XIVE_CAP_VP_SAVE_RESTORE PPC_BIT(38) 34da71b7e3SCédric Le Goater 35707ea7abSCédric Le Goater #define CQ_XIVE_CAP_PHB_PQ_DISABLE PPC_BIT(56) 36707ea7abSCédric Le Goater #define CQ_XIVE_CAP_PHB_ABT PPC_BIT(57) 37707ea7abSCédric Le Goater #define CQ_XIVE_CAP_EXPLOITATION_MODE PPC_BIT(58) 38707ea7abSCédric Le Goater #define CQ_XIVE_CAP_STORE_EOI PPC_BIT(59) 39707ea7abSCédric Le Goater 40da71b7e3SCédric Le Goater /* XIVE2 Configuration */ 41da71b7e3SCédric Le Goater #define X_CQ_XIVE_CFG 0x03 42da71b7e3SCédric Le Goater #define CQ_XIVE_CFG 0x018 43da71b7e3SCédric Le Goater 44da71b7e3SCédric Le Goater /* 0:7 reserved */ 45da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_USER_INT_PRIO PPC_BITMASK(8, 9) 46da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_VP_INT_PRIO PPC_BITMASK(10, 11) 47da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_1 0 48da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_2 1 49da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_4 2 50da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_INT_PRIO_8 3 51da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_WIDTH PPC_BITMASK(12, 13) 52da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_4BITS 0 53da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_5BITS 1 54da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_6BITS 2 55da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_BLOCK_ID_7BITS 3 56da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_RANGE PPC_BITMASK(14, 15) 57da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_7BITS 0 58da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_8BITS 1 59da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_9BITS 2 60da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_THREADID_10BITs 3 61da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_BLKID_OVERRIDE PPC_BIT(16) 62da71b7e3SCédric Le Goater #define CQ_XIVE_CFG_HYP_HARD_BLOCK_ID PPC_BITMASK(17, 23) 63da71b7e3SCédric Le Goater 64747ffe28SCédric Le Goater #define CQ_XIVE_CFG_GEN1_TIMA_OS PPC_BIT(24) 65747ffe28SCédric Le Goater #define CQ_XIVE_CFG_GEN1_TIMA_HYP PPC_BIT(25) 66747ffe28SCédric Le Goater #define CQ_XIVE_CFG_GEN1_TIMA_HYP_BLK0 PPC_BIT(26) /* 0 if bit[25]=0 */ 67747ffe28SCédric Le Goater #define CQ_XIVE_CFG_GEN1_TIMA_CROWD_DIS PPC_BIT(27) /* 0 if bit[25]=0 */ 68747ffe28SCédric Le Goater #define CQ_XIVE_CFG_GEN1_END_ESX PPC_BIT(28) 69*835806f1SCédric Le Goater #define CQ_XIVE_CFG_EN_VP_SAVE_RESTORE PPC_BIT(38) /* 0 if bit[25]=1 */ 70*835806f1SCédric Le Goater #define CQ_XIVE_CFG_EN_VP_SAVE_REST_STRICT PPC_BIT(39) /* 0 if bit[25]=1 */ 71747ffe28SCédric Le Goater 72da71b7e3SCédric Le Goater /* Interrupt Controller Base Address Register - 512 pages (32M) */ 73da71b7e3SCédric Le Goater #define X_CQ_IC_BAR 0x08 74da71b7e3SCédric Le Goater #define CQ_IC_BAR 0x040 75da71b7e3SCédric Le Goater #define CQ_IC_BAR_VALID PPC_BIT(0) 76da71b7e3SCédric Le Goater #define CQ_IC_BAR_64K PPC_BIT(1) 77da71b7e3SCédric Le Goater /* 2:7 reserved */ 78da71b7e3SCédric Le Goater #define CQ_IC_BAR_ADDR PPC_BITMASK(8, 42) 79da71b7e3SCédric Le Goater /* 43:63 reserved */ 80da71b7e3SCédric Le Goater 81da71b7e3SCédric Le Goater /* Thread Management Base Address Register - 4 pages */ 82da71b7e3SCédric Le Goater #define X_CQ_TM_BAR 0x09 83da71b7e3SCédric Le Goater #define CQ_TM_BAR 0x048 84da71b7e3SCédric Le Goater #define CQ_TM_BAR_VALID PPC_BIT(0) 85da71b7e3SCédric Le Goater #define CQ_TM_BAR_64K PPC_BIT(1) 86da71b7e3SCédric Le Goater #define CQ_TM_BAR_ADDR PPC_BITMASK(8, 49) 87da71b7e3SCédric Le Goater 88da71b7e3SCédric Le Goater /* ESB Base Address Register */ 89da71b7e3SCédric Le Goater #define X_CQ_ESB_BAR 0x0A 90da71b7e3SCédric Le Goater #define CQ_ESB_BAR 0x050 91da71b7e3SCédric Le Goater #define CQ_BAR_VALID PPC_BIT(0) 92da71b7e3SCédric Le Goater #define CQ_BAR_64K PPC_BIT(1) 93da71b7e3SCédric Le Goater /* 2:7 reserved */ 94da71b7e3SCédric Le Goater #define CQ_BAR_ADDR PPC_BITMASK(8, 39) 95da71b7e3SCédric Le Goater #define CQ_BAR_SET_DIV PPC_BITMASK(56, 58) 96da71b7e3SCédric Le Goater #define CQ_BAR_RANGE PPC_BITMASK(59, 63) 97da71b7e3SCédric Le Goater /* 0 (16M) - 16 (16T) */ 98da71b7e3SCédric Le Goater 99da71b7e3SCédric Le Goater /* END Base Address Register */ 100da71b7e3SCédric Le Goater #define X_CQ_END_BAR 0x0B 101da71b7e3SCédric Le Goater #define CQ_END_BAR 0x058 102da71b7e3SCédric Le Goater 103da71b7e3SCédric Le Goater /* NVPG Base Address Register */ 104da71b7e3SCédric Le Goater #define X_CQ_NVPG_BAR 0x0C 105da71b7e3SCédric Le Goater #define CQ_NVPG_BAR 0x060 106da71b7e3SCédric Le Goater 107da71b7e3SCédric Le Goater /* NVC Base Address Register */ 108da71b7e3SCédric Le Goater #define X_CQ_NVC_BAR 0x0D 109da71b7e3SCédric Le Goater #define CQ_NVC_BAR 0x068 110da71b7e3SCédric Le Goater 111da71b7e3SCédric Le Goater /* Table Address Register */ 112da71b7e3SCédric Le Goater #define X_CQ_TAR 0x0E 113da71b7e3SCédric Le Goater #define CQ_TAR 0x070 114da71b7e3SCédric Le Goater #define CQ_TAR_AUTOINC PPC_BIT(0) 115da71b7e3SCédric Le Goater #define CQ_TAR_SELECT PPC_BITMASK(12, 15) 116da71b7e3SCédric Le Goater #define CQ_TAR_ESB 0 /* 0 - 15 */ 117da71b7e3SCédric Le Goater #define CQ_TAR_END 2 /* 0 - 15 */ 118da71b7e3SCédric Le Goater #define CQ_TAR_NVPG 3 /* 0 - 15 */ 119da71b7e3SCédric Le Goater #define CQ_TAR_NVC 5 /* 0 - 15 */ 120da71b7e3SCédric Le Goater #define CQ_TAR_ENTRY_SELECT PPC_BITMASK(28, 31) 121da71b7e3SCédric Le Goater 122da71b7e3SCédric Le Goater /* Table Data Register */ 123da71b7e3SCédric Le Goater #define X_CQ_TDR 0x0F 124da71b7e3SCédric Le Goater #define CQ_TDR 0x078 125da71b7e3SCédric Le Goater /* for the NVPG, NVC, ESB, END Set Translation Tables */ 126da71b7e3SCédric Le Goater #define CQ_TDR_VALID PPC_BIT(0) 127da71b7e3SCédric Le Goater #define CQ_TDR_BLOCK_ID PPC_BITMASK(60, 63) 128da71b7e3SCédric Le Goater 129da71b7e3SCédric Le Goater /* 130da71b7e3SCédric Le Goater * Processor Cores Enabled for MsgSnd 131da71b7e3SCédric Le Goater * Identifies which of the 32 possible core chiplets are enabled and 132da71b7e3SCédric Le Goater * available to receive the MsgSnd command 133da71b7e3SCédric Le Goater */ 134da71b7e3SCédric Le Goater #define X_CQ_MSGSND 0x10 135da71b7e3SCédric Le Goater #define CQ_MSGSND 0x080 136da71b7e3SCédric Le Goater 137da71b7e3SCédric Le Goater /* Interrupt Unit Reset Control */ 138da71b7e3SCédric Le Goater #define X_CQ_RST_CTL 0x12 139da71b7e3SCédric Le Goater #define CQ_RST_CTL 0x090 140da71b7e3SCédric Le Goater #define CQ_RST_SYNC_RESET PPC_BIT(0) /* Write Only */ 141da71b7e3SCédric Le Goater #define CQ_RST_QUIESCE_PB PPC_BIT(1) /* RW */ 142da71b7e3SCédric Le Goater #define CQ_RST_MASTER_IDLE PPC_BIT(2) /* Read Only */ 143da71b7e3SCédric Le Goater #define CQ_RST_SAVE_IDLE PPC_BIT(3) /* Read Only */ 144da71b7e3SCédric Le Goater #define CQ_RST_PB_BAR_RESET PPC_BIT(4) /* Write Only */ 145da71b7e3SCédric Le Goater 146da71b7e3SCédric Le Goater /* PowerBus General Configuration */ 147da71b7e3SCédric Le Goater #define X_CQ_CFG_PB_GEN 0x14 148da71b7e3SCédric Le Goater #define CQ_CFG_PB_GEN 0x0A0 149da71b7e3SCédric Le Goater #define CQ_CFG_PB_GEN_PB_INIT PPC_BIT(45) 150da71b7e3SCédric Le Goater 151da71b7e3SCédric Le Goater /* 152da71b7e3SCédric Le Goater * FIR 153da71b7e3SCédric Le Goater * (And-Mask) 154da71b7e3SCédric Le Goater * (Or-Mask) 155da71b7e3SCédric Le Goater */ 156da71b7e3SCédric Le Goater #define X_CQ_FIR 0x30 157da71b7e3SCédric Le Goater #define X_CQ_FIR_AND 0x31 158da71b7e3SCédric Le Goater #define X_CQ_FIR_OR 0x32 159da71b7e3SCédric Le Goater #define CQ_FIR 0x180 160da71b7e3SCédric Le Goater #define CQ_FIR_AND 0x188 161da71b7e3SCédric Le Goater #define CQ_FIR_OR 0x190 162da71b7e3SCédric Le Goater #define CQ_FIR_PB_RCMDX_CI_ERR1 PPC_BIT(19) 163da71b7e3SCédric Le Goater #define CQ_FIR_VC_INFO_ERROR_0_2 PPC_BITMASK(61, 63) 164da71b7e3SCédric Le Goater 165da71b7e3SCédric Le Goater /* 166da71b7e3SCédric Le Goater * FIR Mask 167da71b7e3SCédric Le Goater * (And-Mask) 168da71b7e3SCédric Le Goater * (Or-Mask) 169da71b7e3SCédric Le Goater */ 170da71b7e3SCédric Le Goater #define X_CQ_FIRMASK 0x33 171da71b7e3SCédric Le Goater #define X_CQ_FIRMASK_AND 0x34 172da71b7e3SCédric Le Goater #define X_CQ_FIRMASK_OR 0x35 173da71b7e3SCédric Le Goater #define CQ_FIRMASK 0x198 174da71b7e3SCédric Le Goater #define CQ_FIRMASK_AND 0x1A0 175da71b7e3SCédric Le Goater #define CQ_FIRMASK_OR 0x1A8 176da71b7e3SCédric Le Goater 177da71b7e3SCédric Le Goater /* 178da71b7e3SCédric Le Goater * VC0 179da71b7e3SCédric Le Goater */ 180da71b7e3SCédric Le Goater 181da71b7e3SCédric Le Goater /* VSD table address */ 182da71b7e3SCédric Le Goater #define X_VC_VSD_TABLE_ADDR 0x100 183da71b7e3SCédric Le Goater #define VC_VSD_TABLE_ADDR 0x000 184da71b7e3SCédric Le Goater #define VC_VSD_TABLE_AUTOINC PPC_BIT(0) 185da71b7e3SCédric Le Goater #define VC_VSD_TABLE_SELECT PPC_BITMASK(12, 15) 186da71b7e3SCédric Le Goater #define VC_VSD_TABLE_ADDRESS PPC_BITMASK(28, 31) 187da71b7e3SCédric Le Goater 188da71b7e3SCédric Le Goater /* VSD table data */ 189da71b7e3SCédric Le Goater #define X_VC_VSD_TABLE_DATA 0x101 190da71b7e3SCédric Le Goater #define VC_VSD_TABLE_DATA 0x008 191da71b7e3SCédric Le Goater 192da71b7e3SCédric Le Goater /* AIB AT macro indirect kill */ 193da71b7e3SCédric Le Goater #define X_VC_AT_MACRO_KILL 0x102 194da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL 0x010 195da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_VALID PPC_BIT(0) 196da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_VSD PPC_BITMASK(12, 15) 197da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_BLOCK_ID PPC_BITMASK(28, 31) 198da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_OFFSET PPC_BITMASK(48, 60) 199da71b7e3SCédric Le Goater 200da71b7e3SCédric Le Goater /* AIB AT macro indirect kill mask (same bit definitions) */ 201da71b7e3SCédric Le Goater #define X_VC_AT_MACRO_KILL_MASK 0x103 202da71b7e3SCédric Le Goater #define VC_AT_MACRO_KILL_MASK 0x018 203da71b7e3SCédric Le Goater 204da71b7e3SCédric Le Goater /* Remote IRQs and ERQs configuration [n] (n = 0:6) */ 205da71b7e3SCédric Le Goater #define X_VC_QUEUES_CFG_REM0 0x117 206da71b7e3SCédric Le Goater 207da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM0 0x0B8 208da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM1 0x0C0 209da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM2 0x0C8 210da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM3 0x0D0 211da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM4 0x0D8 212da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM5 0x0E0 213da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_REM6 0x0E8 214da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_MEMB_EN PPC_BIT(38) 215da71b7e3SCédric Le Goater #define VC_QUEUES_CFG_MEMB_SZ PPC_BITMASK(42, 47) 216da71b7e3SCédric Le Goater 217da71b7e3SCédric Le Goater /* 218da71b7e3SCédric Le Goater * VC1 219da71b7e3SCédric Le Goater */ 220da71b7e3SCédric Le Goater 221da71b7e3SCédric Le Goater /* ESBC cache flush control trigger */ 222da71b7e3SCédric Le Goater #define X_VC_ESBC_FLUSH_CTRL 0x140 223da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL 0x200 224da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 225da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 226da71b7e3SCédric Le Goater 227da71b7e3SCédric Le Goater /* ESBC cache flush poll trigger */ 228da71b7e3SCédric Le Goater #define X_VC_ESBC_FLUSH_POLL 0x141 229da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL 0x208 230da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(0, 3) 231da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_OFFSET PPC_BITMASK(4, 31) /* 28-bit */ 232da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(32, 35) 233da71b7e3SCédric Le Goater #define VC_ESBC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(36, 63) /* 28-bit */ 234da71b7e3SCédric Le Goater 235da71b7e3SCédric Le Goater /* EASC flush control register */ 236da71b7e3SCédric Le Goater #define X_VC_EASC_FLUSH_CTRL 0x160 237da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL 0x300 238da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 239da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 240da71b7e3SCédric Le Goater 241da71b7e3SCédric Le Goater /* EASC flush poll register */ 242da71b7e3SCédric Le Goater #define X_VC_EASC_FLUSH_POLL 0x161 243da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL 0x308 244da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(0, 3) 245da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_OFFSET PPC_BITMASK(4, 31) /* 28-bit */ 246da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(32, 35) 247da71b7e3SCédric Le Goater #define VC_EASC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(36, 63) /* 28-bit */ 248da71b7e3SCédric Le Goater 249da71b7e3SCédric Le Goater /* 250da71b7e3SCédric Le Goater * VC2 251da71b7e3SCédric Le Goater */ 252da71b7e3SCédric Le Goater 253da71b7e3SCédric Le Goater /* ENDC flush control register */ 254da71b7e3SCédric Le Goater #define X_VC_ENDC_FLUSH_CTRL 0x180 255da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL 0x400 256da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 257da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 258da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_WANT_INVALIDATE PPC_BIT(3) 259da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_CTRL_INJECT_INVALIDATE PPC_BIT(7) 260da71b7e3SCédric Le Goater 261da71b7e3SCédric Le Goater /* ENDC flush poll register */ 262da71b7e3SCédric Le Goater #define X_VC_ENDC_FLUSH_POLL 0x181 263da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL 0x408 264da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(4, 7) 265da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_OFFSET PPC_BITMASK(8, 31) /* 24-bit */ 266da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(36, 39) 267da71b7e3SCédric Le Goater #define VC_ENDC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(40, 63) /* 24-bit */ 268da71b7e3SCédric Le Goater 269da71b7e3SCédric Le Goater /* ENDC Sync done */ 270da71b7e3SCédric Le Goater #define X_VC_ENDC_SYNC_DONE 0x184 271da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_DONE 0x420 272da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_POLL_DONE PPC_BITMASK(0, 6) 273da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_IPI PPC_BIT(0) 274da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_HWD PPC_BIT(1) 275da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_NXC PPC_BIT(2) 276da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_INT PPC_BIT(3) 277da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_OS PPC_BIT(4) 278da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_POOL PPC_BIT(5) 279da71b7e3SCédric Le Goater #define VC_ENDC_SYNC_QUEUE_HARD PPC_BIT(6) 280da71b7e3SCédric Le Goater #define VC_QUEUE_COUNT 7 281da71b7e3SCédric Le Goater 282da71b7e3SCédric Le Goater /* ENDC cache watch specification 0 */ 283da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_SPEC 0x1A0 284da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_SPEC 0x500 285da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_CONFLICT PPC_BIT(0) 286da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_FULL PPC_BIT(8) 287da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_BLOCK_ID PPC_BITMASK(28, 31) 288da71b7e3SCédric Le Goater #define VC_ENDC_WATCH_INDEX PPC_BITMASK(40, 63) 289da71b7e3SCédric Le Goater 290da71b7e3SCédric Le Goater /* ENDC cache watch data 0 */ 291da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA0 0x1A4 292da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA1 0x1A5 293da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA2 0x1A6 294da71b7e3SCédric Le Goater #define X_VC_ENDC_WATCH0_DATA3 0x1A7 295da71b7e3SCédric Le Goater 296da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA0 0x520 297da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA1 0x528 298da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA2 0x530 299da71b7e3SCédric Le Goater #define VC_ENDC_WATCH0_DATA3 0x538 300da71b7e3SCédric Le Goater 301da71b7e3SCédric Le Goater /* 302da71b7e3SCédric Le Goater * PC LSB1 303da71b7e3SCédric Le Goater */ 304da71b7e3SCédric Le Goater 305da71b7e3SCédric Le Goater /* VSD table address register */ 306da71b7e3SCédric Le Goater #define X_PC_VSD_TABLE_ADDR 0x200 307da71b7e3SCédric Le Goater #define PC_VSD_TABLE_ADDR 0x000 308da71b7e3SCédric Le Goater #define PC_VSD_TABLE_AUTOINC PPC_BIT(0) 309da71b7e3SCédric Le Goater #define PC_VSD_TABLE_SELECT PPC_BITMASK(12, 15) 310da71b7e3SCédric Le Goater #define PC_VSD_TABLE_ADDRESS PPC_BITMASK(28, 31) 311da71b7e3SCédric Le Goater 312da71b7e3SCédric Le Goater /* VSD table data register */ 313da71b7e3SCédric Le Goater #define X_PC_VSD_TABLE_DATA 0x201 314da71b7e3SCédric Le Goater #define PC_VSD_TABLE_DATA 0x008 315da71b7e3SCédric Le Goater 316da71b7e3SCédric Le Goater /* AT indirect kill register */ 317da71b7e3SCédric Le Goater #define X_PC_AT_KILL 0x202 318da71b7e3SCédric Le Goater #define PC_AT_KILL 0x010 319da71b7e3SCédric Le Goater #define PC_AT_KILL_VALID PPC_BIT(0) 320da71b7e3SCédric Le Goater #define PC_AT_KILL_VSD_TYPE PPC_BITMASK(24, 27) 321da71b7e3SCédric Le Goater /* Only NVP, NVG, NVC */ 322da71b7e3SCédric Le Goater #define PC_AT_KILL_BLOCK_ID PPC_BITMASK(28, 31) 323da71b7e3SCédric Le Goater #define PC_AT_KILL_OFFSET PPC_BITMASK(48, 60) 324da71b7e3SCédric Le Goater 325da71b7e3SCédric Le Goater /* AT indirect kill mask register */ 326da71b7e3SCédric Le Goater #define X_PC_AT_KILL_MASK 0x203 327da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK 0x018 328da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_VSD_TYPE PPC_BITMASK(24, 27) 329da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_BLOCK_ID PPC_BITMASK(28, 31) 330da71b7e3SCédric Le Goater #define PC_AT_KILL_MASK_OFFSET PPC_BITMASK(48, 60) 331da71b7e3SCédric Le Goater 332da71b7e3SCédric Le Goater /* 333da71b7e3SCédric Le Goater * PC LSB2 334da71b7e3SCédric Le Goater */ 335da71b7e3SCédric Le Goater 336da71b7e3SCédric Le Goater /* NxC Cache flush control */ 337da71b7e3SCédric Le Goater #define X_PC_NXC_FLUSH_CTRL 0x280 338da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL 0x400 339da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_POLL_VALID PPC_BIT(0) 340da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_WANT_CACHE_DISABLE PPC_BIT(2) 341da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_WANT_INVALIDATE PPC_BIT(3) 342da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_CTRL_INJECT_INVALIDATE PPC_BIT(7) 343da71b7e3SCédric Le Goater 344da71b7e3SCédric Le Goater /* NxC Cache flush poll */ 345da71b7e3SCédric Le Goater #define X_PC_NXC_FLUSH_POLL 0x281 346da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL 0x408 347da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE PPC_BITMASK(2, 3) 348da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVP 0 349da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVG 2 350da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_NVC 3 351da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_BLOCK_ID PPC_BITMASK(4, 7) 352da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_OFFSET PPC_BITMASK(8, 31) /* 24-bit */ 353da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_NXC_TYPE_MASK PPC_BITMASK(34, 35) /* 0: Ign */ 354da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_BLOCK_ID_MASK PPC_BITMASK(36, 39) 355da71b7e3SCédric Le Goater #define PC_NXC_FLUSH_POLL_OFFSET_MASK PPC_BITMASK(40, 63) /* 24-bit */ 356da71b7e3SCédric Le Goater 357da71b7e3SCédric Le Goater /* NxC Cache Watch 0 Specification */ 358da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_SPEC 0x2A0 359da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_SPEC 0x500 360da71b7e3SCédric Le Goater #define PC_NXC_WATCH_CONFLICT PPC_BIT(0) 361da71b7e3SCédric Le Goater #define PC_NXC_WATCH_FULL PPC_BIT(8) 362da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_TYPE PPC_BITMASK(26, 27) 363da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVP 0 364da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVG 2 365da71b7e3SCédric Le Goater #define PC_NXC_WATCH_NXC_NVC 3 366da71b7e3SCédric Le Goater #define PC_NXC_WATCH_BLOCK_ID PPC_BITMASK(28, 31) 367da71b7e3SCédric Le Goater #define PC_NXC_WATCH_INDEX PPC_BITMASK(40, 63) 368da71b7e3SCédric Le Goater 369da71b7e3SCédric Le Goater /* NxC Cache Watch 0 Data */ 370da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA0 0x2A4 371da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA1 0x2A5 372da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA2 0x2A6 373da71b7e3SCédric Le Goater #define X_PC_NXC_WATCH0_DATA3 0x2A7 374da71b7e3SCédric Le Goater 375da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA0 0x520 376da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA1 0x528 377da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA2 0x530 378da71b7e3SCédric Le Goater #define PC_NXC_WATCH0_DATA3 0x538 379da71b7e3SCédric Le Goater 380da71b7e3SCédric Le Goater /* 381da71b7e3SCédric Le Goater * TCTXT Registers 382da71b7e3SCédric Le Goater */ 383da71b7e3SCédric Le Goater 384da71b7e3SCédric Le Goater /* Physical Thread Enable0 register */ 385da71b7e3SCédric Le Goater #define X_TCTXT_EN0 0x300 386da71b7e3SCédric Le Goater #define TCTXT_EN0 0x000 387da71b7e3SCédric Le Goater 388da71b7e3SCédric Le Goater /* Physical Thread Enable0 Set register */ 389da71b7e3SCédric Le Goater #define X_TCTXT_EN0_SET 0x302 390da71b7e3SCédric Le Goater #define TCTXT_EN0_SET 0x010 391da71b7e3SCédric Le Goater 392da71b7e3SCédric Le Goater /* Physical Thread Enable0 Reset register */ 393da71b7e3SCédric Le Goater #define X_TCTXT_EN0_RESET 0x303 394da71b7e3SCédric Le Goater #define TCTXT_EN0_RESET 0x018 395da71b7e3SCédric Le Goater 396da71b7e3SCédric Le Goater /* Physical Thread Enable1 register */ 397da71b7e3SCédric Le Goater #define X_TCTXT_EN1 0x304 398da71b7e3SCédric Le Goater #define TCTXT_EN1 0x020 399da71b7e3SCédric Le Goater 400da71b7e3SCédric Le Goater /* Physical Thread Enable1 Set register */ 401da71b7e3SCédric Le Goater #define X_TCTXT_EN1_SET 0x306 402da71b7e3SCédric Le Goater #define TCTXT_EN1_SET 0x030 403da71b7e3SCédric Le Goater 404da71b7e3SCédric Le Goater /* Physical Thread Enable1 Reset register */ 405da71b7e3SCédric Le Goater #define X_TCTXT_EN1_RESET 0x307 406da71b7e3SCédric Le Goater #define TCTXT_EN1_RESET 0x038 407da71b7e3SCédric Le Goater 408da71b7e3SCédric Le Goater /* 409da71b7e3SCédric Le Goater * VSD Tables 410da71b7e3SCédric Le Goater */ 411da71b7e3SCédric Le Goater #define VST_ESB 0 412da71b7e3SCédric Le Goater #define VST_EAS 1 /* No used by PC */ 413da71b7e3SCédric Le Goater #define VST_END 2 414da71b7e3SCédric Le Goater #define VST_NVP 3 415da71b7e3SCédric Le Goater #define VST_NVG 4 416da71b7e3SCédric Le Goater #define VST_NVC 5 417da71b7e3SCédric Le Goater #define VST_IC 6 /* No used by PC */ 418da71b7e3SCédric Le Goater #define VST_SYNC 7 419da71b7e3SCédric Le Goater #define VST_ERQ 8 /* No used by PC */ 420da71b7e3SCédric Le Goater 421da71b7e3SCédric Le Goater /* 422da71b7e3SCédric Le Goater * Bits in a VSD entry. 423da71b7e3SCédric Le Goater * 424da71b7e3SCédric Le Goater * Note: the address is naturally aligned, we don't use a PPC_BITMASK, 425da71b7e3SCédric Le Goater * but just a mask to apply to the address before OR'ing it in. 426da71b7e3SCédric Le Goater * 427da71b7e3SCédric Le Goater * Note: VSD_FIRMWARE is a SW bit ! It hijacks an unused bit in the 428da71b7e3SCédric Le Goater * VSD and is only meant to be used in indirect mode ! 429da71b7e3SCédric Le Goater */ 430da71b7e3SCédric Le Goater #define VSD_MODE PPC_BITMASK(0, 1) 431da71b7e3SCédric Le Goater #define VSD_MODE_SHARED 1 432da71b7e3SCédric Le Goater #define VSD_MODE_EXCLUSIVE 2 433da71b7e3SCédric Le Goater #define VSD_MODE_FORWARD 3 434da71b7e3SCédric Le Goater #define VSD_FIRMWARE PPC_BIT(2) /* Read warning */ 435da71b7e3SCédric Le Goater #define VSD_FIRMWARE2 PPC_BIT(3) /* unused */ 436da71b7e3SCédric Le Goater #define VSD_RESERVED PPC_BITMASK(4, 7) /* P10 reserved */ 437da71b7e3SCédric Le Goater #define VSD_ADDRESS_MASK 0x00fffffffffff000ull 438da71b7e3SCédric Le Goater #define VSD_MIGRATION_REG PPC_BITMASK(52, 55) 439da71b7e3SCédric Le Goater #define VSD_INDIRECT PPC_BIT(56) 440da71b7e3SCédric Le Goater #define VSD_TSIZE PPC_BITMASK(59, 63) 441da71b7e3SCédric Le Goater 442da71b7e3SCédric Le Goater #endif /* PPC_PNV_XIVE2_REGS_H */ 443