1*25b08c4dSWarner Losh /* 2*25b08c4dSWarner Losh * Riscv64 general target stuff that's common to all aarch details 3*25b08c4dSWarner Losh * 4*25b08c4dSWarner Losh * Copyright (c) 2022 M. Warner Losh <imp@bsdimp.com> 5*25b08c4dSWarner Losh * 6*25b08c4dSWarner Losh * SPDX-License-Identifier: GPL-2.0-or-later 7*25b08c4dSWarner Losh */ 8*25b08c4dSWarner Losh 9*25b08c4dSWarner Losh #ifndef TARGET_H 10*25b08c4dSWarner Losh #define TARGET_H 11*25b08c4dSWarner Losh 12*25b08c4dSWarner Losh /* 13*25b08c4dSWarner Losh * riscv64 ABI does not 'lump' the registers for 64-bit args. 14*25b08c4dSWarner Losh */ regpairs_aligned(void * cpu_env)15*25b08c4dSWarner Loshstatic inline bool regpairs_aligned(void *cpu_env) 16*25b08c4dSWarner Losh { 17*25b08c4dSWarner Losh return false; 18*25b08c4dSWarner Losh } 19*25b08c4dSWarner Losh 20*25b08c4dSWarner Losh #endif /* TARGET_H */ 21