1d84881e0SYingkun Meng /* SPDX-License-Identifier: GPL-2.0 */
2d84881e0SYingkun Meng /*
3d84881e0SYingkun Meng  * ALSA I2S interface for the Loongson platform
4d84881e0SYingkun Meng  *
5d84881e0SYingkun Meng  * Copyright (C) 2023 Loongson Technology Corporation Limited
6d84881e0SYingkun Meng  * Author: Yingkun Meng <mengyingkun@loongson.cn>
7d84881e0SYingkun Meng  */
8d84881e0SYingkun Meng 
9d84881e0SYingkun Meng #ifndef _LOONGSON_I2S_H
10d84881e0SYingkun Meng #define _LOONGSON_I2S_H
11d84881e0SYingkun Meng 
12d84881e0SYingkun Meng #include <linux/regmap.h>
13d84881e0SYingkun Meng #include <sound/dmaengine_pcm.h>
14d84881e0SYingkun Meng 
15d84881e0SYingkun Meng /* I2S Common Registers */
16d84881e0SYingkun Meng #define LS_I2S_VER	0x00 /* I2S Version */
17d84881e0SYingkun Meng #define LS_I2S_CFG	0x04 /* I2S Config */
18d84881e0SYingkun Meng #define LS_I2S_CTRL	0x08 /* I2S Control */
19d84881e0SYingkun Meng #define LS_I2S_RX_DATA	0x0C /* I2S DMA RX Address */
20d84881e0SYingkun Meng #define LS_I2S_TX_DATA	0x10 /* I2S DMA TX Address */
21d84881e0SYingkun Meng 
22d84881e0SYingkun Meng /* 2K2000 I2S Specify Registers */
23d84881e0SYingkun Meng #define LS_I2S_CFG1	0x14 /* I2S Config1 */
24d84881e0SYingkun Meng 
25d84881e0SYingkun Meng /* 7A2000 I2S Specify Registers */
26d84881e0SYingkun Meng #define LS_I2S_TX_ORDER	0x100 /* TX DMA Order */
27d84881e0SYingkun Meng #define LS_I2S_RX_ORDER 0x110 /* RX DMA Order */
28d84881e0SYingkun Meng 
29d84881e0SYingkun Meng /* Loongson I2S Control Register */
30d84881e0SYingkun Meng #define I2S_CTRL_MCLK_READY	(1 << 16) /* MCLK ready */
31d84881e0SYingkun Meng #define I2S_CTRL_MASTER		(1 << 15) /* Master mode */
32d84881e0SYingkun Meng #define I2S_CTRL_MSB		(1 << 14) /* MSB bit order */
33d84881e0SYingkun Meng #define I2S_CTRL_RX_EN		(1 << 13) /* RX enable */
34d84881e0SYingkun Meng #define I2S_CTRL_TX_EN		(1 << 12) /* TX enable */
35d84881e0SYingkun Meng #define I2S_CTRL_RX_DMA_EN	(1 << 11) /* DMA RX enable */
36d84881e0SYingkun Meng #define I2S_CTRL_CLK_READY	(1 << 8)  /* BCLK ready */
37d84881e0SYingkun Meng #define I2S_CTRL_TX_DMA_EN	(1 << 7)  /* DMA TX enable */
38d84881e0SYingkun Meng #define I2S_CTRL_RESET		(1 << 4)  /* Controller soft reset */
39d84881e0SYingkun Meng #define I2S_CTRL_MCLK_EN	(1 << 3)  /* Enable MCLK */
40d84881e0SYingkun Meng #define I2S_CTRL_RX_INT_EN	(1 << 1)  /* RX interrupt enable */
41d84881e0SYingkun Meng #define I2S_CTRL_TX_INT_EN	(1 << 0)  /* TX interrupt enable */
42d84881e0SYingkun Meng 
43d84881e0SYingkun Meng #define LS_I2S_DRVNAME		"loongson-i2s"
44d84881e0SYingkun Meng 
45d84881e0SYingkun Meng struct loongson_dma_data {
46d84881e0SYingkun Meng 	dma_addr_t dev_addr;		/* device physical address for DMA */
47d84881e0SYingkun Meng 	void __iomem *order_addr;	/* DMA order register */
48*1650e8a8SYingKun Meng 	int irq;			/* DMA irq */
49d84881e0SYingkun Meng };
50d84881e0SYingkun Meng 
51d84881e0SYingkun Meng struct loongson_i2s {
52d84881e0SYingkun Meng 	struct device *dev;
53d84881e0SYingkun Meng 	union {
54d84881e0SYingkun Meng 		struct snd_dmaengine_dai_dma_data playback_dma_data;
55d84881e0SYingkun Meng 		struct loongson_dma_data tx_dma_data;
56d84881e0SYingkun Meng 	};
57d84881e0SYingkun Meng 	union {
58d84881e0SYingkun Meng 		struct snd_dmaengine_dai_dma_data capture_dma_data;
59d84881e0SYingkun Meng 		struct loongson_dma_data rx_dma_data;
60d84881e0SYingkun Meng 	};
61d84881e0SYingkun Meng 	struct regmap *regmap;
62d84881e0SYingkun Meng 	void __iomem *reg_base;
63d84881e0SYingkun Meng 	u32 rev_id;
64d84881e0SYingkun Meng 	u32 clk_rate;
65d84881e0SYingkun Meng 	u32 sysclk;
66d84881e0SYingkun Meng };
67d84881e0SYingkun Meng 
68d84881e0SYingkun Meng extern const struct dev_pm_ops loongson_i2s_pm;
69d84881e0SYingkun Meng extern struct snd_soc_dai_driver loongson_i2s_dai;
70d84881e0SYingkun Meng 
71d84881e0SYingkun Meng #endif
72