1 /* SPDX-License-Identifier: GPL-2.0 2 * 3 * cs35l41.h -- CS35L41 ALSA SoC audio driver 4 * 5 * Copyright 2017-2021 Cirrus Logic, Inc. 6 * 7 * Author: David Rhodes <david.rhodes@cirrus.com> 8 */ 9 10 #ifndef __CS35L41_H__ 11 #define __CS35L41_H__ 12 13 #include <linux/gpio/consumer.h> 14 #include <linux/regmap.h> 15 #include <linux/regulator/consumer.h> 16 #include <linux/firmware.h> 17 #include <sound/core.h> 18 #include <sound/cs35l41.h> 19 20 #include "wm_adsp.h" 21 22 #define CS35L41_FIRSTREG 0x00000000 23 #define CS35L41_LASTREG 0x03804FE8 24 #define CS35L41_DEVID 0x00000000 25 #define CS35L41_REVID 0x00000004 26 #define CS35L41_FABID 0x00000008 27 #define CS35L41_RELID 0x0000000C 28 #define CS35L41_OTPID 0x00000010 29 #define CS35L41_SFT_RESET 0x00000020 30 #define CS35L41_TEST_KEY_CTL 0x00000040 31 #define CS35L41_USER_KEY_CTL 0x00000044 32 #define CS35L41_OTP_MEM0 0x00000400 33 #define CS35L41_OTP_MEM31 0x0000047C 34 #define CS35L41_OTP_CTRL0 0x00000500 35 #define CS35L41_OTP_CTRL1 0x00000504 36 #define CS35L41_OTP_CTRL3 0x00000508 37 #define CS35L41_OTP_CTRL4 0x0000050C 38 #define CS35L41_OTP_CTRL5 0x00000510 39 #define CS35L41_OTP_CTRL6 0x00000514 40 #define CS35L41_OTP_CTRL7 0x00000518 41 #define CS35L41_OTP_CTRL8 0x0000051C 42 #define CS35L41_PWR_CTRL1 0x00002014 43 #define CS35L41_PWR_CTRL2 0x00002018 44 #define CS35L41_PWR_CTRL3 0x0000201C 45 #define CS35L41_CTRL_OVRRIDE 0x00002020 46 #define CS35L41_AMP_OUT_MUTE 0x00002024 47 #define CS35L41_PROTECT_REL_ERR_IGN 0x00002034 48 #define CS35L41_GPIO_PAD_CONTROL 0x0000242C 49 #define CS35L41_JTAG_CONTROL 0x00002438 50 #define CS35L41_PLL_CLK_CTRL 0x00002C04 51 #define CS35L41_DSP_CLK_CTRL 0x00002C08 52 #define CS35L41_GLOBAL_CLK_CTRL 0x00002C0C 53 #define CS35L41_DATA_FS_SEL 0x00002C10 54 #define CS35L41_TST_FS_MON0 0x00002D10 55 #define CS35L41_MDSYNC_EN 0x00003400 56 #define CS35L41_MDSYNC_TX_ID 0x00003408 57 #define CS35L41_MDSYNC_PWR_CTRL 0x0000340C 58 #define CS35L41_MDSYNC_DATA_TX 0x00003410 59 #define CS35L41_MDSYNC_TX_STATUS 0x00003414 60 #define CS35L41_MDSYNC_DATA_RX 0x0000341C 61 #define CS35L41_MDSYNC_RX_STATUS 0x00003420 62 #define CS35L41_MDSYNC_ERR_STATUS 0x00003424 63 #define CS35L41_MDSYNC_SYNC_PTE2 0x00003528 64 #define CS35L41_MDSYNC_SYNC_PTE3 0x0000352C 65 #define CS35L41_MDSYNC_SYNC_MSM_STATUS 0x0000353C 66 #define CS35L41_BSTCVRT_VCTRL1 0x00003800 67 #define CS35L41_BSTCVRT_VCTRL2 0x00003804 68 #define CS35L41_BSTCVRT_PEAK_CUR 0x00003808 69 #define CS35L41_BSTCVRT_SFT_RAMP 0x0000380C 70 #define CS35L41_BSTCVRT_COEFF 0x00003810 71 #define CS35L41_BSTCVRT_SLOPE_LBST 0x00003814 72 #define CS35L41_BSTCVRT_SW_FREQ 0x00003818 73 #define CS35L41_BSTCVRT_DCM_CTRL 0x0000381C 74 #define CS35L41_BSTCVRT_DCM_MODE_FORCE 0x00003820 75 #define CS35L41_BSTCVRT_OVERVOLT_CTRL 0x00003830 76 #define CS35L41_VI_VOL_POL 0x00004000 77 #define CS35L41_VIMON_SPKMON_RESYNC 0x00004100 78 #define CS35L41_DTEMP_WARN_THLD 0x00004220 79 #define CS35L41_DTEMP_CFG 0x00004224 80 #define CS35L41_DTEMP_EN 0x00004308 81 #define CS35L41_VPVBST_FS_SEL 0x00004400 82 #define CS35L41_SP_ENABLES 0x00004800 83 #define CS35L41_SP_RATE_CTRL 0x00004804 84 #define CS35L41_SP_FORMAT 0x00004808 85 #define CS35L41_SP_HIZ_CTRL 0x0000480C 86 #define CS35L41_SP_FRAME_TX_SLOT 0x00004810 87 #define CS35L41_SP_FRAME_RX_SLOT 0x00004820 88 #define CS35L41_SP_TX_WL 0x00004830 89 #define CS35L41_SP_RX_WL 0x00004840 90 #define CS35L41_ASP_CONTROL4 0x00004854 91 #define CS35L41_DAC_PCM1_SRC 0x00004C00 92 #define CS35L41_ASP_TX1_SRC 0x00004C20 93 #define CS35L41_ASP_TX2_SRC 0x00004C24 94 #define CS35L41_ASP_TX3_SRC 0x00004C28 95 #define CS35L41_ASP_TX4_SRC 0x00004C2C 96 #define CS35L41_DSP1_RX1_SRC 0x00004C40 97 #define CS35L41_DSP1_RX2_SRC 0x00004C44 98 #define CS35L41_DSP1_RX3_SRC 0x00004C48 99 #define CS35L41_DSP1_RX4_SRC 0x00004C4C 100 #define CS35L41_DSP1_RX5_SRC 0x00004C50 101 #define CS35L41_DSP1_RX6_SRC 0x00004C54 102 #define CS35L41_DSP1_RX7_SRC 0x00004C58 103 #define CS35L41_DSP1_RX8_SRC 0x00004C5C 104 #define CS35L41_NGATE1_SRC 0x00004C60 105 #define CS35L41_NGATE2_SRC 0x00004C64 106 #define CS35L41_AMP_DIG_VOL_CTRL 0x00006000 107 #define CS35L41_VPBR_CFG 0x00006404 108 #define CS35L41_VBBR_CFG 0x00006408 109 #define CS35L41_VPBR_STATUS 0x0000640C 110 #define CS35L41_VBBR_STATUS 0x00006410 111 #define CS35L41_OVERTEMP_CFG 0x00006414 112 #define CS35L41_AMP_ERR_VOL 0x00006418 113 #define CS35L41_VOL_STATUS_TO_DSP 0x00006450 114 #define CS35L41_CLASSH_CFG 0x00006800 115 #define CS35L41_WKFET_CFG 0x00006804 116 #define CS35L41_NG_CFG 0x00006808 117 #define CS35L41_AMP_GAIN_CTRL 0x00006C04 118 #define CS35L41_DAC_MSM_CFG 0x00007400 119 #define CS35L41_IRQ1_CFG 0x00010000 120 #define CS35L41_IRQ1_STATUS 0x00010004 121 #define CS35L41_IRQ1_STATUS1 0x00010010 122 #define CS35L41_IRQ1_STATUS2 0x00010014 123 #define CS35L41_IRQ1_STATUS3 0x00010018 124 #define CS35L41_IRQ1_STATUS4 0x0001001C 125 #define CS35L41_IRQ1_RAW_STATUS1 0x00010090 126 #define CS35L41_IRQ1_RAW_STATUS2 0x00010094 127 #define CS35L41_IRQ1_RAW_STATUS3 0x00010098 128 #define CS35L41_IRQ1_RAW_STATUS4 0x0001009C 129 #define CS35L41_IRQ1_MASK1 0x00010110 130 #define CS35L41_IRQ1_MASK2 0x00010114 131 #define CS35L41_IRQ1_MASK3 0x00010118 132 #define CS35L41_IRQ1_MASK4 0x0001011C 133 #define CS35L41_IRQ1_FRC1 0x00010190 134 #define CS35L41_IRQ1_FRC2 0x00010194 135 #define CS35L41_IRQ1_FRC3 0x00010198 136 #define CS35L41_IRQ1_FRC4 0x0001019C 137 #define CS35L41_IRQ1_EDGE1 0x00010210 138 #define CS35L41_IRQ1_EDGE4 0x0001021C 139 #define CS35L41_IRQ1_POL1 0x00010290 140 #define CS35L41_IRQ1_POL2 0x00010294 141 #define CS35L41_IRQ1_POL3 0x00010298 142 #define CS35L41_IRQ1_POL4 0x0001029C 143 #define CS35L41_IRQ1_DB3 0x00010318 144 #define CS35L41_IRQ2_CFG 0x00010800 145 #define CS35L41_IRQ2_STATUS 0x00010804 146 #define CS35L41_IRQ2_STATUS1 0x00010810 147 #define CS35L41_IRQ2_STATUS2 0x00010814 148 #define CS35L41_IRQ2_STATUS3 0x00010818 149 #define CS35L41_IRQ2_STATUS4 0x0001081C 150 #define CS35L41_IRQ2_RAW_STATUS1 0x00010890 151 #define CS35L41_IRQ2_RAW_STATUS2 0x00010894 152 #define CS35L41_IRQ2_RAW_STATUS3 0x00010898 153 #define CS35L41_IRQ2_RAW_STATUS4 0x0001089C 154 #define CS35L41_IRQ2_MASK1 0x00010910 155 #define CS35L41_IRQ2_MASK2 0x00010914 156 #define CS35L41_IRQ2_MASK3 0x00010918 157 #define CS35L41_IRQ2_MASK4 0x0001091C 158 #define CS35L41_IRQ2_FRC1 0x00010990 159 #define CS35L41_IRQ2_FRC2 0x00010994 160 #define CS35L41_IRQ2_FRC3 0x00010998 161 #define CS35L41_IRQ2_FRC4 0x0001099C 162 #define CS35L41_IRQ2_EDGE1 0x00010A10 163 #define CS35L41_IRQ2_EDGE4 0x00010A1C 164 #define CS35L41_IRQ2_POL1 0x00010A90 165 #define CS35L41_IRQ2_POL2 0x00010A94 166 #define CS35L41_IRQ2_POL3 0x00010A98 167 #define CS35L41_IRQ2_POL4 0x00010A9C 168 #define CS35L41_IRQ2_DB3 0x00010B18 169 #define CS35L41_GPIO_STATUS1 0x00011000 170 #define CS35L41_GPIO1_CTRL1 0x00011008 171 #define CS35L41_GPIO2_CTRL1 0x0001100C 172 #define CS35L41_MIXER_NGATE_CFG 0x00012000 173 #define CS35L41_MIXER_NGATE_CH1_CFG 0x00012004 174 #define CS35L41_MIXER_NGATE_CH2_CFG 0x00012008 175 #define CS35L41_DSP_MBOX_1 0x00013000 176 #define CS35L41_DSP_MBOX_2 0x00013004 177 #define CS35L41_DSP_MBOX_3 0x00013008 178 #define CS35L41_DSP_MBOX_4 0x0001300C 179 #define CS35L41_DSP_MBOX_5 0x00013010 180 #define CS35L41_DSP_MBOX_6 0x00013014 181 #define CS35L41_DSP_MBOX_7 0x00013018 182 #define CS35L41_DSP_MBOX_8 0x0001301C 183 #define CS35L41_DSP_VIRT1_MBOX_1 0x00013020 184 #define CS35L41_DSP_VIRT1_MBOX_2 0x00013024 185 #define CS35L41_DSP_VIRT1_MBOX_3 0x00013028 186 #define CS35L41_DSP_VIRT1_MBOX_4 0x0001302C 187 #define CS35L41_DSP_VIRT1_MBOX_5 0x00013030 188 #define CS35L41_DSP_VIRT1_MBOX_6 0x00013034 189 #define CS35L41_DSP_VIRT1_MBOX_7 0x00013038 190 #define CS35L41_DSP_VIRT1_MBOX_8 0x0001303C 191 #define CS35L41_DSP_VIRT2_MBOX_1 0x00013040 192 #define CS35L41_DSP_VIRT2_MBOX_2 0x00013044 193 #define CS35L41_DSP_VIRT2_MBOX_3 0x00013048 194 #define CS35L41_DSP_VIRT2_MBOX_4 0x0001304C 195 #define CS35L41_DSP_VIRT2_MBOX_5 0x00013050 196 #define CS35L41_DSP_VIRT2_MBOX_6 0x00013054 197 #define CS35L41_DSP_VIRT2_MBOX_7 0x00013058 198 #define CS35L41_DSP_VIRT2_MBOX_8 0x0001305C 199 #define CS35L41_CLOCK_DETECT_1 0x00014000 200 #define CS35L41_TIMER1_CONTROL 0x00015000 201 #define CS35L41_TIMER1_COUNT_PRESET 0x00015004 202 #define CS35L41_TIMER1_START_STOP 0x0001500C 203 #define CS35L41_TIMER1_STATUS 0x00015010 204 #define CS35L41_TIMER1_COUNT_READBACK 0x00015014 205 #define CS35L41_TIMER1_DSP_CLK_CFG 0x00015018 206 #define CS35L41_TIMER1_DSP_CLK_STATUS 0x0001501C 207 #define CS35L41_TIMER2_CONTROL 0x00015100 208 #define CS35L41_TIMER2_COUNT_PRESET 0x00015104 209 #define CS35L41_TIMER2_START_STOP 0x0001510C 210 #define CS35L41_TIMER2_STATUS 0x00015110 211 #define CS35L41_TIMER2_COUNT_READBACK 0x00015114 212 #define CS35L41_TIMER2_DSP_CLK_CFG 0x00015118 213 #define CS35L41_TIMER2_DSP_CLK_STATUS 0x0001511C 214 #define CS35L41_DFT_JTAG_CONTROL 0x00016000 215 #define CS35L41_DIE_STS1 0x00017040 216 #define CS35L41_DIE_STS2 0x00017044 217 #define CS35L41_TEMP_CAL1 0x00017048 218 #define CS35L41_TEMP_CAL2 0x0001704C 219 #define CS35L41_DSP1_XMEM_PACK_0 0x02000000 220 #define CS35L41_DSP1_XMEM_PACK_3068 0x02002FF0 221 #define CS35L41_DSP1_XMEM_UNPACK32_0 0x02400000 222 #define CS35L41_DSP1_XMEM_UNPACK32_2046 0x02401FF8 223 #define CS35L41_DSP1_TIMESTAMP_COUNT 0x025C0800 224 #define CS35L41_DSP1_SYS_ID 0x025E0000 225 #define CS35L41_DSP1_SYS_VERSION 0x025E0004 226 #define CS35L41_DSP1_SYS_CORE_ID 0x025E0008 227 #define CS35L41_DSP1_SYS_AHB_ADDR 0x025E000C 228 #define CS35L41_DSP1_SYS_XSRAM_SIZE 0x025E0010 229 #define CS35L41_DSP1_SYS_YSRAM_SIZE 0x025E0018 230 #define CS35L41_DSP1_SYS_PSRAM_SIZE 0x025E0020 231 #define CS35L41_DSP1_SYS_PM_BOOT_SIZE 0x025E0028 232 #define CS35L41_DSP1_SYS_FEATURES 0x025E002C 233 #define CS35L41_DSP1_SYS_FIR_FILTERS 0x025E0030 234 #define CS35L41_DSP1_SYS_LMS_FILTERS 0x025E0034 235 #define CS35L41_DSP1_SYS_XM_BANK_SIZE 0x025E0038 236 #define CS35L41_DSP1_SYS_YM_BANK_SIZE 0x025E003C 237 #define CS35L41_DSP1_SYS_PM_BANK_SIZE 0x025E0040 238 #define CS35L41_DSP1_AHBM_WIN0_CTRL0 0x025E2000 239 #define CS35L41_DSP1_AHBM_WIN0_CTRL1 0x025E2004 240 #define CS35L41_DSP1_AHBM_WIN1_CTRL0 0x025E2008 241 #define CS35L41_DSP1_AHBM_WIN1_CTRL1 0x025E200C 242 #define CS35L41_DSP1_AHBM_WIN2_CTRL0 0x025E2010 243 #define CS35L41_DSP1_AHBM_WIN2_CTRL1 0x025E2014 244 #define CS35L41_DSP1_AHBM_WIN3_CTRL0 0x025E2018 245 #define CS35L41_DSP1_AHBM_WIN3_CTRL1 0x025E201C 246 #define CS35L41_DSP1_AHBM_WIN4_CTRL0 0x025E2020 247 #define CS35L41_DSP1_AHBM_WIN4_CTRL1 0x025E2024 248 #define CS35L41_DSP1_AHBM_WIN5_CTRL0 0x025E2028 249 #define CS35L41_DSP1_AHBM_WIN5_CTRL1 0x025E202C 250 #define CS35L41_DSP1_AHBM_WIN6_CTRL0 0x025E2030 251 #define CS35L41_DSP1_AHBM_WIN6_CTRL1 0x025E2034 252 #define CS35L41_DSP1_AHBM_WIN7_CTRL0 0x025E2038 253 #define CS35L41_DSP1_AHBM_WIN7_CTRL1 0x025E203C 254 #define CS35L41_DSP1_AHBM_WIN_DBG_CTRL0 0x025E2040 255 #define CS35L41_DSP1_AHBM_WIN_DBG_CTRL1 0x025E2044 256 #define CS35L41_DSP1_XMEM_UNPACK24_0 0x02800000 257 #define CS35L41_DSP1_XMEM_UNPACK24_4093 0x02803FF4 258 #define CS35L41_DSP1_CTRL_BASE 0x02B80000 259 #define CS35L41_DSP1_CORE_SOFT_RESET 0x02B80010 260 #define CS35L41_DSP1_DEBUG 0x02B80040 261 #define CS35L41_DSP1_TIMER_CTRL 0x02B80048 262 #define CS35L41_DSP1_STREAM_ARB_CTRL 0x02B80050 263 #define CS35L41_DSP1_RX1_RATE 0x02B80080 264 #define CS35L41_DSP1_RX2_RATE 0x02B80088 265 #define CS35L41_DSP1_RX3_RATE 0x02B80090 266 #define CS35L41_DSP1_RX4_RATE 0x02B80098 267 #define CS35L41_DSP1_RX5_RATE 0x02B800A0 268 #define CS35L41_DSP1_RX6_RATE 0x02B800A8 269 #define CS35L41_DSP1_RX7_RATE 0x02B800B0 270 #define CS35L41_DSP1_RX8_RATE 0x02B800B8 271 #define CS35L41_DSP1_TX1_RATE 0x02B80280 272 #define CS35L41_DSP1_TX2_RATE 0x02B80288 273 #define CS35L41_DSP1_TX3_RATE 0x02B80290 274 #define CS35L41_DSP1_TX4_RATE 0x02B80298 275 #define CS35L41_DSP1_TX5_RATE 0x02B802A0 276 #define CS35L41_DSP1_TX6_RATE 0x02B802A8 277 #define CS35L41_DSP1_TX7_RATE 0x02B802B0 278 #define CS35L41_DSP1_TX8_RATE 0x02B802B8 279 #define CS35L41_DSP1_NMI_CTRL1 0x02B80480 280 #define CS35L41_DSP1_NMI_CTRL2 0x02B80488 281 #define CS35L41_DSP1_NMI_CTRL3 0x02B80490 282 #define CS35L41_DSP1_NMI_CTRL4 0x02B80498 283 #define CS35L41_DSP1_NMI_CTRL5 0x02B804A0 284 #define CS35L41_DSP1_NMI_CTRL6 0x02B804A8 285 #define CS35L41_DSP1_NMI_CTRL7 0x02B804B0 286 #define CS35L41_DSP1_NMI_CTRL8 0x02B804B8 287 #define CS35L41_DSP1_RESUME_CTRL 0x02B80500 288 #define CS35L41_DSP1_IRQ1_CTRL 0x02B80508 289 #define CS35L41_DSP1_IRQ2_CTRL 0x02B80510 290 #define CS35L41_DSP1_IRQ3_CTRL 0x02B80518 291 #define CS35L41_DSP1_IRQ4_CTRL 0x02B80520 292 #define CS35L41_DSP1_IRQ5_CTRL 0x02B80528 293 #define CS35L41_DSP1_IRQ6_CTRL 0x02B80530 294 #define CS35L41_DSP1_IRQ7_CTRL 0x02B80538 295 #define CS35L41_DSP1_IRQ8_CTRL 0x02B80540 296 #define CS35L41_DSP1_IRQ9_CTRL 0x02B80548 297 #define CS35L41_DSP1_IRQ10_CTRL 0x02B80550 298 #define CS35L41_DSP1_IRQ11_CTRL 0x02B80558 299 #define CS35L41_DSP1_IRQ12_CTRL 0x02B80560 300 #define CS35L41_DSP1_IRQ13_CTRL 0x02B80568 301 #define CS35L41_DSP1_IRQ14_CTRL 0x02B80570 302 #define CS35L41_DSP1_IRQ15_CTRL 0x02B80578 303 #define CS35L41_DSP1_IRQ16_CTRL 0x02B80580 304 #define CS35L41_DSP1_IRQ17_CTRL 0x02B80588 305 #define CS35L41_DSP1_IRQ18_CTRL 0x02B80590 306 #define CS35L41_DSP1_IRQ19_CTRL 0x02B80598 307 #define CS35L41_DSP1_IRQ20_CTRL 0x02B805A0 308 #define CS35L41_DSP1_IRQ21_CTRL 0x02B805A8 309 #define CS35L41_DSP1_IRQ22_CTRL 0x02B805B0 310 #define CS35L41_DSP1_IRQ23_CTRL 0x02B805B8 311 #define CS35L41_DSP1_SCRATCH1 0x02B805C0 312 #define CS35L41_DSP1_SCRATCH2 0x02B805C8 313 #define CS35L41_DSP1_SCRATCH3 0x02B805D0 314 #define CS35L41_DSP1_SCRATCH4 0x02B805D8 315 #define CS35L41_DSP1_CCM_CORE_CTRL 0x02BC1000 316 #define CS35L41_DSP1_CCM_CLK_OVERRIDE 0x02BC1008 317 #define CS35L41_DSP1_XM_MSTR_EN 0x02BC2000 318 #define CS35L41_DSP1_XM_CORE_PRI 0x02BC2008 319 #define CS35L41_DSP1_XM_AHB_PACK_PL_PRI 0x02BC2010 320 #define CS35L41_DSP1_XM_AHB_UP_PL_PRI 0x02BC2018 321 #define CS35L41_DSP1_XM_ACCEL_PL0_PRI 0x02BC2020 322 #define CS35L41_DSP1_XM_NPL0_PRI 0x02BC2078 323 #define CS35L41_DSP1_YM_MSTR_EN 0x02BC20C0 324 #define CS35L41_DSP1_YM_CORE_PRI 0x02BC20C8 325 #define CS35L41_DSP1_YM_AHB_PACK_PL_PRI 0x02BC20D0 326 #define CS35L41_DSP1_YM_AHB_UP_PL_PRI 0x02BC20D8 327 #define CS35L41_DSP1_YM_ACCEL_PL0_PRI 0x02BC20E0 328 #define CS35L41_DSP1_YM_NPL0_PRI 0x02BC2138 329 #define CS35L41_DSP1_PM_MSTR_EN 0x02BC2180 330 #define CS35L41_DSP1_PM_PATCH0_ADDR 0x02BC2188 331 #define CS35L41_DSP1_PM_PATCH0_EN 0x02BC218C 332 #define CS35L41_DSP1_PM_PATCH0_DATA_LO 0x02BC2190 333 #define CS35L41_DSP1_PM_PATCH0_DATA_HI 0x02BC2194 334 #define CS35L41_DSP1_PM_PATCH1_ADDR 0x02BC2198 335 #define CS35L41_DSP1_PM_PATCH1_EN 0x02BC219C 336 #define CS35L41_DSP1_PM_PATCH1_DATA_LO 0x02BC21A0 337 #define CS35L41_DSP1_PM_PATCH1_DATA_HI 0x02BC21A4 338 #define CS35L41_DSP1_PM_PATCH2_ADDR 0x02BC21A8 339 #define CS35L41_DSP1_PM_PATCH2_EN 0x02BC21AC 340 #define CS35L41_DSP1_PM_PATCH2_DATA_LO 0x02BC21B0 341 #define CS35L41_DSP1_PM_PATCH2_DATA_HI 0x02BC21B4 342 #define CS35L41_DSP1_PM_PATCH3_ADDR 0x02BC21B8 343 #define CS35L41_DSP1_PM_PATCH3_EN 0x02BC21BC 344 #define CS35L41_DSP1_PM_PATCH3_DATA_LO 0x02BC21C0 345 #define CS35L41_DSP1_PM_PATCH3_DATA_HI 0x02BC21C4 346 #define CS35L41_DSP1_PM_PATCH4_ADDR 0x02BC21C8 347 #define CS35L41_DSP1_PM_PATCH4_EN 0x02BC21CC 348 #define CS35L41_DSP1_PM_PATCH4_DATA_LO 0x02BC21D0 349 #define CS35L41_DSP1_PM_PATCH4_DATA_HI 0x02BC21D4 350 #define CS35L41_DSP1_PM_PATCH5_ADDR 0x02BC21D8 351 #define CS35L41_DSP1_PM_PATCH5_EN 0x02BC21DC 352 #define CS35L41_DSP1_PM_PATCH5_DATA_LO 0x02BC21E0 353 #define CS35L41_DSP1_PM_PATCH5_DATA_HI 0x02BC21E4 354 #define CS35L41_DSP1_PM_PATCH6_ADDR 0x02BC21E8 355 #define CS35L41_DSP1_PM_PATCH6_EN 0x02BC21EC 356 #define CS35L41_DSP1_PM_PATCH6_DATA_LO 0x02BC21F0 357 #define CS35L41_DSP1_PM_PATCH6_DATA_HI 0x02BC21F4 358 #define CS35L41_DSP1_PM_PATCH7_ADDR 0x02BC21F8 359 #define CS35L41_DSP1_PM_PATCH7_EN 0x02BC21FC 360 #define CS35L41_DSP1_PM_PATCH7_DATA_LO 0x02BC2200 361 #define CS35L41_DSP1_PM_PATCH7_DATA_HI 0x02BC2204 362 #define CS35L41_DSP1_MPU_XM_ACCESS0 0x02BC3000 363 #define CS35L41_DSP1_MPU_YM_ACCESS0 0x02BC3004 364 #define CS35L41_DSP1_MPU_WNDW_ACCESS0 0x02BC3008 365 #define CS35L41_DSP1_MPU_XREG_ACCESS0 0x02BC300C 366 #define CS35L41_DSP1_MPU_YREG_ACCESS0 0x02BC3014 367 #define CS35L41_DSP1_MPU_XM_ACCESS1 0x02BC3018 368 #define CS35L41_DSP1_MPU_YM_ACCESS1 0x02BC301C 369 #define CS35L41_DSP1_MPU_WNDW_ACCESS1 0x02BC3020 370 #define CS35L41_DSP1_MPU_XREG_ACCESS1 0x02BC3024 371 #define CS35L41_DSP1_MPU_YREG_ACCESS1 0x02BC302C 372 #define CS35L41_DSP1_MPU_XM_ACCESS2 0x02BC3030 373 #define CS35L41_DSP1_MPU_YM_ACCESS2 0x02BC3034 374 #define CS35L41_DSP1_MPU_WNDW_ACCESS2 0x02BC3038 375 #define CS35L41_DSP1_MPU_XREG_ACCESS2 0x02BC303C 376 #define CS35L41_DSP1_MPU_YREG_ACCESS2 0x02BC3044 377 #define CS35L41_DSP1_MPU_XM_ACCESS3 0x02BC3048 378 #define CS35L41_DSP1_MPU_YM_ACCESS3 0x02BC304C 379 #define CS35L41_DSP1_MPU_WNDW_ACCESS3 0x02BC3050 380 #define CS35L41_DSP1_MPU_XREG_ACCESS3 0x02BC3054 381 #define CS35L41_DSP1_MPU_YREG_ACCESS3 0x02BC305C 382 #define CS35L41_DSP1_MPU_XM_VIO_ADDR 0x02BC3100 383 #define CS35L41_DSP1_MPU_XM_VIO_STATUS 0x02BC3104 384 #define CS35L41_DSP1_MPU_YM_VIO_ADDR 0x02BC3108 385 #define CS35L41_DSP1_MPU_YM_VIO_STATUS 0x02BC310C 386 #define CS35L41_DSP1_MPU_PM_VIO_ADDR 0x02BC3110 387 #define CS35L41_DSP1_MPU_PM_VIO_STATUS 0x02BC3114 388 #define CS35L41_DSP1_MPU_LOCK_CONFIG 0x02BC3140 389 #define CS35L41_DSP1_MPU_WDT_RST_CTRL 0x02BC3180 390 #define CS35L41_DSP1_STRMARB_MSTR0_CFG0 0x02BC5000 391 #define CS35L41_DSP1_STRMARB_MSTR0_CFG1 0x02BC5004 392 #define CS35L41_DSP1_STRMARB_MSTR0_CFG2 0x02BC5008 393 #define CS35L41_DSP1_STRMARB_MSTR1_CFG0 0x02BC5010 394 #define CS35L41_DSP1_STRMARB_MSTR1_CFG1 0x02BC5014 395 #define CS35L41_DSP1_STRMARB_MSTR1_CFG2 0x02BC5018 396 #define CS35L41_DSP1_STRMARB_MSTR2_CFG0 0x02BC5020 397 #define CS35L41_DSP1_STRMARB_MSTR2_CFG1 0x02BC5024 398 #define CS35L41_DSP1_STRMARB_MSTR2_CFG2 0x02BC5028 399 #define CS35L41_DSP1_STRMARB_MSTR3_CFG0 0x02BC5030 400 #define CS35L41_DSP1_STRMARB_MSTR3_CFG1 0x02BC5034 401 #define CS35L41_DSP1_STRMARB_MSTR3_CFG2 0x02BC5038 402 #define CS35L41_DSP1_STRMARB_MSTR4_CFG0 0x02BC5040 403 #define CS35L41_DSP1_STRMARB_MSTR4_CFG1 0x02BC5044 404 #define CS35L41_DSP1_STRMARB_MSTR4_CFG2 0x02BC5048 405 #define CS35L41_DSP1_STRMARB_MSTR5_CFG0 0x02BC5050 406 #define CS35L41_DSP1_STRMARB_MSTR5_CFG1 0x02BC5054 407 #define CS35L41_DSP1_STRMARB_MSTR5_CFG2 0x02BC5058 408 #define CS35L41_DSP1_STRMARB_MSTR6_CFG0 0x02BC5060 409 #define CS35L41_DSP1_STRMARB_MSTR6_CFG1 0x02BC5064 410 #define CS35L41_DSP1_STRMARB_MSTR6_CFG2 0x02BC5068 411 #define CS35L41_DSP1_STRMARB_MSTR7_CFG0 0x02BC5070 412 #define CS35L41_DSP1_STRMARB_MSTR7_CFG1 0x02BC5074 413 #define CS35L41_DSP1_STRMARB_MSTR7_CFG2 0x02BC5078 414 #define CS35L41_DSP1_STRMARB_TX0_CFG0 0x02BC5200 415 #define CS35L41_DSP1_STRMARB_TX0_CFG1 0x02BC5204 416 #define CS35L41_DSP1_STRMARB_TX1_CFG0 0x02BC5208 417 #define CS35L41_DSP1_STRMARB_TX1_CFG1 0x02BC520C 418 #define CS35L41_DSP1_STRMARB_TX2_CFG0 0x02BC5210 419 #define CS35L41_DSP1_STRMARB_TX2_CFG1 0x02BC5214 420 #define CS35L41_DSP1_STRMARB_TX3_CFG0 0x02BC5218 421 #define CS35L41_DSP1_STRMARB_TX3_CFG1 0x02BC521C 422 #define CS35L41_DSP1_STRMARB_TX4_CFG0 0x02BC5220 423 #define CS35L41_DSP1_STRMARB_TX4_CFG1 0x02BC5224 424 #define CS35L41_DSP1_STRMARB_TX5_CFG0 0x02BC5228 425 #define CS35L41_DSP1_STRMARB_TX5_CFG1 0x02BC522C 426 #define CS35L41_DSP1_STRMARB_TX6_CFG0 0x02BC5230 427 #define CS35L41_DSP1_STRMARB_TX6_CFG1 0x02BC5234 428 #define CS35L41_DSP1_STRMARB_TX7_CFG0 0x02BC5238 429 #define CS35L41_DSP1_STRMARB_TX7_CFG1 0x02BC523C 430 #define CS35L41_DSP1_STRMARB_RX0_CFG0 0x02BC5400 431 #define CS35L41_DSP1_STRMARB_RX0_CFG1 0x02BC5404 432 #define CS35L41_DSP1_STRMARB_RX1_CFG0 0x02BC5408 433 #define CS35L41_DSP1_STRMARB_RX1_CFG1 0x02BC540C 434 #define CS35L41_DSP1_STRMARB_RX2_CFG0 0x02BC5410 435 #define CS35L41_DSP1_STRMARB_RX2_CFG1 0x02BC5414 436 #define CS35L41_DSP1_STRMARB_RX3_CFG0 0x02BC5418 437 #define CS35L41_DSP1_STRMARB_RX3_CFG1 0x02BC541C 438 #define CS35L41_DSP1_STRMARB_RX4_CFG0 0x02BC5420 439 #define CS35L41_DSP1_STRMARB_RX4_CFG1 0x02BC5424 440 #define CS35L41_DSP1_STRMARB_RX5_CFG0 0x02BC5428 441 #define CS35L41_DSP1_STRMARB_RX5_CFG1 0x02BC542C 442 #define CS35L41_DSP1_STRMARB_RX6_CFG0 0x02BC5430 443 #define CS35L41_DSP1_STRMARB_RX6_CFG1 0x02BC5434 444 #define CS35L41_DSP1_STRMARB_RX7_CFG0 0x02BC5438 445 #define CS35L41_DSP1_STRMARB_RX7_CFG1 0x02BC543C 446 #define CS35L41_DSP1_STRMARB_IRQ0_CFG0 0x02BC5600 447 #define CS35L41_DSP1_STRMARB_IRQ0_CFG1 0x02BC5604 448 #define CS35L41_DSP1_STRMARB_IRQ0_CFG2 0x02BC5608 449 #define CS35L41_DSP1_STRMARB_IRQ1_CFG0 0x02BC5610 450 #define CS35L41_DSP1_STRMARB_IRQ1_CFG1 0x02BC5614 451 #define CS35L41_DSP1_STRMARB_IRQ1_CFG2 0x02BC5618 452 #define CS35L41_DSP1_STRMARB_IRQ2_CFG0 0x02BC5620 453 #define CS35L41_DSP1_STRMARB_IRQ2_CFG1 0x02BC5624 454 #define CS35L41_DSP1_STRMARB_IRQ2_CFG2 0x02BC5628 455 #define CS35L41_DSP1_STRMARB_IRQ3_CFG0 0x02BC5630 456 #define CS35L41_DSP1_STRMARB_IRQ3_CFG1 0x02BC5634 457 #define CS35L41_DSP1_STRMARB_IRQ3_CFG2 0x02BC5638 458 #define CS35L41_DSP1_STRMARB_IRQ4_CFG0 0x02BC5640 459 #define CS35L41_DSP1_STRMARB_IRQ4_CFG1 0x02BC5644 460 #define CS35L41_DSP1_STRMARB_IRQ4_CFG2 0x02BC5648 461 #define CS35L41_DSP1_STRMARB_IRQ5_CFG0 0x02BC5650 462 #define CS35L41_DSP1_STRMARB_IRQ5_CFG1 0x02BC5654 463 #define CS35L41_DSP1_STRMARB_IRQ5_CFG2 0x02BC5658 464 #define CS35L41_DSP1_STRMARB_IRQ6_CFG0 0x02BC5660 465 #define CS35L41_DSP1_STRMARB_IRQ6_CFG1 0x02BC5664 466 #define CS35L41_DSP1_STRMARB_IRQ6_CFG2 0x02BC5668 467 #define CS35L41_DSP1_STRMARB_IRQ7_CFG0 0x02BC5670 468 #define CS35L41_DSP1_STRMARB_IRQ7_CFG1 0x02BC5674 469 #define CS35L41_DSP1_STRMARB_IRQ7_CFG2 0x02BC5678 470 #define CS35L41_DSP1_STRMARB_RESYNC_MSK 0x02BC5A00 471 #define CS35L41_DSP1_STRMARB_ERR_STATUS 0x02BC5A08 472 #define CS35L41_DSP1_INTPCTL_RES_STATIC 0x02BC6000 473 #define CS35L41_DSP1_INTPCTL_RES_DYN 0x02BC6004 474 #define CS35L41_DSP1_INTPCTL_NMI_CTRL 0x02BC6008 475 #define CS35L41_DSP1_INTPCTL_IRQ_INV 0x02BC6010 476 #define CS35L41_DSP1_INTPCTL_IRQ_MODE 0x02BC6014 477 #define CS35L41_DSP1_INTPCTL_IRQ_EN 0x02BC6018 478 #define CS35L41_DSP1_INTPCTL_IRQ_MSK 0x02BC601C 479 #define CS35L41_DSP1_INTPCTL_IRQ_FLUSH 0x02BC6020 480 #define CS35L41_DSP1_INTPCTL_IRQ_MSKCLR 0x02BC6024 481 #define CS35L41_DSP1_INTPCTL_IRQ_FRC 0x02BC6028 482 #define CS35L41_DSP1_INTPCTL_IRQ_MSKSET 0x02BC602C 483 #define CS35L41_DSP1_INTPCTL_IRQ_ERR 0x02BC6030 484 #define CS35L41_DSP1_INTPCTL_IRQ_PEND 0x02BC6034 485 #define CS35L41_DSP1_INTPCTL_IRQ_GEN 0x02BC6038 486 #define CS35L41_DSP1_INTPCTL_TESTBITS 0x02BC6040 487 #define CS35L41_DSP1_WDT_CONTROL 0x02BC7000 488 #define CS35L41_DSP1_WDT_STATUS 0x02BC7008 489 #define CS35L41_DSP1_YMEM_PACK_0 0x02C00000 490 #define CS35L41_DSP1_YMEM_PACK_1532 0x02C017F0 491 #define CS35L41_DSP1_YMEM_UNPACK32_0 0x03000000 492 #define CS35L41_DSP1_YMEM_UNPACK32_1022 0x03000FF8 493 #define CS35L41_DSP1_YMEM_UNPACK24_0 0x03400000 494 #define CS35L41_DSP1_YMEM_UNPACK24_2045 0x03401FF4 495 #define CS35L41_DSP1_PMEM_0 0x03800000 496 #define CS35L41_DSP1_PMEM_5114 0x03804FE8 497 498 /*test regs for emulation bringup*/ 499 #define CS35L41_PLL_OVR 0x00003018 500 #define CS35L41_BST_TEST_DUTY 0x00003900 501 #define CS35L41_DIGPWM_IOCTRL 0x0000706C 502 503 /*registers populated by OTP*/ 504 #define CS35L41_OTP_TRIM_1 0x0000208c 505 #define CS35L41_OTP_TRIM_2 0x00002090 506 #define CS35L41_OTP_TRIM_3 0x00003010 507 #define CS35L41_OTP_TRIM_4 0x0000300C 508 #define CS35L41_OTP_TRIM_5 0x0000394C 509 #define CS35L41_OTP_TRIM_6 0x00003950 510 #define CS35L41_OTP_TRIM_7 0x00003954 511 #define CS35L41_OTP_TRIM_8 0x00003958 512 #define CS35L41_OTP_TRIM_9 0x0000395C 513 #define CS35L41_OTP_TRIM_10 0x0000416C 514 #define CS35L41_OTP_TRIM_11 0x00004160 515 #define CS35L41_OTP_TRIM_12 0x00004170 516 #define CS35L41_OTP_TRIM_13 0x00004360 517 #define CS35L41_OTP_TRIM_14 0x00004448 518 #define CS35L41_OTP_TRIM_15 0x0000444C 519 #define CS35L41_OTP_TRIM_16 0x00006E30 520 #define CS35L41_OTP_TRIM_17 0x00006E34 521 #define CS35L41_OTP_TRIM_18 0x00006E38 522 #define CS35L41_OTP_TRIM_19 0x00006E3C 523 #define CS35L41_OTP_TRIM_20 0x00006E40 524 #define CS35L41_OTP_TRIM_21 0x00006E44 525 #define CS35L41_OTP_TRIM_22 0x00006E48 526 #define CS35L41_OTP_TRIM_23 0x00006E4C 527 #define CS35L41_OTP_TRIM_24 0x00006E50 528 #define CS35L41_OTP_TRIM_25 0x00006E54 529 #define CS35L41_OTP_TRIM_26 0x00006E58 530 #define CS35L41_OTP_TRIM_27 0x00006E5C 531 #define CS35L41_OTP_TRIM_28 0x00006E60 532 #define CS35L41_OTP_TRIM_29 0x00006E64 533 #define CS35L41_OTP_TRIM_30 0x00007418 534 #define CS35L41_OTP_TRIM_31 0x0000741C 535 #define CS35L41_OTP_TRIM_32 0x00007434 536 #define CS35L41_OTP_TRIM_33 0x00007068 537 #define CS35L41_OTP_TRIM_34 0x0000410C 538 #define CS35L41_OTP_TRIM_35 0x0000400C 539 #define CS35L41_OTP_TRIM_36 0x00002030 540 541 #define CS35L41_OTP_SIZE_WORDS 32 542 #define CS35L41_NUM_OTP_ELEM 100 543 #define CS35L41_NUM_OTP_MAPS 5 544 545 #define CS35L41_VALID_PDATA 0x80000000 546 #define CS35L41_NUM_SUPPLIES 2 547 548 #define CS35L41_SCLK_MSTR_MASK 0x10 549 #define CS35L41_SCLK_MSTR_SHIFT 4 550 #define CS35L41_LRCLK_MSTR_MASK 0x01 551 #define CS35L41_LRCLK_MSTR_SHIFT 0 552 #define CS35L41_SCLK_INV_MASK 0x40 553 #define CS35L41_SCLK_INV_SHIFT 6 554 #define CS35L41_LRCLK_INV_MASK 0x04 555 #define CS35L41_LRCLK_INV_SHIFT 2 556 #define CS35L41_SCLK_FRC_MASK 0x20 557 #define CS35L41_SCLK_FRC_SHIFT 5 558 #define CS35L41_LRCLK_FRC_MASK 0x02 559 #define CS35L41_LRCLK_FRC_SHIFT 1 560 561 #define CS35L41_AMP_GAIN_PCM_MASK 0x3E0 562 #define CS35L41_AMP_GAIN_ZC_MASK 0x0400 563 #define CS35L41_AMP_GAIN_ZC_SHIFT 10 564 565 #define CS35L41_BST_CTL_MASK 0xFF 566 #define CS35L41_BST_CTL_SEL_MASK 0x03 567 #define CS35L41_BST_CTL_SEL_REG 0x00 568 #define CS35L41_BST_CTL_SEL_CLASSH 0x01 569 #define CS35L41_BST_IPK_MASK 0x7F 570 #define CS35L41_BST_IPK_SHIFT 0 571 #define CS35L41_BST_LIM_MASK 0x4 572 #define CS35L41_BST_LIM_SHIFT 2 573 #define CS35L41_BST_K1_MASK 0x000000FF 574 #define CS35L41_BST_K1_SHIFT 0 575 #define CS35L41_BST_K2_MASK 0x0000FF00 576 #define CS35L41_BST_K2_SHIFT 8 577 #define CS35L41_BST_SLOPE_MASK 0x0000FF00 578 #define CS35L41_BST_SLOPE_SHIFT 8 579 #define CS35L41_BST_LBST_VAL_MASK 0x00000003 580 #define CS35L41_BST_LBST_VAL_SHIFT 0 581 582 #define CS35L41_TEMP_THLD_MASK 0x03 583 #define CS35L41_VMON_IMON_VOL_MASK 0x07FF07FF 584 #define CS35L41_PDM_MODE_MASK 0x01 585 #define CS35L41_PDM_MODE_SHIFT 0 586 587 #define CS35L41_CH_MEM_DEPTH_MASK 0x07 588 #define CS35L41_CH_MEM_DEPTH_SHIFT 0 589 #define CS35L41_CH_HDRM_CTL_MASK 0x007F0000 590 #define CS35L41_CH_HDRM_CTL_SHIFT 16 591 #define CS35L41_CH_REL_RATE_MASK 0xFF00 592 #define CS35L41_CH_REL_RATE_SHIFT 8 593 #define CS35L41_CH_WKFET_DLY_MASK 0x001C 594 #define CS35L41_CH_WKFET_DLY_SHIFT 2 595 #define CS35L41_CH_WKFET_THLD_MASK 0x0F00 596 #define CS35L41_CH_WKFET_THLD_SHIFT 8 597 598 #define CS35L41_HW_NG_SEL_MASK 0x3F00 599 #define CS35L41_HW_NG_SEL_SHIFT 8 600 #define CS35L41_HW_NG_DLY_MASK 0x0070 601 #define CS35L41_HW_NG_DLY_SHIFT 4 602 #define CS35L41_HW_NG_THLD_MASK 0x0007 603 #define CS35L41_HW_NG_THLD_SHIFT 0 604 605 #define CS35L41_DSP_NG_ENABLE_MASK 0x00010000 606 #define CS35L41_DSP_NG_ENABLE_SHIFT 16 607 #define CS35L41_DSP_NG_THLD_MASK 0x7 608 #define CS35L41_DSP_NG_THLD_SHIFT 0 609 #define CS35L41_DSP_NG_DELAY_MASK 0x0F00 610 #define CS35L41_DSP_NG_DELAY_SHIFT 8 611 612 #define CS35L41_ASP_FMT_MASK 0x0700 613 #define CS35L41_ASP_FMT_SHIFT 8 614 #define CS35L41_ASP_DOUT_HIZ_MASK 0x03 615 #define CS35L41_ASP_DOUT_HIZ_SHIFT 0 616 #define CS35L41_ASP_WIDTH_16 0x10 617 #define CS35L41_ASP_WIDTH_24 0x18 618 #define CS35L41_ASP_WIDTH_32 0x20 619 #define CS35L41_ASP_WIDTH_TX_MASK 0xFF0000 620 #define CS35L41_ASP_WIDTH_TX_SHIFT 16 621 #define CS35L41_ASP_WIDTH_RX_MASK 0xFF000000 622 #define CS35L41_ASP_WIDTH_RX_SHIFT 24 623 #define CS35L41_ASP_RX1_SLOT_MASK 0x3F 624 #define CS35L41_ASP_RX1_SLOT_SHIFT 0 625 #define CS35L41_ASP_RX2_SLOT_MASK 0x3F00 626 #define CS35L41_ASP_RX2_SLOT_SHIFT 8 627 #define CS35L41_ASP_RX_WL_MASK 0x3F 628 #define CS35L41_ASP_TX_WL_MASK 0x3F 629 #define CS35L41_ASP_RX_WL_SHIFT 0 630 #define CS35L41_ASP_TX_WL_SHIFT 0 631 #define CS35L41_ASP_SOURCE_MASK 0x7F 632 633 #define CS35L41_INPUT_SRC_ASPRX1 0x08 634 #define CS35L41_INPUT_SRC_ASPRX2 0x09 635 #define CS35L41_INPUT_SRC_VMON 0x18 636 #define CS35L41_INPUT_SRC_IMON 0x19 637 #define CS35L41_INPUT_SRC_CLASSH 0x21 638 #define CS35L41_INPUT_SRC_VPMON 0x28 639 #define CS35L41_INPUT_SRC_VBSTMON 0x29 640 #define CS35L41_INPUT_SRC_TEMPMON 0x3A 641 #define CS35L41_INPUT_SRC_RSVD 0x3B 642 #define CS35L41_INPUT_DSP_TX1 0x32 643 #define CS35L41_INPUT_DSP_TX2 0x33 644 645 #define CS35L41_PLL_CLK_SEL_MASK 0x07 646 #define CS35L41_PLL_CLK_SEL_SHIFT 0 647 #define CS35L41_PLL_CLK_EN_MASK 0x10 648 #define CS35L41_PLL_CLK_EN_SHIFT 4 649 #define CS35L41_PLL_OPENLOOP_MASK 0x0800 650 #define CS35L41_PLL_OPENLOOP_SHIFT 11 651 #define CS35L41_PLLSRC_SCLK 0 652 #define CS35L41_PLLSRC_LRCLK 1 653 #define CS35L41_PLLSRC_SELF 3 654 #define CS35L41_PLLSRC_PDMCLK 4 655 #define CS35L41_PLLSRC_MCLK 5 656 #define CS35L41_PLLSRC_SWIRE 7 657 #define CS35L41_REFCLK_FREQ_MASK 0x7E0 658 #define CS35L41_REFCLK_FREQ_SHIFT 5 659 660 #define CS35L41_GLOBAL_FS_MASK 0x1F 661 #define CS35L41_GLOBAL_FS_SHIFT 0 662 663 #define CS35L41_GLOBAL_EN_MASK 0x01 664 #define CS35L41_GLOBAL_EN_SHIFT 0 665 #define CS35L41_BST_EN_MASK 0x0030 666 #define CS35L41_BST_EN_SHIFT 4 667 #define CS35L41_BST_EN_DEFAULT 0x2 668 #define CS35L41_AMP_EN_SHIFT 0 669 #define CS35L41_AMP_EN_MASK 1 670 671 #define CS35L41_PDN_DONE_MASK 0x00800000 672 #define CS35L41_PDN_DONE_SHIFT 23 673 #define CS35L41_PUP_DONE_MASK 0x01000000 674 #define CS35L41_PUP_DONE_SHIFT 24 675 676 #define CS35L36_PUP_DONE_IRQ_UNMASK 0x5F 677 #define CS35L36_PUP_DONE_IRQ_MASK 0xBF 678 679 #define CS35L41_AMP_SHORT_ERR 0x80000000 680 #define CS35L41_BST_SHORT_ERR 0x0100 681 #define CS35L41_TEMP_WARN 0x8000 682 #define CS35L41_TEMP_ERR 0x00020000 683 #define CS35L41_BST_OVP_ERR 0x40 684 #define CS35L41_BST_DCM_UVP_ERR 0x80 685 #define CS35L41_OTP_BOOT_DONE 0x02 686 #define CS35L41_PLL_UNLOCK 0x10 687 #define CS35L41_OTP_BOOT_ERR 0x80000000 688 689 #define CS35L41_AMP_SHORT_ERR_RLS 0x02 690 #define CS35L41_BST_SHORT_ERR_RLS 0x04 691 #define CS35L41_BST_OVP_ERR_RLS 0x08 692 #define CS35L41_BST_UVP_ERR_RLS 0x10 693 #define CS35L41_TEMP_WARN_ERR_RLS 0x20 694 #define CS35L41_TEMP_ERR_RLS 0x40 695 696 #define CS35L41_INT1_MASK_DEFAULT 0x7FFCFE3F 697 #define CS35L41_INT1_UNMASK_PUP 0xFEFFFFFF 698 #define CS35L41_INT1_UNMASK_PDN 0xFF7FFFFF 699 700 #define CS35L41_GPIO_DIR_MASK 0x80000000 701 #define CS35L41_GPIO_DIR_SHIFT 31 702 #define CS35L41_GPIO1_CTRL_MASK 0x00030000 703 #define CS35L41_GPIO1_CTRL_SHIFT 16 704 #define CS35L41_GPIO2_CTRL_MASK 0x07000000 705 #define CS35L41_GPIO2_CTRL_SHIFT 24 706 #define CS35L41_GPIO_CTRL_OPEN_INT 2 707 #define CS35L41_GPIO_CTRL_ACTV_LO 4 708 #define CS35L41_GPIO_CTRL_ACTV_HI 5 709 #define CS35L41_GPIO_POL_MASK 0x1000 710 #define CS35L41_GPIO_POL_SHIFT 12 711 712 #define CS35L41_AMP_INV_PCM_SHIFT 14 713 #define CS35L41_AMP_INV_PCM_MASK BIT(CS35L41_AMP_INV_PCM_SHIFT) 714 #define CS35L41_AMP_PCM_VOL_SHIFT 3 715 #define CS35L41_AMP_PCM_VOL_MASK (0x7FF << 3) 716 #define CS35L41_AMP_PCM_VOL_MUTE 0x4CF 717 718 #define CS35L41_CHIP_ID 0x35a40 719 #define CS35L41R_CHIP_ID 0x35b40 720 #define CS35L41_MTLREVID_MASK 0x0F 721 #define CS35L41_REVID_A0 0xA0 722 #define CS35L41_REVID_B0 0xB0 723 #define CS35L41_REVID_B2 0xB2 724 725 #define CS35L41_HALO_CORE_RESET 0x00000200 726 727 #define CS35L41_FS1_WINDOW_MASK 0x000007FF 728 #define CS35L41_FS2_WINDOW_MASK 0x00FFF800 729 #define CS35L41_FS2_WINDOW_SHIFT 12 730 731 #define CS35L41_SPI_MAX_FREQ 4000000 732 733 #define CS35L41_RX_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE) 734 #define CS35L41_TX_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | SNDRV_PCM_FMTBIT_S24_LE) 735 736 extern struct regmap_config cs35l41_regmap_i2c; 737 extern struct regmap_config cs35l41_regmap_spi; 738 739 struct cs35l41_otp_packed_element_t { 740 u32 reg; 741 u8 shift; 742 u8 size; 743 }; 744 745 struct cs35l41_otp_map_element_t { 746 u32 id; 747 u32 num_elements; 748 const struct cs35l41_otp_packed_element_t *map; 749 u32 bit_offset; 750 u32 word_offset; 751 }; 752 753 extern const struct cs35l41_otp_map_element_t 754 cs35l41_otp_map_map[CS35L41_NUM_OTP_MAPS]; 755 756 #define CS35L41_REGSTRIDE 4 757 758 enum cs35l41_cspl_mbox_status { 759 CSPL_MBOX_STS_RUNNING = 0, 760 CSPL_MBOX_STS_PAUSED = 1, 761 CSPL_MBOX_STS_RDY_FOR_REINIT = 2, 762 }; 763 764 enum cs35l41_cspl_mbox_cmd { 765 CSPL_MBOX_CMD_NONE = 0, 766 CSPL_MBOX_CMD_PAUSE = 1, 767 CSPL_MBOX_CMD_RESUME = 2, 768 CSPL_MBOX_CMD_REINIT = 3, 769 CSPL_MBOX_CMD_STOP_PRE_REINIT = 4, 770 CSPL_MBOX_CMD_UNKNOWN_CMD = -1, 771 CSPL_MBOX_CMD_INVALID_SEQUENCE = -2, 772 }; 773 774 struct cs35l41_private { 775 struct wm_adsp dsp; /* needs to be first member */ 776 struct snd_soc_codec *codec; 777 struct cs35l41_platform_data pdata; 778 struct device *dev; 779 struct regmap *regmap; 780 struct regulator_bulk_data supplies[CS35L41_NUM_SUPPLIES]; 781 int irq; 782 /* GPIO for /RST */ 783 struct gpio_desc *reset_gpio; 784 }; 785 786 int cs35l41_probe(struct cs35l41_private *cs35l41, 787 struct cs35l41_platform_data *pdata); 788 void cs35l41_remove(struct cs35l41_private *cs35l41); 789 790 #endif /*__CS35L41_H__*/ 791