1*440b075bSKrzysztof Kozlowski /* SPDX-License-Identifier: (GPL-2.0+ OR MIT) */
288dde5e2SAndre Przywara /*
388dde5e2SAndre Przywara  * Copyright (C) 2020 Arm Ltd.
488dde5e2SAndre Przywara  */
588dde5e2SAndre Przywara 
688dde5e2SAndre Przywara #ifndef _DT_BINDINGS_RESET_SUN50I_H616_H_
788dde5e2SAndre Przywara #define _DT_BINDINGS_RESET_SUN50I_H616_H_
888dde5e2SAndre Przywara 
988dde5e2SAndre Przywara #define RST_MBUS		0
1088dde5e2SAndre Przywara #define RST_BUS_DE		1
1188dde5e2SAndre Przywara #define RST_BUS_DEINTERLACE	2
1288dde5e2SAndre Przywara #define RST_BUS_GPU		3
1388dde5e2SAndre Przywara #define RST_BUS_CE		4
1488dde5e2SAndre Przywara #define RST_BUS_VE		5
1588dde5e2SAndre Przywara #define RST_BUS_DMA		6
1688dde5e2SAndre Przywara #define RST_BUS_HSTIMER		7
1788dde5e2SAndre Przywara #define RST_BUS_DBG		8
1888dde5e2SAndre Przywara #define RST_BUS_PSI		9
1988dde5e2SAndre Przywara #define RST_BUS_PWM		10
2088dde5e2SAndre Przywara #define RST_BUS_IOMMU		11
2188dde5e2SAndre Przywara #define RST_BUS_DRAM		12
2288dde5e2SAndre Przywara #define RST_BUS_NAND		13
2388dde5e2SAndre Przywara #define RST_BUS_MMC0		14
2488dde5e2SAndre Przywara #define RST_BUS_MMC1		15
2588dde5e2SAndre Przywara #define RST_BUS_MMC2		16
2688dde5e2SAndre Przywara #define RST_BUS_UART0		17
2788dde5e2SAndre Przywara #define RST_BUS_UART1		18
2888dde5e2SAndre Przywara #define RST_BUS_UART2		19
2988dde5e2SAndre Przywara #define RST_BUS_UART3		20
3088dde5e2SAndre Przywara #define RST_BUS_UART4		21
3188dde5e2SAndre Przywara #define RST_BUS_UART5		22
3288dde5e2SAndre Przywara #define RST_BUS_I2C0		23
3388dde5e2SAndre Przywara #define RST_BUS_I2C1		24
3488dde5e2SAndre Przywara #define RST_BUS_I2C2		25
3588dde5e2SAndre Przywara #define RST_BUS_I2C3		26
3688dde5e2SAndre Przywara #define RST_BUS_I2C4		27
3788dde5e2SAndre Przywara #define RST_BUS_SPI0		28
3888dde5e2SAndre Przywara #define RST_BUS_SPI1		29
3988dde5e2SAndre Przywara #define RST_BUS_EMAC0		30
4088dde5e2SAndre Przywara #define RST_BUS_EMAC1		31
4188dde5e2SAndre Przywara #define RST_BUS_TS		32
4288dde5e2SAndre Przywara #define RST_BUS_THS		33
4388dde5e2SAndre Przywara #define RST_BUS_SPDIF		34
4488dde5e2SAndre Przywara #define RST_BUS_DMIC		35
4588dde5e2SAndre Przywara #define RST_BUS_AUDIO_CODEC	36
4688dde5e2SAndre Przywara #define RST_BUS_AUDIO_HUB	37
4788dde5e2SAndre Przywara #define RST_USB_PHY0		38
4888dde5e2SAndre Przywara #define RST_USB_PHY1		39
4988dde5e2SAndre Przywara #define RST_USB_PHY2		40
5088dde5e2SAndre Przywara #define RST_USB_PHY3		41
5188dde5e2SAndre Przywara #define RST_BUS_OHCI0		42
5288dde5e2SAndre Przywara #define RST_BUS_OHCI1		43
5388dde5e2SAndre Przywara #define RST_BUS_OHCI2		44
5488dde5e2SAndre Przywara #define RST_BUS_OHCI3		45
5588dde5e2SAndre Przywara #define RST_BUS_EHCI0		46
5688dde5e2SAndre Przywara #define RST_BUS_EHCI1		47
5788dde5e2SAndre Przywara #define RST_BUS_EHCI2		48
5888dde5e2SAndre Przywara #define RST_BUS_EHCI3		49
5988dde5e2SAndre Przywara #define RST_BUS_OTG		50
6088dde5e2SAndre Przywara #define RST_BUS_HDMI		51
6188dde5e2SAndre Przywara #define RST_BUS_HDMI_SUB	52
6288dde5e2SAndre Przywara #define RST_BUS_TCON_TOP	53
6388dde5e2SAndre Przywara #define RST_BUS_TCON_TV0	54
6488dde5e2SAndre Przywara #define RST_BUS_TCON_TV1	55
6588dde5e2SAndre Przywara #define RST_BUS_TVE_TOP		56
6688dde5e2SAndre Przywara #define RST_BUS_TVE0		57
6788dde5e2SAndre Przywara #define RST_BUS_HDCP		58
6888dde5e2SAndre Przywara #define RST_BUS_KEYADC		59
6988dde5e2SAndre Przywara 
7088dde5e2SAndre Przywara #endif /* _DT_BINDINGS_RESET_SUN50I_H616_H_ */
71