1d460a6f3SLaxman Dewangan /* 2d460a6f3SLaxman Dewangan * This header provides macros for ams AS3722 device bindings. 3d460a6f3SLaxman Dewangan * 4d460a6f3SLaxman Dewangan * Copyright (c) 2013, NVIDIA Corporation. 5d460a6f3SLaxman Dewangan * 6d460a6f3SLaxman Dewangan * Author: Laxman Dewangan <ldewangan@nvidia.com> 7d460a6f3SLaxman Dewangan * 8d460a6f3SLaxman Dewangan */ 9d460a6f3SLaxman Dewangan 10d460a6f3SLaxman Dewangan #ifndef __DT_BINDINGS_AS3722_H__ 11d460a6f3SLaxman Dewangan #define __DT_BINDINGS_AS3722_H__ 12d460a6f3SLaxman Dewangan 13d460a6f3SLaxman Dewangan /* External control pins */ 14d460a6f3SLaxman Dewangan #define AS3722_EXT_CONTROL_PIN_ENABLE1 1 15d460a6f3SLaxman Dewangan #define AS3722_EXT_CONTROL_PIN_ENABLE2 2 16d460a6f3SLaxman Dewangan #define AS3722_EXT_CONTROL_PIN_ENABLE2 3 17d460a6f3SLaxman Dewangan 18d460a6f3SLaxman Dewangan /* Interrupt numbers for AS3722 */ 19d460a6f3SLaxman Dewangan #define AS3722_IRQ_LID 0 20d460a6f3SLaxman Dewangan #define AS3722_IRQ_ACOK 1 21d460a6f3SLaxman Dewangan #define AS3722_IRQ_ENABLE1 2 22d460a6f3SLaxman Dewangan #define AS3722_IRQ_OCCUR_ALARM_SD0 3 23d460a6f3SLaxman Dewangan #define AS3722_IRQ_ONKEY_LONG_PRESS 4 24d460a6f3SLaxman Dewangan #define AS3722_IRQ_ONKEY 5 25d460a6f3SLaxman Dewangan #define AS3722_IRQ_OVTMP 6 26d460a6f3SLaxman Dewangan #define AS3722_IRQ_LOWBAT 7 27d460a6f3SLaxman Dewangan #define AS3722_IRQ_SD0_LV 8 28d460a6f3SLaxman Dewangan #define AS3722_IRQ_SD1_LV 9 29d460a6f3SLaxman Dewangan #define AS3722_IRQ_SD2_LV 10 30d460a6f3SLaxman Dewangan #define AS3722_IRQ_PWM1_OV_PROT 11 31d460a6f3SLaxman Dewangan #define AS3722_IRQ_PWM2_OV_PROT 12 32d460a6f3SLaxman Dewangan #define AS3722_IRQ_ENABLE2 13 33d460a6f3SLaxman Dewangan #define AS3722_IRQ_SD6_LV 14 34d460a6f3SLaxman Dewangan #define AS3722_IRQ_RTC_REP 15 35d460a6f3SLaxman Dewangan #define AS3722_IRQ_RTC_ALARM 16 36d460a6f3SLaxman Dewangan #define AS3722_IRQ_GPIO1 17 37d460a6f3SLaxman Dewangan #define AS3722_IRQ_GPIO2 18 38d460a6f3SLaxman Dewangan #define AS3722_IRQ_GPIO3 19 39d460a6f3SLaxman Dewangan #define AS3722_IRQ_GPIO4 20 40d460a6f3SLaxman Dewangan #define AS3722_IRQ_GPIO5 21 41d460a6f3SLaxman Dewangan #define AS3722_IRQ_WATCHDOG 22 42d460a6f3SLaxman Dewangan #define AS3722_IRQ_ENABLE3 23 43d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD0_SHUTDOWN 24 44d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD1_SHUTDOWN 25 45d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD2_SHUTDOWN 26 46d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD0_ALARM 27 47d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD1_ALARM 28 48d460a6f3SLaxman Dewangan #define AS3722_IRQ_TEMP_SD6_ALARM 29 49d460a6f3SLaxman Dewangan #define AS3722_IRQ_OCCUR_ALARM_SD6 30 50d460a6f3SLaxman Dewangan #define AS3722_IRQ_ADC 31 51d460a6f3SLaxman Dewangan 52d460a6f3SLaxman Dewangan #endif /* __DT_BINDINGS_AS3722_H__ */ 53