1e526c9bcSBen Ho// SPDX-License-Identifier: (GPL-2.0 OR MIT) 2e526c9bcSBen Ho/* 3e526c9bcSBen Ho * Copyright (c) 2018 MediaTek Inc. 4e526c9bcSBen Ho * Author: Ben Ho <ben.ho@mediatek.com> 5e526c9bcSBen Ho * Erin Lo <erin.lo@mediatek.com> 6e526c9bcSBen Ho */ 7e526c9bcSBen Ho 8e526c9bcSBen Ho/dts-v1/; 9e526c9bcSBen Ho#include "mt8183.dtsi" 10e526c9bcSBen Ho 11e526c9bcSBen Ho/ { 12e526c9bcSBen Ho model = "MediaTek MT8183 evaluation board"; 13e526c9bcSBen Ho compatible = "mediatek,mt8183-evb", "mediatek,mt8183"; 14e526c9bcSBen Ho 15e526c9bcSBen Ho aliases { 16e526c9bcSBen Ho serial0 = &uart0; 17e526c9bcSBen Ho }; 18e526c9bcSBen Ho 19e526c9bcSBen Ho memory@40000000 { 20e526c9bcSBen Ho device_type = "memory"; 21e526c9bcSBen Ho reg = <0 0x40000000 0 0x80000000>; 22e526c9bcSBen Ho }; 23e526c9bcSBen Ho 24e526c9bcSBen Ho chosen { 25e526c9bcSBen Ho stdout-path = "serial0:921600n8"; 26e526c9bcSBen Ho }; 27e526c9bcSBen Ho}; 28e526c9bcSBen Ho 29eb59b353SZhiyong Tao&auxadc { 30eb59b353SZhiyong Tao status = "okay"; 31eb59b353SZhiyong Tao}; 32eb59b353SZhiyong Tao 338e2dd0f9SErin Lo&pio { 348e2dd0f9SErin Lo spi_pins_0: spi0{ 358e2dd0f9SErin Lo pins_spi{ 368e2dd0f9SErin Lo pinmux = <PINMUX_GPIO85__FUNC_SPI0_MI>, 378e2dd0f9SErin Lo <PINMUX_GPIO86__FUNC_SPI0_CSB>, 388e2dd0f9SErin Lo <PINMUX_GPIO87__FUNC_SPI0_MO>, 398e2dd0f9SErin Lo <PINMUX_GPIO88__FUNC_SPI0_CLK>; 408e2dd0f9SErin Lo bias-disable; 418e2dd0f9SErin Lo }; 428e2dd0f9SErin Lo }; 438e2dd0f9SErin Lo 448e2dd0f9SErin Lo spi_pins_1: spi1{ 458e2dd0f9SErin Lo pins_spi{ 468e2dd0f9SErin Lo pinmux = <PINMUX_GPIO161__FUNC_SPI1_A_MI>, 478e2dd0f9SErin Lo <PINMUX_GPIO162__FUNC_SPI1_A_CSB>, 488e2dd0f9SErin Lo <PINMUX_GPIO163__FUNC_SPI1_A_MO>, 498e2dd0f9SErin Lo <PINMUX_GPIO164__FUNC_SPI1_A_CLK>; 508e2dd0f9SErin Lo bias-disable; 518e2dd0f9SErin Lo }; 528e2dd0f9SErin Lo }; 538e2dd0f9SErin Lo 548e2dd0f9SErin Lo spi_pins_2: spi2{ 558e2dd0f9SErin Lo pins_spi{ 568e2dd0f9SErin Lo pinmux = <PINMUX_GPIO0__FUNC_SPI2_CSB>, 578e2dd0f9SErin Lo <PINMUX_GPIO1__FUNC_SPI2_MO>, 588e2dd0f9SErin Lo <PINMUX_GPIO2__FUNC_SPI2_CLK>, 598e2dd0f9SErin Lo <PINMUX_GPIO94__FUNC_SPI2_MI>; 608e2dd0f9SErin Lo bias-disable; 618e2dd0f9SErin Lo }; 628e2dd0f9SErin Lo }; 638e2dd0f9SErin Lo 648e2dd0f9SErin Lo spi_pins_3: spi3{ 658e2dd0f9SErin Lo pins_spi{ 668e2dd0f9SErin Lo pinmux = <PINMUX_GPIO21__FUNC_SPI3_MI>, 678e2dd0f9SErin Lo <PINMUX_GPIO22__FUNC_SPI3_CSB>, 688e2dd0f9SErin Lo <PINMUX_GPIO23__FUNC_SPI3_MO>, 698e2dd0f9SErin Lo <PINMUX_GPIO24__FUNC_SPI3_CLK>; 708e2dd0f9SErin Lo bias-disable; 718e2dd0f9SErin Lo }; 728e2dd0f9SErin Lo }; 738e2dd0f9SErin Lo 748e2dd0f9SErin Lo spi_pins_4: spi4{ 758e2dd0f9SErin Lo pins_spi{ 768e2dd0f9SErin Lo pinmux = <PINMUX_GPIO17__FUNC_SPI4_MI>, 778e2dd0f9SErin Lo <PINMUX_GPIO18__FUNC_SPI4_CSB>, 788e2dd0f9SErin Lo <PINMUX_GPIO19__FUNC_SPI4_MO>, 798e2dd0f9SErin Lo <PINMUX_GPIO20__FUNC_SPI4_CLK>; 808e2dd0f9SErin Lo bias-disable; 818e2dd0f9SErin Lo }; 828e2dd0f9SErin Lo }; 838e2dd0f9SErin Lo 848e2dd0f9SErin Lo spi_pins_5: spi5{ 858e2dd0f9SErin Lo pins_spi{ 868e2dd0f9SErin Lo pinmux = <PINMUX_GPIO13__FUNC_SPI5_MI>, 878e2dd0f9SErin Lo <PINMUX_GPIO14__FUNC_SPI5_CSB>, 888e2dd0f9SErin Lo <PINMUX_GPIO15__FUNC_SPI5_MO>, 898e2dd0f9SErin Lo <PINMUX_GPIO16__FUNC_SPI5_CLK>; 908e2dd0f9SErin Lo bias-disable; 918e2dd0f9SErin Lo }; 928e2dd0f9SErin Lo }; 938e2dd0f9SErin Lo}; 948e2dd0f9SErin Lo 958e2dd0f9SErin Lo&spi0 { 968e2dd0f9SErin Lo pinctrl-names = "default"; 978e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_0>; 988e2dd0f9SErin Lo mediatek,pad-select = <0>; 998e2dd0f9SErin Lo status = "okay"; 1008e2dd0f9SErin Lo}; 1018e2dd0f9SErin Lo 1028e2dd0f9SErin Lo&spi1 { 1038e2dd0f9SErin Lo pinctrl-names = "default"; 1048e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_1>; 1058e2dd0f9SErin Lo mediatek,pad-select = <0>; 1068e2dd0f9SErin Lo status = "okay"; 1078e2dd0f9SErin Lo}; 1088e2dd0f9SErin Lo 1098e2dd0f9SErin Lo&spi2 { 1108e2dd0f9SErin Lo pinctrl-names = "default"; 1118e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_2>; 1128e2dd0f9SErin Lo mediatek,pad-select = <0>; 1138e2dd0f9SErin Lo status = "okay"; 1148e2dd0f9SErin Lo}; 1158e2dd0f9SErin Lo 1168e2dd0f9SErin Lo&spi3 { 1178e2dd0f9SErin Lo pinctrl-names = "default"; 1188e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_3>; 1198e2dd0f9SErin Lo mediatek,pad-select = <0>; 1208e2dd0f9SErin Lo status = "okay"; 1218e2dd0f9SErin Lo}; 1228e2dd0f9SErin Lo 1238e2dd0f9SErin Lo&spi4 { 1248e2dd0f9SErin Lo pinctrl-names = "default"; 1258e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_4>; 1268e2dd0f9SErin Lo mediatek,pad-select = <0>; 1278e2dd0f9SErin Lo status = "okay"; 1288e2dd0f9SErin Lo}; 1298e2dd0f9SErin Lo 1308e2dd0f9SErin Lo&spi5 { 1318e2dd0f9SErin Lo pinctrl-names = "default"; 1328e2dd0f9SErin Lo pinctrl-0 = <&spi_pins_5>; 1338e2dd0f9SErin Lo mediatek,pad-select = <0>; 1348e2dd0f9SErin Lo status = "okay"; 1358e2dd0f9SErin Lo 1368e2dd0f9SErin Lo}; 1378e2dd0f9SErin Lo 138e526c9bcSBen Ho&uart0 { 139e526c9bcSBen Ho status = "okay"; 140e526c9bcSBen Ho}; 141