1c942fddfSThomas Gleixner /* SPDX-License-Identifier: GPL-2.0-or-later */
22c14736cSHeiko Stübner /*
32c14736cSHeiko Stübner  * Copyright (c) 2014 MundoReader S.L.
42c14736cSHeiko Stübner  * Author: Heiko Stuebner <heiko@sntech.de>
52c14736cSHeiko Stübner  */
62c14736cSHeiko Stübner 
77c8f03d5SHeiko Stuebner #ifndef _DT_BINDINGS_CLK_ROCKCHIP_RK3188_COMMON_H
87c8f03d5SHeiko Stuebner #define _DT_BINDINGS_CLK_ROCKCHIP_RK3188_COMMON_H
97c8f03d5SHeiko Stuebner 
102c14736cSHeiko Stübner /* core clocks from */
112c14736cSHeiko Stübner #define PLL_APLL		1
122c14736cSHeiko Stübner #define PLL_DPLL		2
132c14736cSHeiko Stübner #define PLL_CPLL		3
142c14736cSHeiko Stübner #define PLL_GPLL		4
152c14736cSHeiko Stübner #define CORE_PERI		5
162c14736cSHeiko Stübner #define CORE_L2C		6
174d742e62SHeiko Stuebner #define ARMCLK			7
182c14736cSHeiko Stübner 
192c14736cSHeiko Stübner /* sclk gates (special clocks) */
202c14736cSHeiko Stübner #define SCLK_UART0		64
212c14736cSHeiko Stübner #define SCLK_UART1		65
222c14736cSHeiko Stübner #define SCLK_UART2		66
232c14736cSHeiko Stübner #define SCLK_UART3		67
242c14736cSHeiko Stübner #define SCLK_MAC		68
252c14736cSHeiko Stübner #define SCLK_SPI0		69
262c14736cSHeiko Stübner #define SCLK_SPI1		70
272c14736cSHeiko Stübner #define SCLK_SARADC		71
282c14736cSHeiko Stübner #define SCLK_SDMMC		72
292c14736cSHeiko Stübner #define SCLK_SDIO		73
302c14736cSHeiko Stübner #define SCLK_EMMC		74
312c14736cSHeiko Stübner #define SCLK_I2S0		75
322c14736cSHeiko Stübner #define SCLK_I2S1		76
332c14736cSHeiko Stübner #define SCLK_I2S2		77
342c14736cSHeiko Stübner #define SCLK_SPDIF		78
352c14736cSHeiko Stübner #define SCLK_CIF0		79
362c14736cSHeiko Stübner #define SCLK_CIF1		80
372c14736cSHeiko Stübner #define SCLK_OTGPHY0		81
382c14736cSHeiko Stübner #define SCLK_OTGPHY1		82
392c14736cSHeiko Stübner #define SCLK_HSADC		83
402c14736cSHeiko Stübner #define SCLK_TIMER0		84
412c14736cSHeiko Stübner #define SCLK_TIMER1		85
422c14736cSHeiko Stübner #define SCLK_TIMER2		86
432c14736cSHeiko Stübner #define SCLK_TIMER3		87
442c14736cSHeiko Stübner #define SCLK_TIMER4		88
452c14736cSHeiko Stübner #define SCLK_TIMER5		89
462c14736cSHeiko Stübner #define SCLK_TIMER6		90
472c14736cSHeiko Stübner #define SCLK_JTAG		91
482c14736cSHeiko Stübner #define SCLK_SMC		92
49b682572fSPaweł Jarosz #define SCLK_TSADC		93
502c14736cSHeiko Stübner 
512c14736cSHeiko Stübner #define DCLK_LCDC0		190
522c14736cSHeiko Stübner #define DCLK_LCDC1		191
532c14736cSHeiko Stübner 
542c14736cSHeiko Stübner /* aclk gates */
552c14736cSHeiko Stübner #define ACLK_DMA1		192
562c14736cSHeiko Stübner #define ACLK_DMA2		193
572c14736cSHeiko Stübner #define ACLK_GPS		194
582c14736cSHeiko Stübner #define ACLK_LCDC0		195
592c14736cSHeiko Stübner #define ACLK_LCDC1		196
602c14736cSHeiko Stübner #define ACLK_GPU		197
612c14736cSHeiko Stübner #define ACLK_SMC		198
624e07533fSHeiko Stuebner #define ACLK_CIF1		199
632c14736cSHeiko Stübner #define ACLK_IPP		200
642c14736cSHeiko Stübner #define ACLK_RGA		201
652c14736cSHeiko Stübner #define ACLK_CIF0		202
66550a1331SPaweł Jarosz #define ACLK_CPU		203
67550a1331SPaweł Jarosz #define ACLK_PERI		204
684e07533fSHeiko Stuebner #define ACLK_VEPU		205
694e07533fSHeiko Stuebner #define ACLK_VDPU		206
702c14736cSHeiko Stübner 
712c14736cSHeiko Stübner /* pclk gates */
722c14736cSHeiko Stübner #define PCLK_GRF		320
732c14736cSHeiko Stübner #define PCLK_PMU		321
742c14736cSHeiko Stübner #define PCLK_TIMER0		322
752c14736cSHeiko Stübner #define PCLK_TIMER1		323
762c14736cSHeiko Stübner #define PCLK_TIMER2		324
772c14736cSHeiko Stübner #define PCLK_TIMER3		325
782c14736cSHeiko Stübner #define PCLK_PWM01		326
792c14736cSHeiko Stübner #define PCLK_PWM23		327
802c14736cSHeiko Stübner #define PCLK_SPI0		328
812c14736cSHeiko Stübner #define PCLK_SPI1		329
822c14736cSHeiko Stübner #define PCLK_SARADC		330
832c14736cSHeiko Stübner #define PCLK_WDT		331
842c14736cSHeiko Stübner #define PCLK_UART0		332
852c14736cSHeiko Stübner #define PCLK_UART1		333
862c14736cSHeiko Stübner #define PCLK_UART2		334
872c14736cSHeiko Stübner #define PCLK_UART3		335
882c14736cSHeiko Stübner #define PCLK_I2C0		336
892c14736cSHeiko Stübner #define PCLK_I2C1		337
902c14736cSHeiko Stübner #define PCLK_I2C2		338
912c14736cSHeiko Stübner #define PCLK_I2C3		339
922c14736cSHeiko Stübner #define PCLK_I2C4		340
932c14736cSHeiko Stübner #define PCLK_GPIO0		341
942c14736cSHeiko Stübner #define PCLK_GPIO1		342
952c14736cSHeiko Stübner #define PCLK_GPIO2		343
962c14736cSHeiko Stübner #define PCLK_GPIO3		344
972c14736cSHeiko Stübner #define PCLK_GPIO4		345
982c14736cSHeiko Stübner #define PCLK_GPIO6		346
992c14736cSHeiko Stübner #define PCLK_EFUSE		347
1002c14736cSHeiko Stübner #define PCLK_TZPC		348
1012c14736cSHeiko Stübner #define PCLK_TSADC		349
102550a1331SPaweł Jarosz #define PCLK_CPU		350
103550a1331SPaweł Jarosz #define PCLK_PERI		351
10446887082SHeiko Stuebner #define PCLK_DDRUPCTL		352
10546887082SHeiko Stuebner #define PCLK_PUBL		353
1062c14736cSHeiko Stübner 
1072c14736cSHeiko Stübner /* hclk gates */
1082c14736cSHeiko Stübner #define HCLK_SDMMC		448
1092c14736cSHeiko Stübner #define HCLK_SDIO		449
1102c14736cSHeiko Stübner #define HCLK_EMMC		450
1112c14736cSHeiko Stübner #define HCLK_OTG0		451
1122c14736cSHeiko Stübner #define HCLK_EMAC		452
1132c14736cSHeiko Stübner #define HCLK_SPDIF		453
1142c14736cSHeiko Stübner #define HCLK_I2S0		454
1152c14736cSHeiko Stübner #define HCLK_I2S1		455
1162c14736cSHeiko Stübner #define HCLK_I2S2		456
1172c14736cSHeiko Stübner #define HCLK_OTG1		457
1182c14736cSHeiko Stübner #define HCLK_HSIC		458
1192c14736cSHeiko Stübner #define HCLK_HSADC		459
1202c14736cSHeiko Stübner #define HCLK_PIDF		460
1212c14736cSHeiko Stübner #define HCLK_LCDC0		461
1222c14736cSHeiko Stübner #define HCLK_LCDC1		462
1232c14736cSHeiko Stübner #define HCLK_ROM		463
1242c14736cSHeiko Stübner #define HCLK_CIF0		464
1252c14736cSHeiko Stübner #define HCLK_IPP		465
1262c14736cSHeiko Stübner #define HCLK_RGA		466
1272c14736cSHeiko Stübner #define HCLK_NANDC0		467
128550a1331SPaweł Jarosz #define HCLK_CPU		468
129550a1331SPaweł Jarosz #define HCLK_PERI		469
1304e07533fSHeiko Stuebner #define HCLK_CIF1		470
1314e07533fSHeiko Stuebner #define HCLK_VEPU		471
1324e07533fSHeiko Stuebner #define HCLK_VDPU		472
1335f697a0eSHeiko Stuebner #define HCLK_HDMI		473
1342c14736cSHeiko Stübner 
1355f697a0eSHeiko Stuebner #define CLK_NR_CLKS		(HCLK_HDMI + 1)
1362c14736cSHeiko Stübner 
1372c14736cSHeiko Stübner /* soft-reset indices */
1382c14736cSHeiko Stübner #define SRST_MCORE		2
1392c14736cSHeiko Stübner #define SRST_CORE0		3
1402c14736cSHeiko Stübner #define SRST_CORE1		4
1412c14736cSHeiko Stübner #define SRST_MCORE_DBG		7
1422c14736cSHeiko Stübner #define SRST_CORE0_DBG		8
1432c14736cSHeiko Stübner #define SRST_CORE1_DBG		9
1442c14736cSHeiko Stübner #define SRST_CORE0_WDT		12
1452c14736cSHeiko Stübner #define SRST_CORE1_WDT		13
1462c14736cSHeiko Stübner #define SRST_STRC_SYS		14
1472c14736cSHeiko Stübner #define SRST_L2C		15
1482c14736cSHeiko Stübner 
1492c14736cSHeiko Stübner #define SRST_CPU_AHB		17
1502c14736cSHeiko Stübner #define SRST_AHB2APB		19
1512c14736cSHeiko Stübner #define SRST_DMA1		20
1522c14736cSHeiko Stübner #define SRST_INTMEM		21
1532c14736cSHeiko Stübner #define SRST_ROM		22
1542c14736cSHeiko Stübner #define SRST_SPDIF		26
1552c14736cSHeiko Stübner #define SRST_TIMER0		27
1562c14736cSHeiko Stübner #define SRST_TIMER1		28
1572c14736cSHeiko Stübner #define SRST_EFUSE		30
1582c14736cSHeiko Stübner 
1592c14736cSHeiko Stübner #define SRST_GPIO0		32
1602c14736cSHeiko Stübner #define SRST_GPIO1		33
1612c14736cSHeiko Stübner #define SRST_GPIO2		34
1622c14736cSHeiko Stübner #define SRST_GPIO3		35
1632c14736cSHeiko Stübner 
1642c14736cSHeiko Stübner #define SRST_UART0		39
1652c14736cSHeiko Stübner #define SRST_UART1		40
1662c14736cSHeiko Stübner #define SRST_UART2		41
1672c14736cSHeiko Stübner #define SRST_UART3		42
1682c14736cSHeiko Stübner #define SRST_I2C0		43
1692c14736cSHeiko Stübner #define SRST_I2C1		44
1702c14736cSHeiko Stübner #define SRST_I2C2		45
1712c14736cSHeiko Stübner #define SRST_I2C3		46
1722c14736cSHeiko Stübner #define SRST_I2C4		47
1732c14736cSHeiko Stübner 
1742c14736cSHeiko Stübner #define SRST_PWM0		48
1752c14736cSHeiko Stübner #define SRST_PWM1		49
1762c14736cSHeiko Stübner #define SRST_DAP_PO		50
1772c14736cSHeiko Stübner #define SRST_DAP		51
1782c14736cSHeiko Stübner #define SRST_DAP_SYS		52
1792c14736cSHeiko Stübner #define SRST_TPIU_ATB		53
1802c14736cSHeiko Stübner #define SRST_PMU_APB		54
1812c14736cSHeiko Stübner #define SRST_GRF		55
1822c14736cSHeiko Stübner #define SRST_PMU		56
1832c14736cSHeiko Stübner #define SRST_PERI_AXI		57
1842c14736cSHeiko Stübner #define SRST_PERI_AHB		58
1852c14736cSHeiko Stübner #define SRST_PERI_APB		59
1862c14736cSHeiko Stübner #define SRST_PERI_NIU		60
1872c14736cSHeiko Stübner #define SRST_CPU_PERI		61
1882c14736cSHeiko Stübner #define SRST_EMEM_PERI		62
1892c14736cSHeiko Stübner #define SRST_USB_PERI		63
1902c14736cSHeiko Stübner 
1912c14736cSHeiko Stübner #define SRST_DMA2		64
1922c14736cSHeiko Stübner #define SRST_SMC		65
1932c14736cSHeiko Stübner #define SRST_MAC		66
1942c14736cSHeiko Stübner #define SRST_NANC0		68
1952c14736cSHeiko Stübner #define SRST_USBOTG0		69
1962c14736cSHeiko Stübner #define SRST_USBPHY0		70
1972c14736cSHeiko Stübner #define SRST_OTGC0		71
1982c14736cSHeiko Stübner #define SRST_USBOTG1		72
1992c14736cSHeiko Stübner #define SRST_USBPHY1		73
2002c14736cSHeiko Stübner #define SRST_OTGC1		74
2012c14736cSHeiko Stübner #define SRST_HSADC		76
2022c14736cSHeiko Stübner #define SRST_PIDFILTER		77
2032c14736cSHeiko Stübner #define SRST_DDR_MSCH		79
2042c14736cSHeiko Stübner 
2052c14736cSHeiko Stübner #define SRST_TZPC		80
2062c14736cSHeiko Stübner #define SRST_SDMMC		81
2072c14736cSHeiko Stübner #define SRST_SDIO		82
2082c14736cSHeiko Stübner #define SRST_EMMC		83
2092c14736cSHeiko Stübner #define SRST_SPI0		84
2102c14736cSHeiko Stübner #define SRST_SPI1		85
2112c14736cSHeiko Stübner #define SRST_WDT		86
2122c14736cSHeiko Stübner #define SRST_SARADC		87
2132c14736cSHeiko Stübner #define SRST_DDRPHY		88
2142c14736cSHeiko Stübner #define SRST_DDRPHY_APB		89
2152c14736cSHeiko Stübner #define SRST_DDRCTL		90
2162c14736cSHeiko Stübner #define SRST_DDRCTL_APB		91
2172c14736cSHeiko Stübner #define SRST_DDRPUB		93
2182c14736cSHeiko Stübner 
2192c14736cSHeiko Stübner #define SRST_VIO0_AXI		98
2202c14736cSHeiko Stübner #define SRST_VIO0_AHB		99
2212c14736cSHeiko Stübner #define SRST_LCDC0_AXI		100
2222c14736cSHeiko Stübner #define SRST_LCDC0_AHB		101
2232c14736cSHeiko Stübner #define SRST_LCDC0_DCLK		102
2242c14736cSHeiko Stübner #define SRST_LCDC1_AXI		103
2252c14736cSHeiko Stübner #define SRST_LCDC1_AHB		104
2262c14736cSHeiko Stübner #define SRST_LCDC1_DCLK		105
2272c14736cSHeiko Stübner #define SRST_IPP_AXI		106
2282c14736cSHeiko Stübner #define SRST_IPP_AHB		107
2292c14736cSHeiko Stübner #define SRST_RGA_AXI		108
2302c14736cSHeiko Stübner #define SRST_RGA_AHB		109
2312c14736cSHeiko Stübner #define SRST_CIF0		110
2322c14736cSHeiko Stübner 
2332c14736cSHeiko Stübner #define SRST_VCODEC_AXI		112
2342c14736cSHeiko Stübner #define SRST_VCODEC_AHB		113
2352c14736cSHeiko Stübner #define SRST_VIO1_AXI		114
2362c14736cSHeiko Stübner #define SRST_VCODEC_CPU		115
2372c14736cSHeiko Stübner #define SRST_VCODEC_NIU		116
2382c14736cSHeiko Stübner #define SRST_GPU		120
2392c14736cSHeiko Stübner #define SRST_GPU_NIU		122
2402c14736cSHeiko Stübner #define SRST_TFUN_ATB		125
2412c14736cSHeiko Stübner #define SRST_TFUN_APB		126
2422c14736cSHeiko Stübner #define SRST_CTI4_APB		127
2432c14736cSHeiko Stübner 
2442c14736cSHeiko Stübner #define SRST_TPIU_APB		128
2452c14736cSHeiko Stübner #define SRST_TRACE		129
2462c14736cSHeiko Stübner #define SRST_CORE_DBG		130
2472c14736cSHeiko Stübner #define SRST_DBG_APB		131
2482c14736cSHeiko Stübner #define SRST_CTI0		132
2492c14736cSHeiko Stübner #define SRST_CTI0_APB		133
2502c14736cSHeiko Stübner #define SRST_CTI1		134
2512c14736cSHeiko Stübner #define SRST_CTI1_APB		135
2522c14736cSHeiko Stübner #define SRST_PTM_CORE0		136
2532c14736cSHeiko Stübner #define SRST_PTM_CORE1		137
2542c14736cSHeiko Stübner #define SRST_PTM0		138
2552c14736cSHeiko Stübner #define SRST_PTM0_ATB		139
2562c14736cSHeiko Stübner #define SRST_PTM1		140
2572c14736cSHeiko Stübner #define SRST_PTM1_ATB		141
2582c14736cSHeiko Stübner #define SRST_CTM		142
2592c14736cSHeiko Stübner #define SRST_TS			143
2607c8f03d5SHeiko Stuebner 
2617c8f03d5SHeiko Stuebner #endif
262