10dce5454SUlrich Hecht /* 20dce5454SUlrich Hecht * Copyright (C) 2014 Renesas Electronics Corporation 30dce5454SUlrich Hecht * Copyright 2013 Ideas On Board SPRL 40dce5454SUlrich Hecht * 50dce5454SUlrich Hecht * This program is free software; you can redistribute it and/or modify 60dce5454SUlrich Hecht * it under the terms of the GNU General Public License as published by 70dce5454SUlrich Hecht * the Free Software Foundation; either version 2 of the License, or 80dce5454SUlrich Hecht * (at your option) any later version. 90dce5454SUlrich Hecht */ 100dce5454SUlrich Hecht 110dce5454SUlrich Hecht #ifndef __DT_BINDINGS_CLOCK_R8A7794_H__ 120dce5454SUlrich Hecht #define __DT_BINDINGS_CLOCK_R8A7794_H__ 130dce5454SUlrich Hecht 140dce5454SUlrich Hecht /* CPG */ 150dce5454SUlrich Hecht #define R8A7794_CLK_MAIN 0 160dce5454SUlrich Hecht #define R8A7794_CLK_PLL0 1 170dce5454SUlrich Hecht #define R8A7794_CLK_PLL1 2 180dce5454SUlrich Hecht #define R8A7794_CLK_PLL3 3 190dce5454SUlrich Hecht #define R8A7794_CLK_LB 4 200dce5454SUlrich Hecht #define R8A7794_CLK_QSPI 5 210dce5454SUlrich Hecht #define R8A7794_CLK_SDH 6 220dce5454SUlrich Hecht #define R8A7794_CLK_SD0 7 230dce5454SUlrich Hecht #define R8A7794_CLK_Z 8 240dce5454SUlrich Hecht 250dce5454SUlrich Hecht /* MSTP0 */ 260dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF0 0 270dce5454SUlrich Hecht 280dce5454SUlrich Hecht /* MSTP1 */ 29dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_VCP0 1 30dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_VPC0 3 310dce5454SUlrich Hecht #define R8A7794_CLK_TMU1 11 323e58a542SKouei Abe #define R8A7794_CLK_3DG 12 33dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_2DDMAC 15 34dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_FDP1_0 19 350dce5454SUlrich Hecht #define R8A7794_CLK_TMU3 21 360dce5454SUlrich Hecht #define R8A7794_CLK_TMU2 22 370dce5454SUlrich Hecht #define R8A7794_CLK_CMT0 24 380dce5454SUlrich Hecht #define R8A7794_CLK_TMU0 25 39dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_VSP1_DU0 28 40dc3cf93dSYoshifumi Hosoya #define R8A7794_CLK_VSP1_S 31 410dce5454SUlrich Hecht 420dce5454SUlrich Hecht /* MSTP2 */ 430dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA2 2 440dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA1 3 450dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA0 4 460dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF2 5 470dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB0 6 480dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB1 7 490dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF1 8 500dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB2 16 510dce5454SUlrich Hecht 520dce5454SUlrich Hecht /* MSTP3 */ 530dce5454SUlrich Hecht #define R8A7794_CLK_CMT1 29 5422a9b44fSKazuya Mizuguchi #define R8A7794_CLK_USBDMAC0 30 5522a9b44fSKazuya Mizuguchi #define R8A7794_CLK_USBDMAC1 31 560dce5454SUlrich Hecht 570dce5454SUlrich Hecht /* MSTP5 */ 580dce5454SUlrich Hecht #define R8A7794_CLK_THERMAL 22 590dce5454SUlrich Hecht #define R8A7794_CLK_PWM 23 600dce5454SUlrich Hecht 610dce5454SUlrich Hecht /* MSTP7 */ 62c7bab9f9SShinobu Uehara #define R8A7794_CLK_EHCI 3 63c7bab9f9SShinobu Uehara #define R8A7794_CLK_HSUSB 4 640dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF2 13 650dce5454SUlrich Hecht #define R8A7794_CLK_SCIF5 14 660dce5454SUlrich Hecht #define R8A7794_CLK_SCIF4 15 670dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF1 16 680dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF0 17 690dce5454SUlrich Hecht #define R8A7794_CLK_SCIF3 18 700dce5454SUlrich Hecht #define R8A7794_CLK_SCIF2 19 710dce5454SUlrich Hecht #define R8A7794_CLK_SCIF1 20 720dce5454SUlrich Hecht #define R8A7794_CLK_SCIF0 21 730dce5454SUlrich Hecht 740dce5454SUlrich Hecht /* MSTP8 */ 75148ebf47SKoji Matsuoka #define R8A7794_CLK_VIN1 10 76148ebf47SKoji Matsuoka #define R8A7794_CLK_VIN0 11 770dce5454SUlrich Hecht #define R8A7794_CLK_ETHER 13 780dce5454SUlrich Hecht 790dce5454SUlrich Hecht /* MSTP9 */ 800dce5454SUlrich Hecht #define R8A7794_CLK_GPIO6 5 810dce5454SUlrich Hecht #define R8A7794_CLK_GPIO5 7 820dce5454SUlrich Hecht #define R8A7794_CLK_GPIO4 8 830dce5454SUlrich Hecht #define R8A7794_CLK_GPIO3 9 840dce5454SUlrich Hecht #define R8A7794_CLK_GPIO2 10 850dce5454SUlrich Hecht #define R8A7794_CLK_GPIO1 11 860dce5454SUlrich Hecht #define R8A7794_CLK_GPIO0 12 870dce5454SUlrich Hecht 880dce5454SUlrich Hecht /* MSTP11 */ 890dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA3 6 900dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA4 7 910dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA5 8 920dce5454SUlrich Hecht 930dce5454SUlrich Hecht #endif /* __DT_BINDINGS_CLOCK_R8A7794_H__ */ 94