10dce5454SUlrich Hecht /*
20dce5454SUlrich Hecht  * Copyright (C) 2014 Renesas Electronics Corporation
30dce5454SUlrich Hecht  * Copyright 2013 Ideas On Board SPRL
40dce5454SUlrich Hecht  *
50dce5454SUlrich Hecht  * This program is free software; you can redistribute it and/or modify
60dce5454SUlrich Hecht  * it under the terms of the GNU General Public License as published by
70dce5454SUlrich Hecht  * the Free Software Foundation; either version 2 of the License, or
80dce5454SUlrich Hecht  * (at your option) any later version.
90dce5454SUlrich Hecht  */
100dce5454SUlrich Hecht 
110dce5454SUlrich Hecht #ifndef __DT_BINDINGS_CLOCK_R8A7794_H__
120dce5454SUlrich Hecht #define __DT_BINDINGS_CLOCK_R8A7794_H__
130dce5454SUlrich Hecht 
140dce5454SUlrich Hecht /* CPG */
150dce5454SUlrich Hecht #define R8A7794_CLK_MAIN		0
160dce5454SUlrich Hecht #define R8A7794_CLK_PLL0		1
170dce5454SUlrich Hecht #define R8A7794_CLK_PLL1		2
180dce5454SUlrich Hecht #define R8A7794_CLK_PLL3		3
190dce5454SUlrich Hecht #define R8A7794_CLK_LB			4
200dce5454SUlrich Hecht #define R8A7794_CLK_QSPI		5
210dce5454SUlrich Hecht #define R8A7794_CLK_SDH			6
220dce5454SUlrich Hecht #define R8A7794_CLK_SD0			7
230dce5454SUlrich Hecht #define R8A7794_CLK_Z			8
240dce5454SUlrich Hecht 
250dce5454SUlrich Hecht /* MSTP0 */
260dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF0		0
270dce5454SUlrich Hecht 
280dce5454SUlrich Hecht /* MSTP1 */
290dce5454SUlrich Hecht #define R8A7794_CLK_TMU1		11
300dce5454SUlrich Hecht #define R8A7794_CLK_TMU3		21
310dce5454SUlrich Hecht #define R8A7794_CLK_TMU2		22
320dce5454SUlrich Hecht #define R8A7794_CLK_CMT0		24
330dce5454SUlrich Hecht #define R8A7794_CLK_TMU0		25
340dce5454SUlrich Hecht 
350dce5454SUlrich Hecht /* MSTP2 */
360dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA2		2
370dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA1		3
380dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA0		4
390dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF2		5
400dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB0		6
410dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB1		7
420dce5454SUlrich Hecht #define R8A7794_CLK_MSIOF1		8
430dce5454SUlrich Hecht #define R8A7794_CLK_SCIFB2		16
440dce5454SUlrich Hecht 
450dce5454SUlrich Hecht /* MSTP3 */
460dce5454SUlrich Hecht #define R8A7794_CLK_CMT1		29
470dce5454SUlrich Hecht 
480dce5454SUlrich Hecht /* MSTP5 */
490dce5454SUlrich Hecht #define R8A7794_CLK_THERMAL		22
500dce5454SUlrich Hecht #define R8A7794_CLK_PWM			23
510dce5454SUlrich Hecht 
520dce5454SUlrich Hecht /* MSTP7 */
530dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF2		13
540dce5454SUlrich Hecht #define R8A7794_CLK_SCIF5		14
550dce5454SUlrich Hecht #define R8A7794_CLK_SCIF4		15
560dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF1		16
570dce5454SUlrich Hecht #define R8A7794_CLK_HSCIF0		17
580dce5454SUlrich Hecht #define R8A7794_CLK_SCIF3		18
590dce5454SUlrich Hecht #define R8A7794_CLK_SCIF2		19
600dce5454SUlrich Hecht #define R8A7794_CLK_SCIF1		20
610dce5454SUlrich Hecht #define R8A7794_CLK_SCIF0		21
620dce5454SUlrich Hecht 
630dce5454SUlrich Hecht /* MSTP8 */
640dce5454SUlrich Hecht #define R8A7794_CLK_ETHER		13
650dce5454SUlrich Hecht 
660dce5454SUlrich Hecht /* MSTP9 */
670dce5454SUlrich Hecht #define R8A7794_CLK_GPIO6		5
680dce5454SUlrich Hecht #define R8A7794_CLK_GPIO5		7
690dce5454SUlrich Hecht #define R8A7794_CLK_GPIO4		8
700dce5454SUlrich Hecht #define R8A7794_CLK_GPIO3		9
710dce5454SUlrich Hecht #define R8A7794_CLK_GPIO2		10
720dce5454SUlrich Hecht #define R8A7794_CLK_GPIO1		11
730dce5454SUlrich Hecht #define R8A7794_CLK_GPIO0		12
740dce5454SUlrich Hecht 
750dce5454SUlrich Hecht /* MSTP11 */
760dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA3		6
770dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA4		7
780dce5454SUlrich Hecht #define R8A7794_CLK_SCIFA5		8
790dce5454SUlrich Hecht 
800dce5454SUlrich Hecht #endif /* __DT_BINDINGS_CLOCK_R8A7794_H__ */
81