1*a13ae5a3SVinod Koul /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2*a13ae5a3SVinod Koul /* 3*a13ae5a3SVinod Koul * Copyright (c) 2018, The Linux Foundation. All rights reserved. 4*a13ae5a3SVinod Koul * Copyright (c) 2020, Linaro Ltd. 5*a13ae5a3SVinod Koul */ 6*a13ae5a3SVinod Koul 7*a13ae5a3SVinod Koul #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H 8*a13ae5a3SVinod Koul #define _DT_BINDINGS_CLK_QCOM_GCC_SDX55_H 9*a13ae5a3SVinod Koul 10*a13ae5a3SVinod Koul #define GPLL0 3 11*a13ae5a3SVinod Koul #define GPLL0_OUT_EVEN 4 12*a13ae5a3SVinod Koul #define GPLL4 5 13*a13ae5a3SVinod Koul #define GPLL4_OUT_EVEN 6 14*a13ae5a3SVinod Koul #define GPLL5 7 15*a13ae5a3SVinod Koul #define GCC_AHB_PCIE_LINK_CLK 8 16*a13ae5a3SVinod Koul #define GCC_BLSP1_AHB_CLK 9 17*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_I2C_APPS_CLK 10 18*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC 11 19*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_SPI_APPS_CLK 12 20*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC 13 21*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_I2C_APPS_CLK 14 22*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC 15 23*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_SPI_APPS_CLK 16 24*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC 17 25*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_I2C_APPS_CLK 18 26*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC 19 27*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_SPI_APPS_CLK 20 28*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC 21 29*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_I2C_APPS_CLK 22 30*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC 23 31*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_SPI_APPS_CLK 24 32*a13ae5a3SVinod Koul #define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC 25 33*a13ae5a3SVinod Koul #define GCC_BLSP1_UART1_APPS_CLK 26 34*a13ae5a3SVinod Koul #define GCC_BLSP1_UART1_APPS_CLK_SRC 27 35*a13ae5a3SVinod Koul #define GCC_BLSP1_UART2_APPS_CLK 28 36*a13ae5a3SVinod Koul #define GCC_BLSP1_UART2_APPS_CLK_SRC 29 37*a13ae5a3SVinod Koul #define GCC_BLSP1_UART3_APPS_CLK 30 38*a13ae5a3SVinod Koul #define GCC_BLSP1_UART3_APPS_CLK_SRC 31 39*a13ae5a3SVinod Koul #define GCC_BLSP1_UART4_APPS_CLK 32 40*a13ae5a3SVinod Koul #define GCC_BLSP1_UART4_APPS_CLK_SRC 33 41*a13ae5a3SVinod Koul #define GCC_BOOT_ROM_AHB_CLK 34 42*a13ae5a3SVinod Koul #define GCC_CE1_AHB_CLK 35 43*a13ae5a3SVinod Koul #define GCC_CE1_AXI_CLK 36 44*a13ae5a3SVinod Koul #define GCC_CE1_CLK 37 45*a13ae5a3SVinod Koul #define GCC_CPUSS_AHB_CLK 38 46*a13ae5a3SVinod Koul #define GCC_CPUSS_AHB_CLK_SRC 39 47*a13ae5a3SVinod Koul #define GCC_CPUSS_GNOC_CLK 40 48*a13ae5a3SVinod Koul #define GCC_CPUSS_RBCPR_CLK 41 49*a13ae5a3SVinod Koul #define GCC_CPUSS_RBCPR_CLK_SRC 42 50*a13ae5a3SVinod Koul #define GCC_EMAC_CLK_SRC 43 51*a13ae5a3SVinod Koul #define GCC_EMAC_PTP_CLK_SRC 44 52*a13ae5a3SVinod Koul #define GCC_ETH_AXI_CLK 45 53*a13ae5a3SVinod Koul #define GCC_ETH_PTP_CLK 46 54*a13ae5a3SVinod Koul #define GCC_ETH_RGMII_CLK 47 55*a13ae5a3SVinod Koul #define GCC_ETH_SLAVE_AHB_CLK 48 56*a13ae5a3SVinod Koul #define GCC_GP1_CLK 49 57*a13ae5a3SVinod Koul #define GCC_GP1_CLK_SRC 50 58*a13ae5a3SVinod Koul #define GCC_GP2_CLK 51 59*a13ae5a3SVinod Koul #define GCC_GP2_CLK_SRC 52 60*a13ae5a3SVinod Koul #define GCC_GP3_CLK 53 61*a13ae5a3SVinod Koul #define GCC_GP3_CLK_SRC 54 62*a13ae5a3SVinod Koul #define GCC_PCIE_0_CLKREF_CLK 55 63*a13ae5a3SVinod Koul #define GCC_PCIE_AUX_CLK 56 64*a13ae5a3SVinod Koul #define GCC_PCIE_AUX_PHY_CLK_SRC 57 65*a13ae5a3SVinod Koul #define GCC_PCIE_CFG_AHB_CLK 58 66*a13ae5a3SVinod Koul #define GCC_PCIE_MSTR_AXI_CLK 59 67*a13ae5a3SVinod Koul #define GCC_PCIE_PIPE_CLK 60 68*a13ae5a3SVinod Koul #define GCC_PCIE_RCHNG_PHY_CLK 61 69*a13ae5a3SVinod Koul #define GCC_PCIE_RCHNG_PHY_CLK_SRC 62 70*a13ae5a3SVinod Koul #define GCC_PCIE_SLEEP_CLK 63 71*a13ae5a3SVinod Koul #define GCC_PCIE_SLV_AXI_CLK 64 72*a13ae5a3SVinod Koul #define GCC_PCIE_SLV_Q2A_AXI_CLK 65 73*a13ae5a3SVinod Koul #define GCC_PDM2_CLK 66 74*a13ae5a3SVinod Koul #define GCC_PDM2_CLK_SRC 67 75*a13ae5a3SVinod Koul #define GCC_PDM_AHB_CLK 68 76*a13ae5a3SVinod Koul #define GCC_PDM_XO4_CLK 69 77*a13ae5a3SVinod Koul #define GCC_SDCC1_AHB_CLK 70 78*a13ae5a3SVinod Koul #define GCC_SDCC1_APPS_CLK 71 79*a13ae5a3SVinod Koul #define GCC_SDCC1_APPS_CLK_SRC 72 80*a13ae5a3SVinod Koul #define GCC_SYS_NOC_CPUSS_AHB_CLK 73 81*a13ae5a3SVinod Koul #define GCC_USB30_MASTER_CLK 74 82*a13ae5a3SVinod Koul #define GCC_USB30_MASTER_CLK_SRC 75 83*a13ae5a3SVinod Koul #define GCC_USB30_MOCK_UTMI_CLK 76 84*a13ae5a3SVinod Koul #define GCC_USB30_MOCK_UTMI_CLK_SRC 77 85*a13ae5a3SVinod Koul #define GCC_USB30_MSTR_AXI_CLK 78 86*a13ae5a3SVinod Koul #define GCC_USB30_SLEEP_CLK 79 87*a13ae5a3SVinod Koul #define GCC_USB30_SLV_AHB_CLK 80 88*a13ae5a3SVinod Koul #define GCC_USB3_PHY_AUX_CLK 81 89*a13ae5a3SVinod Koul #define GCC_USB3_PHY_AUX_CLK_SRC 82 90*a13ae5a3SVinod Koul #define GCC_USB3_PHY_PIPE_CLK 83 91*a13ae5a3SVinod Koul #define GCC_USB3_PRIM_CLKREF_CLK 84 92*a13ae5a3SVinod Koul #define GCC_USB_PHY_CFG_AHB2PHY_CLK 85 93*a13ae5a3SVinod Koul #define GCC_XO_DIV4_CLK 86 94*a13ae5a3SVinod Koul #define GCC_XO_PCIE_LINK_CLK 87 95*a13ae5a3SVinod Koul 96*a13ae5a3SVinod Koul #define GCC_EMAC_BCR 0 97*a13ae5a3SVinod Koul #define GCC_PCIE_BCR 1 98*a13ae5a3SVinod Koul #define GCC_PCIE_LINK_DOWN_BCR 2 99*a13ae5a3SVinod Koul #define GCC_PCIE_NOCSR_COM_PHY_BCR 3 100*a13ae5a3SVinod Koul #define GCC_PCIE_PHY_BCR 4 101*a13ae5a3SVinod Koul #define GCC_PCIE_PHY_CFG_AHB_BCR 5 102*a13ae5a3SVinod Koul #define GCC_PCIE_PHY_COM_BCR 6 103*a13ae5a3SVinod Koul #define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR 7 104*a13ae5a3SVinod Koul #define GCC_PDM_BCR 8 105*a13ae5a3SVinod Koul #define GCC_QUSB2PHY_BCR 9 106*a13ae5a3SVinod Koul #define GCC_TCSR_PCIE_BCR 10 107*a13ae5a3SVinod Koul #define GCC_USB30_BCR 11 108*a13ae5a3SVinod Koul #define GCC_USB3_PHY_BCR 12 109*a13ae5a3SVinod Koul #define GCC_USB3PHY_PHY_BCR 13 110*a13ae5a3SVinod Koul #define GCC_USB_PHY_CFG_AHB2PHY_BCR 14 111*a13ae5a3SVinod Koul 112*a13ae5a3SVinod Koul #endif 113