15ba568f5SDamien Le Moal /* SPDX-License-Identifier: GPL-2.0-or-later */ 25ba568f5SDamien Le Moal /* 35ba568f5SDamien Le Moal * Copyright (C) 2019-20 Sean Anderson <seanga2@gmail.com> 45ba568f5SDamien Le Moal * Copyright (c) 2020 Western Digital Corporation or its affiliates. 55ba568f5SDamien Le Moal */ 6*0c797d2cSDamien Le Moal #ifndef CLOCK_K210_CLK_H 7*0c797d2cSDamien Le Moal #define CLOCK_K210_CLK_H 85ba568f5SDamien Le Moal 95ba568f5SDamien Le Moal /* 10*0c797d2cSDamien Le Moal * Kendryte K210 SoC clock identifiers (arbitrary values). 115ba568f5SDamien Le Moal */ 125ba568f5SDamien Le Moal #define K210_CLK_CPU 0 13*0c797d2cSDamien Le Moal #define K210_CLK_SRAM0 1 14*0c797d2cSDamien Le Moal #define K210_CLK_SRAM1 2 15*0c797d2cSDamien Le Moal #define K210_CLK_AI 3 16*0c797d2cSDamien Le Moal #define K210_CLK_DMA 4 17*0c797d2cSDamien Le Moal #define K210_CLK_FFT 5 18*0c797d2cSDamien Le Moal #define K210_CLK_ROM 6 19*0c797d2cSDamien Le Moal #define K210_CLK_DVP 7 20*0c797d2cSDamien Le Moal #define K210_CLK_APB0 8 21*0c797d2cSDamien Le Moal #define K210_CLK_APB1 9 22*0c797d2cSDamien Le Moal #define K210_CLK_APB2 10 23*0c797d2cSDamien Le Moal #define K210_CLK_I2S0 11 24*0c797d2cSDamien Le Moal #define K210_CLK_I2S1 12 25*0c797d2cSDamien Le Moal #define K210_CLK_I2S2 13 26*0c797d2cSDamien Le Moal #define K210_CLK_I2S0_M 14 27*0c797d2cSDamien Le Moal #define K210_CLK_I2S1_M 15 28*0c797d2cSDamien Le Moal #define K210_CLK_I2S2_M 16 29*0c797d2cSDamien Le Moal #define K210_CLK_WDT0 17 30*0c797d2cSDamien Le Moal #define K210_CLK_WDT1 18 31*0c797d2cSDamien Le Moal #define K210_CLK_SPI0 19 32*0c797d2cSDamien Le Moal #define K210_CLK_SPI1 20 33*0c797d2cSDamien Le Moal #define K210_CLK_SPI2 21 34*0c797d2cSDamien Le Moal #define K210_CLK_I2C0 22 35*0c797d2cSDamien Le Moal #define K210_CLK_I2C1 23 36*0c797d2cSDamien Le Moal #define K210_CLK_I2C2 24 37*0c797d2cSDamien Le Moal #define K210_CLK_SPI3 25 38*0c797d2cSDamien Le Moal #define K210_CLK_TIMER0 26 39*0c797d2cSDamien Le Moal #define K210_CLK_TIMER1 27 40*0c797d2cSDamien Le Moal #define K210_CLK_TIMER2 28 41*0c797d2cSDamien Le Moal #define K210_CLK_GPIO 29 42*0c797d2cSDamien Le Moal #define K210_CLK_UART1 30 43*0c797d2cSDamien Le Moal #define K210_CLK_UART2 31 44*0c797d2cSDamien Le Moal #define K210_CLK_UART3 32 45*0c797d2cSDamien Le Moal #define K210_CLK_FPIOA 33 46*0c797d2cSDamien Le Moal #define K210_CLK_SHA 34 47*0c797d2cSDamien Le Moal #define K210_CLK_AES 35 48*0c797d2cSDamien Le Moal #define K210_CLK_OTP 36 49*0c797d2cSDamien Le Moal #define K210_CLK_RTC 37 505ba568f5SDamien Le Moal 51*0c797d2cSDamien Le Moal #define K210_NUM_CLKS 38 52*0c797d2cSDamien Le Moal 53*0c797d2cSDamien Le Moal #endif /* CLOCK_K210_CLK_H */ 54