19c92ab61SThomas Gleixner /* SPDX-License-Identifier: GPL-2.0-only */ 2f7018c21STomi Valkeinen /* 3f7018c21STomi Valkeinen * GOVR registers list for WM8505 chips 4f7018c21STomi Valkeinen * 5f7018c21STomi Valkeinen * Copyright (C) 2010 Ed Spiridonov <edo.rus@gmail.com> 6f7018c21STomi Valkeinen * Based on VIA/WonderMedia wm8510-govrh-reg.h 7f7018c21STomi Valkeinen * http://github.com/projectgus/kernel_wm8505/blob/wm8505_2.6.29/ 8f7018c21STomi Valkeinen * drivers/video/wmt/register/wm8510/wm8510-govrh-reg.h 9f7018c21STomi Valkeinen */ 10f7018c21STomi Valkeinen 11f7018c21STomi Valkeinen #ifndef _WM8505FB_REGS_H 12f7018c21STomi Valkeinen #define _WM8505FB_REGS_H 13f7018c21STomi Valkeinen 14f7018c21STomi Valkeinen /* 15f7018c21STomi Valkeinen * Color space select register, default value 0x1c 16f7018c21STomi Valkeinen * BIT0 GOVRH_DVO_YUV2RGB_ENABLE 17f7018c21STomi Valkeinen * BIT1 GOVRH_VGA_YUV2RGB_ENABLE 18f7018c21STomi Valkeinen * BIT2 GOVRH_RGB_MODE 19f7018c21STomi Valkeinen * BIT3 GOVRH_DAC_CLKINV 20f7018c21STomi Valkeinen * BIT4 GOVRH_BLANK_ZERO 21f7018c21STomi Valkeinen */ 22f7018c21STomi Valkeinen #define WMT_GOVR_COLORSPACE 0x1e4 23f7018c21STomi Valkeinen /* 24f7018c21STomi Valkeinen * Another colorspace select register, default value 1 25f7018c21STomi Valkeinen * BIT0 GOVRH_DVO_RGB 26f7018c21STomi Valkeinen * BIT1 GOVRH_DVO_YUV422 27f7018c21STomi Valkeinen */ 28f7018c21STomi Valkeinen #define WMT_GOVR_COLORSPACE1 0x30 29f7018c21STomi Valkeinen 30f7018c21STomi Valkeinen #define WMT_GOVR_CONTRAST 0x1b8 31f7018c21STomi Valkeinen #define WMT_GOVR_BRGHTNESS 0x1bc /* incompatible with RGB? */ 32f7018c21STomi Valkeinen 33f7018c21STomi Valkeinen /* Framubeffer address */ 34f7018c21STomi Valkeinen #define WMT_GOVR_FBADDR 0x90 35f7018c21STomi Valkeinen #define WMT_GOVR_FBADDR1 0x94 /* UV offset in YUV mode */ 36f7018c21STomi Valkeinen 37f7018c21STomi Valkeinen /* Offset of visible window */ 38f7018c21STomi Valkeinen #define WMT_GOVR_XPAN 0xa4 39f7018c21STomi Valkeinen #define WMT_GOVR_YPAN 0xa0 40f7018c21STomi Valkeinen 41f7018c21STomi Valkeinen #define WMT_GOVR_XRES 0x98 42f7018c21STomi Valkeinen #define WMT_GOVR_XRES_VIRTUAL 0x9c 43f7018c21STomi Valkeinen 44f7018c21STomi Valkeinen #define WMT_GOVR_MIF_ENABLE 0x80 45f7018c21STomi Valkeinen #define WMT_GOVR_FHI 0xa8 46f7018c21STomi Valkeinen #define WMT_GOVR_REG_UPDATE 0xe4 47f7018c21STomi Valkeinen 48f7018c21STomi Valkeinen /* 49f7018c21STomi Valkeinen * BIT0 GOVRH_DVO_OUTWIDTH 50f7018c21STomi Valkeinen * BIT1 GOVRH_DVO_SYNC_POLAR 51f7018c21STomi Valkeinen * BIT2 GOVRH_DVO_ENABLE 52f7018c21STomi Valkeinen */ 53f7018c21STomi Valkeinen #define WMT_GOVR_DVO_SET 0x148 54f7018c21STomi Valkeinen 55f7018c21STomi Valkeinen /* Timing generator? */ 56f7018c21STomi Valkeinen #define WMT_GOVR_TG 0x100 57f7018c21STomi Valkeinen 58f7018c21STomi Valkeinen /* Timings */ 59f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_H_ALL 0x108 60f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_V_ALL 0x10c 61f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_V_START 0x110 62f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_V_END 0x114 63f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_H_START 0x118 64f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_H_END 0x11c 65f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_V_SYNC 0x128 66f7018c21STomi Valkeinen #define WMT_GOVR_TIMING_H_SYNC 0x12c 67f7018c21STomi Valkeinen 68f7018c21STomi Valkeinen #endif /* _WM8505FB_REGS_H */ 69