164b70da0SThomas Gleixner // SPDX-License-Identifier: GPL-2.0-or-later
2f7018c21STomi Valkeinen /*
3f7018c21STomi Valkeinen * Copyright 1998-2008 VIA Technologies, Inc. All Rights Reserved.
4f7018c21STomi Valkeinen * Copyright 2001-2008 S3 Graphics, Inc. All Rights Reserved.
5f7018c21STomi Valkeinen
6f7018c21STomi Valkeinen */
7f7018c21STomi Valkeinen #include <linux/via-core.h>
8f7018c21STomi Valkeinen #include <linux/via_i2c.h>
9f7018c21STomi Valkeinen #include "global.h"
10f7018c21STomi Valkeinen
11f7018c21STomi Valkeinen static void tmds_register_write(int index, u8 data);
12f7018c21STomi Valkeinen static int tmds_register_read(int index);
13f7018c21STomi Valkeinen static int tmds_register_read_bytes(int index, u8 *buff, int buff_len);
14f7018c21STomi Valkeinen static void dvi_get_panel_size_from_DDCv1(
15f7018c21STomi Valkeinen struct tmds_chip_information *tmds_chip,
16f7018c21STomi Valkeinen struct tmds_setting_information *tmds_setting);
17f7018c21STomi Valkeinen static int viafb_dvi_query_EDID(void);
18f7018c21STomi Valkeinen
check_tmds_chip(int device_id_subaddr,int device_id)19f7018c21STomi Valkeinen static inline bool check_tmds_chip(int device_id_subaddr, int device_id)
20f7018c21STomi Valkeinen {
21f7018c21STomi Valkeinen return tmds_register_read(device_id_subaddr) == device_id;
22f7018c21STomi Valkeinen }
23f7018c21STomi Valkeinen
viafb_init_dvi_size(struct tmds_chip_information * tmds_chip,struct tmds_setting_information * tmds_setting)24f7018c21STomi Valkeinen void viafb_init_dvi_size(struct tmds_chip_information *tmds_chip,
25f7018c21STomi Valkeinen struct tmds_setting_information *tmds_setting)
26f7018c21STomi Valkeinen {
27f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "viafb_init_dvi_size()\n");
28f7018c21STomi Valkeinen
29f7018c21STomi Valkeinen viafb_dvi_sense();
30f7018c21STomi Valkeinen if (viafb_dvi_query_EDID() == 1)
31f7018c21STomi Valkeinen dvi_get_panel_size_from_DDCv1(tmds_chip, tmds_setting);
32f7018c21STomi Valkeinen
33f7018c21STomi Valkeinen return;
34f7018c21STomi Valkeinen }
35f7018c21STomi Valkeinen
viafb_tmds_trasmitter_identify(void)36f7018c21STomi Valkeinen bool viafb_tmds_trasmitter_identify(void)
37f7018c21STomi Valkeinen {
38f7018c21STomi Valkeinen unsigned char sr2a = 0, sr1e = 0, sr3e = 0;
39f7018c21STomi Valkeinen
40f7018c21STomi Valkeinen /* Turn on ouputting pad */
41f7018c21STomi Valkeinen switch (viaparinfo->chip_info->gfx_chip_name) {
42f7018c21STomi Valkeinen case UNICHROME_K8M890:
43f7018c21STomi Valkeinen /*=* DFP Low Pad on *=*/
44f7018c21STomi Valkeinen sr2a = viafb_read_reg(VIASR, SR2A);
45f7018c21STomi Valkeinen viafb_write_reg_mask(SR2A, VIASR, 0x03, BIT0 + BIT1);
46f7018c21STomi Valkeinen break;
47f7018c21STomi Valkeinen
48f7018c21STomi Valkeinen case UNICHROME_P4M900:
49f7018c21STomi Valkeinen case UNICHROME_P4M890:
50f7018c21STomi Valkeinen /* DFP Low Pad on */
51f7018c21STomi Valkeinen sr2a = viafb_read_reg(VIASR, SR2A);
52f7018c21STomi Valkeinen viafb_write_reg_mask(SR2A, VIASR, 0x03, BIT0 + BIT1);
53f7018c21STomi Valkeinen /* DVP0 Pad on */
54f7018c21STomi Valkeinen sr1e = viafb_read_reg(VIASR, SR1E);
55f7018c21STomi Valkeinen viafb_write_reg_mask(SR1E, VIASR, 0xC0, BIT6 + BIT7);
56f7018c21STomi Valkeinen break;
57f7018c21STomi Valkeinen
58f7018c21STomi Valkeinen default:
59f7018c21STomi Valkeinen /* DVP0/DVP1 Pad on */
60f7018c21STomi Valkeinen sr1e = viafb_read_reg(VIASR, SR1E);
61f7018c21STomi Valkeinen viafb_write_reg_mask(SR1E, VIASR, 0xF0, BIT4 +
62f7018c21STomi Valkeinen BIT5 + BIT6 + BIT7);
63f7018c21STomi Valkeinen /* SR3E[1]Multi-function selection:
64f7018c21STomi Valkeinen 0 = Emulate I2C and DDC bus by GPIO2/3/4. */
65f7018c21STomi Valkeinen sr3e = viafb_read_reg(VIASR, SR3E);
66f7018c21STomi Valkeinen viafb_write_reg_mask(SR3E, VIASR, 0x0, BIT5);
67f7018c21STomi Valkeinen break;
68f7018c21STomi Valkeinen }
69f7018c21STomi Valkeinen
70f7018c21STomi Valkeinen /* Check for VT1632: */
71f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.tmds_chip_name = VT1632_TMDS;
72f7018c21STomi Valkeinen viaparinfo->chip_info->
73f7018c21STomi Valkeinen tmds_chip_info.tmds_chip_slave_addr = VT1632_TMDS_I2C_ADDR;
74f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.i2c_port = VIA_PORT_31;
75f7018c21STomi Valkeinen if (check_tmds_chip(VT1632_DEVICE_ID_REG, VT1632_DEVICE_ID)) {
76f7018c21STomi Valkeinen /*
77f7018c21STomi Valkeinen * Currently only support 12bits,dual edge,add 24bits mode later
78f7018c21STomi Valkeinen */
79f7018c21STomi Valkeinen tmds_register_write(0x08, 0x3b);
80f7018c21STomi Valkeinen
81f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n VT1632 TMDS ! \n");
82f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n %2d",
83f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.tmds_chip_name);
84f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n %2d",
85f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.i2c_port);
86f7018c21STomi Valkeinen return true;
87f7018c21STomi Valkeinen } else {
88f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.i2c_port = VIA_PORT_2C;
89f7018c21STomi Valkeinen if (check_tmds_chip(VT1632_DEVICE_ID_REG, VT1632_DEVICE_ID)) {
90f7018c21STomi Valkeinen tmds_register_write(0x08, 0x3b);
91f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n VT1632 TMDS ! \n");
92f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n %2d",
93f7018c21STomi Valkeinen viaparinfo->chip_info->
94f7018c21STomi Valkeinen tmds_chip_info.tmds_chip_name);
95f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n %2d",
96f7018c21STomi Valkeinen viaparinfo->chip_info->
97f7018c21STomi Valkeinen tmds_chip_info.i2c_port);
98f7018c21STomi Valkeinen return true;
99f7018c21STomi Valkeinen }
100f7018c21STomi Valkeinen }
101f7018c21STomi Valkeinen
102f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.tmds_chip_name = INTEGRATED_TMDS;
103f7018c21STomi Valkeinen
104f7018c21STomi Valkeinen if ((viaparinfo->chip_info->gfx_chip_name == UNICHROME_CX700) &&
105f7018c21STomi Valkeinen ((viafb_display_hardware_layout == HW_LAYOUT_DVI_ONLY) ||
106f7018c21STomi Valkeinen (viafb_display_hardware_layout == HW_LAYOUT_LCD_DVI))) {
107f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n Integrated TMDS ! \n");
108f7018c21STomi Valkeinen return true;
109f7018c21STomi Valkeinen }
110f7018c21STomi Valkeinen
111f7018c21STomi Valkeinen switch (viaparinfo->chip_info->gfx_chip_name) {
112f7018c21STomi Valkeinen case UNICHROME_K8M890:
113f7018c21STomi Valkeinen viafb_write_reg(SR2A, VIASR, sr2a);
114f7018c21STomi Valkeinen break;
115f7018c21STomi Valkeinen
116f7018c21STomi Valkeinen case UNICHROME_P4M900:
117f7018c21STomi Valkeinen case UNICHROME_P4M890:
118f7018c21STomi Valkeinen viafb_write_reg(SR2A, VIASR, sr2a);
119f7018c21STomi Valkeinen viafb_write_reg(SR1E, VIASR, sr1e);
120f7018c21STomi Valkeinen break;
121f7018c21STomi Valkeinen
122f7018c21STomi Valkeinen default:
123f7018c21STomi Valkeinen viafb_write_reg(SR1E, VIASR, sr1e);
124f7018c21STomi Valkeinen viafb_write_reg(SR3E, VIASR, sr3e);
125f7018c21STomi Valkeinen break;
126f7018c21STomi Valkeinen }
127f7018c21STomi Valkeinen
128f7018c21STomi Valkeinen viaparinfo->chip_info->
129f7018c21STomi Valkeinen tmds_chip_info.tmds_chip_name = NON_TMDS_TRANSMITTER;
130f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.
131f7018c21STomi Valkeinen tmds_chip_slave_addr = VT1632_TMDS_I2C_ADDR;
132f7018c21STomi Valkeinen return false;
133f7018c21STomi Valkeinen }
134f7018c21STomi Valkeinen
tmds_register_write(int index,u8 data)135f7018c21STomi Valkeinen static void tmds_register_write(int index, u8 data)
136f7018c21STomi Valkeinen {
137f7018c21STomi Valkeinen viafb_i2c_writebyte(viaparinfo->chip_info->tmds_chip_info.i2c_port,
138f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.tmds_chip_slave_addr,
139f7018c21STomi Valkeinen index, data);
140f7018c21STomi Valkeinen }
141f7018c21STomi Valkeinen
tmds_register_read(int index)142f7018c21STomi Valkeinen static int tmds_register_read(int index)
143f7018c21STomi Valkeinen {
144f7018c21STomi Valkeinen u8 data;
145f7018c21STomi Valkeinen
146f7018c21STomi Valkeinen viafb_i2c_readbyte(viaparinfo->chip_info->tmds_chip_info.i2c_port,
147f7018c21STomi Valkeinen (u8) viaparinfo->chip_info->tmds_chip_info.tmds_chip_slave_addr,
148f7018c21STomi Valkeinen (u8) index, &data);
149f7018c21STomi Valkeinen return data;
150f7018c21STomi Valkeinen }
151f7018c21STomi Valkeinen
tmds_register_read_bytes(int index,u8 * buff,int buff_len)152f7018c21STomi Valkeinen static int tmds_register_read_bytes(int index, u8 *buff, int buff_len)
153f7018c21STomi Valkeinen {
154f7018c21STomi Valkeinen viafb_i2c_readbytes(viaparinfo->chip_info->tmds_chip_info.i2c_port,
155f7018c21STomi Valkeinen (u8) viaparinfo->chip_info->tmds_chip_info.tmds_chip_slave_addr,
156f7018c21STomi Valkeinen (u8) index, buff, buff_len);
157f7018c21STomi Valkeinen return 0;
158f7018c21STomi Valkeinen }
159f7018c21STomi Valkeinen
160f7018c21STomi Valkeinen /* DVI Set Mode */
viafb_dvi_set_mode(const struct fb_var_screeninfo * var,u16 cxres,u16 cyres,int iga)161f7018c21STomi Valkeinen void viafb_dvi_set_mode(const struct fb_var_screeninfo *var,
162f7018c21STomi Valkeinen u16 cxres, u16 cyres, int iga)
163f7018c21STomi Valkeinen {
164f7018c21STomi Valkeinen struct fb_var_screeninfo dvi_var = *var;
165f7018c21STomi Valkeinen const struct fb_videomode *rb_mode;
166f7018c21STomi Valkeinen int maxPixelClock;
167f7018c21STomi Valkeinen
168f7018c21STomi Valkeinen maxPixelClock = viaparinfo->shared->tmds_setting_info.max_pixel_clock;
169f7018c21STomi Valkeinen if (maxPixelClock && PICOS2KHZ(var->pixclock) / 1000 > maxPixelClock) {
170f7018c21STomi Valkeinen rb_mode = viafb_get_best_rb_mode(var->xres, var->yres, 60);
171f7018c21STomi Valkeinen if (rb_mode)
172f7018c21STomi Valkeinen viafb_fill_var_timing_info(&dvi_var, rb_mode);
173f7018c21STomi Valkeinen }
174f7018c21STomi Valkeinen
175f7018c21STomi Valkeinen viafb_fill_crtc_timing(&dvi_var, cxres, cyres, iga);
176f7018c21STomi Valkeinen }
177f7018c21STomi Valkeinen
178f7018c21STomi Valkeinen /* Sense DVI Connector */
viafb_dvi_sense(void)179f7018c21STomi Valkeinen int viafb_dvi_sense(void)
180f7018c21STomi Valkeinen {
181f7018c21STomi Valkeinen u8 RegSR1E = 0, RegSR3E = 0, RegCR6B = 0, RegCR91 = 0,
182f7018c21STomi Valkeinen RegCR93 = 0, RegCR9B = 0, data;
183f7018c21STomi Valkeinen int ret = false;
184f7018c21STomi Valkeinen
185f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "viafb_dvi_sense!!\n");
186f7018c21STomi Valkeinen
187f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266) {
188f7018c21STomi Valkeinen /* DI1 Pad on */
189f7018c21STomi Valkeinen RegSR1E = viafb_read_reg(VIASR, SR1E);
190f7018c21STomi Valkeinen viafb_write_reg(SR1E, VIASR, RegSR1E | 0x30);
191f7018c21STomi Valkeinen
192f7018c21STomi Valkeinen /* CR6B[0]VCK Input Selection: 1 = External clock. */
193f7018c21STomi Valkeinen RegCR6B = viafb_read_reg(VIACR, CR6B);
194f7018c21STomi Valkeinen viafb_write_reg(CR6B, VIACR, RegCR6B | 0x08);
195f7018c21STomi Valkeinen
196f7018c21STomi Valkeinen /* CR91[4] VDD On [3] Data On [2] VEE On [1] Back Light Off
197f7018c21STomi Valkeinen [0] Software Control Power Sequence */
198f7018c21STomi Valkeinen RegCR91 = viafb_read_reg(VIACR, CR91);
199f7018c21STomi Valkeinen viafb_write_reg(CR91, VIACR, 0x1D);
200f7018c21STomi Valkeinen
201f7018c21STomi Valkeinen /* CR93[7] DI1 Data Source Selection: 1 = DSP2.
202f7018c21STomi Valkeinen CR93[5] DI1 Clock Source: 1 = internal.
203f7018c21STomi Valkeinen CR93[4] DI1 Clock Polarity.
204f7018c21STomi Valkeinen CR93[3:1] DI1 Clock Adjust. CR93[0] DI1 enable */
205f7018c21STomi Valkeinen RegCR93 = viafb_read_reg(VIACR, CR93);
206f7018c21STomi Valkeinen viafb_write_reg(CR93, VIACR, 0x01);
207f7018c21STomi Valkeinen } else {
208f7018c21STomi Valkeinen /* DVP0/DVP1 Pad on */
209f7018c21STomi Valkeinen RegSR1E = viafb_read_reg(VIASR, SR1E);
210f7018c21STomi Valkeinen viafb_write_reg(SR1E, VIASR, RegSR1E | 0xF0);
211f7018c21STomi Valkeinen
212f7018c21STomi Valkeinen /* SR3E[1]Multi-function selection:
213f7018c21STomi Valkeinen 0 = Emulate I2C and DDC bus by GPIO2/3/4. */
214f7018c21STomi Valkeinen RegSR3E = viafb_read_reg(VIASR, SR3E);
215f7018c21STomi Valkeinen viafb_write_reg(SR3E, VIASR, RegSR3E & (~0x20));
216f7018c21STomi Valkeinen
217f7018c21STomi Valkeinen /* CR91[4] VDD On [3] Data On [2] VEE On [1] Back Light Off
218f7018c21STomi Valkeinen [0] Software Control Power Sequence */
219f7018c21STomi Valkeinen RegCR91 = viafb_read_reg(VIACR, CR91);
220f7018c21STomi Valkeinen viafb_write_reg(CR91, VIACR, 0x1D);
221f7018c21STomi Valkeinen
222f7018c21STomi Valkeinen /*CR9B[4] DVP1 Data Source Selection: 1 = From secondary
223f7018c21STomi Valkeinen display.CR9B[2:0] DVP1 Clock Adjust */
224f7018c21STomi Valkeinen RegCR9B = viafb_read_reg(VIACR, CR9B);
225f7018c21STomi Valkeinen viafb_write_reg(CR9B, VIACR, 0x01);
226f7018c21STomi Valkeinen }
227f7018c21STomi Valkeinen
228f7018c21STomi Valkeinen data = (u8) tmds_register_read(0x09);
229f7018c21STomi Valkeinen if (data & 0x04)
230f7018c21STomi Valkeinen ret = true;
231f7018c21STomi Valkeinen
232f7018c21STomi Valkeinen if (ret == false) {
233f7018c21STomi Valkeinen if (viafb_dvi_query_EDID())
234f7018c21STomi Valkeinen ret = true;
235f7018c21STomi Valkeinen }
236f7018c21STomi Valkeinen
237f7018c21STomi Valkeinen /* Restore status */
238f7018c21STomi Valkeinen viafb_write_reg(SR1E, VIASR, RegSR1E);
239f7018c21STomi Valkeinen viafb_write_reg(CR91, VIACR, RegCR91);
240f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266) {
241f7018c21STomi Valkeinen viafb_write_reg(CR6B, VIACR, RegCR6B);
242f7018c21STomi Valkeinen viafb_write_reg(CR93, VIACR, RegCR93);
243f7018c21STomi Valkeinen } else {
244f7018c21STomi Valkeinen viafb_write_reg(SR3E, VIASR, RegSR3E);
245f7018c21STomi Valkeinen viafb_write_reg(CR9B, VIACR, RegCR9B);
246f7018c21STomi Valkeinen }
247f7018c21STomi Valkeinen
248f7018c21STomi Valkeinen return ret;
249f7018c21STomi Valkeinen }
250f7018c21STomi Valkeinen
251f7018c21STomi Valkeinen /* Query Flat Panel's EDID Table Version Through DVI Connector */
viafb_dvi_query_EDID(void)252f7018c21STomi Valkeinen static int viafb_dvi_query_EDID(void)
253f7018c21STomi Valkeinen {
254f7018c21STomi Valkeinen u8 data0, data1;
255f7018c21STomi Valkeinen int restore;
256f7018c21STomi Valkeinen
257f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "viafb_dvi_query_EDID!!\n");
258f7018c21STomi Valkeinen
259f7018c21STomi Valkeinen restore = viaparinfo->chip_info->tmds_chip_info.tmds_chip_slave_addr;
260f7018c21STomi Valkeinen viaparinfo->chip_info->tmds_chip_info.tmds_chip_slave_addr = 0xA0;
261f7018c21STomi Valkeinen
262f7018c21STomi Valkeinen data0 = (u8) tmds_register_read(0x00);
263f7018c21STomi Valkeinen data1 = (u8) tmds_register_read(0x01);
264f7018c21STomi Valkeinen if ((data0 == 0) && (data1 == 0xFF)) {
265f7018c21STomi Valkeinen viaparinfo->chip_info->
266f7018c21STomi Valkeinen tmds_chip_info.tmds_chip_slave_addr = restore;
267f7018c21STomi Valkeinen return EDID_VERSION_1; /* Found EDID1 Table */
268f7018c21STomi Valkeinen }
269f7018c21STomi Valkeinen
270f7018c21STomi Valkeinen return false;
271f7018c21STomi Valkeinen }
272f7018c21STomi Valkeinen
273f7018c21STomi Valkeinen /* Get Panel Size Using EDID1 Table */
dvi_get_panel_size_from_DDCv1(struct tmds_chip_information * tmds_chip,struct tmds_setting_information * tmds_setting)274f7018c21STomi Valkeinen static void dvi_get_panel_size_from_DDCv1(
275f7018c21STomi Valkeinen struct tmds_chip_information *tmds_chip,
276f7018c21STomi Valkeinen struct tmds_setting_information *tmds_setting)
277f7018c21STomi Valkeinen {
278f7018c21STomi Valkeinen int i, restore;
279f7018c21STomi Valkeinen unsigned char EDID_DATA[18];
280f7018c21STomi Valkeinen
281f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "\n dvi_get_panel_size_from_DDCv1 \n");
282f7018c21STomi Valkeinen
283f7018c21STomi Valkeinen restore = tmds_chip->tmds_chip_slave_addr;
284f7018c21STomi Valkeinen tmds_chip->tmds_chip_slave_addr = 0xA0;
285f7018c21STomi Valkeinen for (i = 0x25; i < 0x6D; i++) {
286f7018c21STomi Valkeinen switch (i) {
287f7018c21STomi Valkeinen case 0x36:
288f7018c21STomi Valkeinen case 0x48:
289f7018c21STomi Valkeinen case 0x5A:
290f7018c21STomi Valkeinen case 0x6C:
291f7018c21STomi Valkeinen tmds_register_read_bytes(i, EDID_DATA, 10);
292f7018c21STomi Valkeinen if (!(EDID_DATA[0] || EDID_DATA[1])) {
293f7018c21STomi Valkeinen /* The first two byte must be zero. */
294f7018c21STomi Valkeinen if (EDID_DATA[3] == 0xFD) {
295f7018c21STomi Valkeinen /* To get max pixel clock. */
296f7018c21STomi Valkeinen tmds_setting->max_pixel_clock =
297f7018c21STomi Valkeinen EDID_DATA[9] * 10;
298f7018c21STomi Valkeinen }
299f7018c21STomi Valkeinen }
300f7018c21STomi Valkeinen break;
301f7018c21STomi Valkeinen
302f7018c21STomi Valkeinen default:
303f7018c21STomi Valkeinen break;
304f7018c21STomi Valkeinen }
305f7018c21STomi Valkeinen }
306f7018c21STomi Valkeinen
307f7018c21STomi Valkeinen DEBUG_MSG(KERN_INFO "DVI max pixelclock = %d\n",
308f7018c21STomi Valkeinen tmds_setting->max_pixel_clock);
309f7018c21STomi Valkeinen tmds_chip->tmds_chip_slave_addr = restore;
310f7018c21STomi Valkeinen }
311f7018c21STomi Valkeinen
312f7018c21STomi Valkeinen /* If Disable DVI, turn off pad */
viafb_dvi_disable(void)313f7018c21STomi Valkeinen void viafb_dvi_disable(void)
314f7018c21STomi Valkeinen {
315f7018c21STomi Valkeinen if (viaparinfo->chip_info->
316f7018c21STomi Valkeinen tmds_chip_info.output_interface == INTERFACE_TMDS)
317f7018c21STomi Valkeinen /* Turn off TMDS power. */
318f7018c21STomi Valkeinen viafb_write_reg(CRD2, VIACR,
319f7018c21STomi Valkeinen viafb_read_reg(VIACR, CRD2) | 0x08);
320f7018c21STomi Valkeinen }
321f7018c21STomi Valkeinen
dvi_patch_skew_dvp0(void)322f7018c21STomi Valkeinen static void dvi_patch_skew_dvp0(void)
323f7018c21STomi Valkeinen {
324f7018c21STomi Valkeinen /* Reset data driving first: */
325f7018c21STomi Valkeinen viafb_write_reg_mask(SR1B, VIASR, 0, BIT1);
326f7018c21STomi Valkeinen viafb_write_reg_mask(SR2A, VIASR, 0, BIT4);
327f7018c21STomi Valkeinen
328f7018c21STomi Valkeinen switch (viaparinfo->chip_info->gfx_chip_name) {
329f7018c21STomi Valkeinen case UNICHROME_P4M890:
330f7018c21STomi Valkeinen {
331f7018c21STomi Valkeinen if ((viaparinfo->tmds_setting_info->h_active == 1600) &&
332f7018c21STomi Valkeinen (viaparinfo->tmds_setting_info->v_active ==
333f7018c21STomi Valkeinen 1200))
334f7018c21STomi Valkeinen viafb_write_reg_mask(CR96, VIACR, 0x03,
335f7018c21STomi Valkeinen BIT0 + BIT1 + BIT2);
336f7018c21STomi Valkeinen else
337f7018c21STomi Valkeinen viafb_write_reg_mask(CR96, VIACR, 0x07,
338f7018c21STomi Valkeinen BIT0 + BIT1 + BIT2);
339f7018c21STomi Valkeinen break;
340f7018c21STomi Valkeinen }
341f7018c21STomi Valkeinen
342f7018c21STomi Valkeinen case UNICHROME_P4M900:
343f7018c21STomi Valkeinen {
344f7018c21STomi Valkeinen viafb_write_reg_mask(CR96, VIACR, 0x07,
345f7018c21STomi Valkeinen BIT0 + BIT1 + BIT2 + BIT3);
346f7018c21STomi Valkeinen viafb_write_reg_mask(SR1B, VIASR, 0x02, BIT1);
347f7018c21STomi Valkeinen viafb_write_reg_mask(SR2A, VIASR, 0x10, BIT4);
348f7018c21STomi Valkeinen break;
349f7018c21STomi Valkeinen }
350f7018c21STomi Valkeinen
351f7018c21STomi Valkeinen default:
352f7018c21STomi Valkeinen {
353f7018c21STomi Valkeinen break;
354f7018c21STomi Valkeinen }
355f7018c21STomi Valkeinen }
356f7018c21STomi Valkeinen }
357f7018c21STomi Valkeinen
dvi_patch_skew_dvp_low(void)358f7018c21STomi Valkeinen static void dvi_patch_skew_dvp_low(void)
359f7018c21STomi Valkeinen {
360f7018c21STomi Valkeinen switch (viaparinfo->chip_info->gfx_chip_name) {
361f7018c21STomi Valkeinen case UNICHROME_K8M890:
362f7018c21STomi Valkeinen {
363f7018c21STomi Valkeinen viafb_write_reg_mask(CR99, VIACR, 0x03, BIT0 + BIT1);
364f7018c21STomi Valkeinen break;
365f7018c21STomi Valkeinen }
366f7018c21STomi Valkeinen
367f7018c21STomi Valkeinen case UNICHROME_P4M900:
368f7018c21STomi Valkeinen {
369f7018c21STomi Valkeinen viafb_write_reg_mask(CR99, VIACR, 0x08,
370f7018c21STomi Valkeinen BIT0 + BIT1 + BIT2 + BIT3);
371f7018c21STomi Valkeinen break;
372f7018c21STomi Valkeinen }
373f7018c21STomi Valkeinen
374f7018c21STomi Valkeinen case UNICHROME_P4M890:
375f7018c21STomi Valkeinen {
376f7018c21STomi Valkeinen viafb_write_reg_mask(CR99, VIACR, 0x0F,
377f7018c21STomi Valkeinen BIT0 + BIT1 + BIT2 + BIT3);
378f7018c21STomi Valkeinen break;
379f7018c21STomi Valkeinen }
380f7018c21STomi Valkeinen
381f7018c21STomi Valkeinen default:
382f7018c21STomi Valkeinen {
383f7018c21STomi Valkeinen break;
384f7018c21STomi Valkeinen }
385f7018c21STomi Valkeinen }
386f7018c21STomi Valkeinen }
387f7018c21STomi Valkeinen
388f7018c21STomi Valkeinen /* If Enable DVI, turn off pad */
viafb_dvi_enable(void)389f7018c21STomi Valkeinen void viafb_dvi_enable(void)
390f7018c21STomi Valkeinen {
391f7018c21STomi Valkeinen u8 data;
392f7018c21STomi Valkeinen
393f7018c21STomi Valkeinen switch (viaparinfo->chip_info->tmds_chip_info.output_interface) {
394f7018c21STomi Valkeinen case INTERFACE_DVP0:
395f7018c21STomi Valkeinen viafb_write_reg_mask(CR6B, VIACR, 0x01, BIT0);
396f7018c21STomi Valkeinen viafb_write_reg_mask(CR6C, VIACR, 0x21, BIT0 + BIT5);
397f7018c21STomi Valkeinen dvi_patch_skew_dvp0();
398f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266)
399f7018c21STomi Valkeinen tmds_register_write(0x88, 0x3b);
400f7018c21STomi Valkeinen else
401f7018c21STomi Valkeinen /*clear CR91[5] to direct on display period
402f7018c21STomi Valkeinen in the secondary diplay path */
403f7018c21STomi Valkeinen via_write_reg_mask(VIACR, 0x91, 0x00, 0x20);
404f7018c21STomi Valkeinen break;
405f7018c21STomi Valkeinen
406f7018c21STomi Valkeinen case INTERFACE_DVP1:
407f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266)
408f7018c21STomi Valkeinen viafb_write_reg_mask(CR93, VIACR, 0x21, BIT0 + BIT5);
409f7018c21STomi Valkeinen
410f7018c21STomi Valkeinen /*fix dvi cann't be enabled with MB VT5718C4 - Al Zhang */
411f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266)
412f7018c21STomi Valkeinen tmds_register_write(0x88, 0x3b);
413f7018c21STomi Valkeinen else
414f7018c21STomi Valkeinen /*clear CR91[5] to direct on display period
415f7018c21STomi Valkeinen in the secondary diplay path */
416f7018c21STomi Valkeinen via_write_reg_mask(VIACR, 0x91, 0x00, 0x20);
417f7018c21STomi Valkeinen
418f7018c21STomi Valkeinen /*fix DVI cannot enable on EPIA-M board */
419f7018c21STomi Valkeinen if (viafb_platform_epia_dvi == 1) {
420f7018c21STomi Valkeinen viafb_write_reg_mask(CR91, VIACR, 0x1f, 0x1f);
421f7018c21STomi Valkeinen viafb_write_reg_mask(CR88, VIACR, 0x00, BIT6 + BIT0);
422f7018c21STomi Valkeinen if (viafb_bus_width == 24) {
423f7018c21STomi Valkeinen if (viafb_device_lcd_dualedge == 1)
424f7018c21STomi Valkeinen data = 0x3F;
425f7018c21STomi Valkeinen else
426f7018c21STomi Valkeinen data = 0x37;
427f7018c21STomi Valkeinen viafb_i2c_writebyte(viaparinfo->chip_info->
428f7018c21STomi Valkeinen tmds_chip_info.i2c_port,
429f7018c21STomi Valkeinen viaparinfo->chip_info->
430f7018c21STomi Valkeinen tmds_chip_info.tmds_chip_slave_addr,
431f7018c21STomi Valkeinen 0x08, data);
432f7018c21STomi Valkeinen }
433f7018c21STomi Valkeinen }
434f7018c21STomi Valkeinen break;
435f7018c21STomi Valkeinen
436f7018c21STomi Valkeinen case INTERFACE_DFP_HIGH:
437f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name != UNICHROME_CLE266)
438f7018c21STomi Valkeinen via_write_reg_mask(VIACR, CR97, 0x03, 0x03);
439f7018c21STomi Valkeinen
440f7018c21STomi Valkeinen via_write_reg_mask(VIACR, 0x91, 0x00, 0x20);
441f7018c21STomi Valkeinen break;
442f7018c21STomi Valkeinen
443f7018c21STomi Valkeinen case INTERFACE_DFP_LOW:
444f7018c21STomi Valkeinen if (viaparinfo->chip_info->gfx_chip_name == UNICHROME_CLE266)
445f7018c21STomi Valkeinen break;
446f7018c21STomi Valkeinen
447f7018c21STomi Valkeinen dvi_patch_skew_dvp_low();
448f7018c21STomi Valkeinen via_write_reg_mask(VIACR, 0x91, 0x00, 0x20);
449f7018c21STomi Valkeinen break;
450f7018c21STomi Valkeinen
451f7018c21STomi Valkeinen case INTERFACE_TMDS:
452f7018c21STomi Valkeinen /* Turn on Display period in the panel path. */
453f7018c21STomi Valkeinen viafb_write_reg_mask(CR91, VIACR, 0, BIT7);
454f7018c21STomi Valkeinen
455f7018c21STomi Valkeinen /* Turn on TMDS power. */
456f7018c21STomi Valkeinen viafb_write_reg_mask(CRD2, VIACR, 0, BIT3);
457f7018c21STomi Valkeinen break;
458f7018c21STomi Valkeinen }
459f7018c21STomi Valkeinen
460f7018c21STomi Valkeinen if (viaparinfo->tmds_setting_info->iga_path == IGA2) {
461f7018c21STomi Valkeinen /* Disable LCD Scaling */
462f7018c21STomi Valkeinen viafb_write_reg_mask(CR79, VIACR, 0x00, BIT0);
463f7018c21STomi Valkeinen }
464f7018c21STomi Valkeinen }
465