158391efdSNathan Chancellor // SPDX-License-Identifier: GPL-2.0 2554c0a3aSHans de Goede /****************************************************************************** 3554c0a3aSHans de Goede * 4554c0a3aSHans de Goede * Copyright(c) 2007 - 2013 Realtek Corporation. All rights reserved. 5554c0a3aSHans de Goede * 6554c0a3aSHans de Goede ******************************************************************************/ 7554c0a3aSHans de Goede 8554c0a3aSHans de Goede #include <linux/firmware.h> 9554c0a3aSHans de Goede #include <linux/slab.h> 10554c0a3aSHans de Goede #include <drv_types.h> 11554c0a3aSHans de Goede #include <rtw_debug.h> 12554c0a3aSHans de Goede #include <rtl8723b_hal.h> 13554c0a3aSHans de Goede #include "hal_com_h2c.h" 14554c0a3aSHans de Goede 15554c0a3aSHans de Goede static void _FWDownloadEnable(struct adapter *padapter, bool enable) 16554c0a3aSHans de Goede { 17554c0a3aSHans de Goede u8 tmp, count = 0; 18554c0a3aSHans de Goede 19554c0a3aSHans de Goede if (enable) { 20554c0a3aSHans de Goede /* 8051 enable */ 21554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 22554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, tmp|0x04); 23554c0a3aSHans de Goede 24554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 25554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 26554c0a3aSHans de Goede 27554c0a3aSHans de Goede do { 28554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 29554c0a3aSHans de Goede if (tmp & 0x01) 30554c0a3aSHans de Goede break; 31554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 32554c0a3aSHans de Goede msleep(1); 33554c0a3aSHans de Goede } while (count++ < 100); 34554c0a3aSHans de Goede 35554c0a3aSHans de Goede /* 8051 reset */ 36554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL+2); 37554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, tmp&0xf7); 38554c0a3aSHans de Goede } else { 39554c0a3aSHans de Goede /* MCU firmware download disable. */ 40554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 41554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp&0xfe); 42554c0a3aSHans de Goede } 43554c0a3aSHans de Goede } 44554c0a3aSHans de Goede 45554c0a3aSHans de Goede static int _BlockWrite(struct adapter *padapter, void *buffer, u32 buffSize) 46554c0a3aSHans de Goede { 47554c0a3aSHans de Goede int ret = _SUCCESS; 48554c0a3aSHans de Goede 49554c0a3aSHans de Goede u32 blockSize_p1 = 4; /* (Default) Phase #1 : PCI muse use 4-byte write to download FW */ 50554c0a3aSHans de Goede u32 blockSize_p2 = 8; /* Phase #2 : Use 8-byte, if Phase#1 use big size to write FW. */ 51554c0a3aSHans de Goede u32 blockSize_p3 = 1; /* Phase #3 : Use 1-byte, the remnant of FW image. */ 52554c0a3aSHans de Goede u32 blockCount_p1 = 0, blockCount_p2 = 0, blockCount_p3 = 0; 53554c0a3aSHans de Goede u32 remainSize_p1 = 0, remainSize_p2 = 0; 541b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 55554c0a3aSHans de Goede u32 i = 0, offset = 0; 56554c0a3aSHans de Goede 57554c0a3aSHans de Goede /* printk("====>%s %d\n", __func__, __LINE__); */ 58554c0a3aSHans de Goede 59554c0a3aSHans de Goede /* 3 Phase #1 */ 60554c0a3aSHans de Goede blockCount_p1 = buffSize / blockSize_p1; 61554c0a3aSHans de Goede remainSize_p1 = buffSize % blockSize_p1; 62554c0a3aSHans de Goede 63554c0a3aSHans de Goede for (i = 0; i < blockCount_p1; i++) { 64554c0a3aSHans de Goede ret = rtw_write32(padapter, (FW_8723B_START_ADDRESS + i * blockSize_p1), *((u32 *)(bufferPtr + i * blockSize_p1))); 65554c0a3aSHans de Goede if (ret == _FAIL) { 66554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 67554c0a3aSHans de Goede goto exit; 68554c0a3aSHans de Goede } 69554c0a3aSHans de Goede } 70554c0a3aSHans de Goede 71554c0a3aSHans de Goede /* 3 Phase #2 */ 72554c0a3aSHans de Goede if (remainSize_p1) { 73554c0a3aSHans de Goede offset = blockCount_p1 * blockSize_p1; 74554c0a3aSHans de Goede 75554c0a3aSHans de Goede blockCount_p2 = remainSize_p1/blockSize_p2; 76554c0a3aSHans de Goede remainSize_p2 = remainSize_p1%blockSize_p2; 77554c0a3aSHans de Goede } 78554c0a3aSHans de Goede 79554c0a3aSHans de Goede /* 3 Phase #3 */ 80554c0a3aSHans de Goede if (remainSize_p2) { 81554c0a3aSHans de Goede offset = (blockCount_p1 * blockSize_p1) + (blockCount_p2 * blockSize_p2); 82554c0a3aSHans de Goede 83554c0a3aSHans de Goede blockCount_p3 = remainSize_p2 / blockSize_p3; 84554c0a3aSHans de Goede 85554c0a3aSHans de Goede for (i = 0; i < blockCount_p3; i++) { 86554c0a3aSHans de Goede ret = rtw_write8(padapter, (FW_8723B_START_ADDRESS + offset + i), *(bufferPtr + offset + i)); 87554c0a3aSHans de Goede 88554c0a3aSHans de Goede if (ret == _FAIL) { 89554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 90554c0a3aSHans de Goede goto exit; 91554c0a3aSHans de Goede } 92554c0a3aSHans de Goede } 93554c0a3aSHans de Goede } 94554c0a3aSHans de Goede exit: 95554c0a3aSHans de Goede return ret; 96554c0a3aSHans de Goede } 97554c0a3aSHans de Goede 98554c0a3aSHans de Goede static int _PageWrite( 99554c0a3aSHans de Goede struct adapter *padapter, 100554c0a3aSHans de Goede u32 page, 101554c0a3aSHans de Goede void *buffer, 102554c0a3aSHans de Goede u32 size 103554c0a3aSHans de Goede ) 104554c0a3aSHans de Goede { 105554c0a3aSHans de Goede u8 value8; 106554c0a3aSHans de Goede u8 u8Page = (u8) (page & 0x07); 107554c0a3aSHans de Goede 108554c0a3aSHans de Goede value8 = (rtw_read8(padapter, REG_MCUFWDL+2) & 0xF8) | u8Page; 109554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, value8); 110554c0a3aSHans de Goede 111554c0a3aSHans de Goede return _BlockWrite(padapter, buffer, size); 112554c0a3aSHans de Goede } 113554c0a3aSHans de Goede 114554c0a3aSHans de Goede static int _WriteFW(struct adapter *padapter, void *buffer, u32 size) 115554c0a3aSHans de Goede { 116554c0a3aSHans de Goede /* Since we need dynamic decide method of dwonload fw, so we call this function to get chip version. */ 117554c0a3aSHans de Goede /* We can remove _ReadChipVersion from ReadpadapterInfo8192C later. */ 118554c0a3aSHans de Goede int ret = _SUCCESS; 119554c0a3aSHans de Goede u32 pageNums, remainSize; 120554c0a3aSHans de Goede u32 page, offset; 1211b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 122554c0a3aSHans de Goede 123554c0a3aSHans de Goede pageNums = size / MAX_DLFW_PAGE_SIZE; 124554c0a3aSHans de Goede remainSize = size % MAX_DLFW_PAGE_SIZE; 125554c0a3aSHans de Goede 126554c0a3aSHans de Goede for (page = 0; page < pageNums; page++) { 127554c0a3aSHans de Goede offset = page * MAX_DLFW_PAGE_SIZE; 128554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, MAX_DLFW_PAGE_SIZE); 129554c0a3aSHans de Goede 130554c0a3aSHans de Goede if (ret == _FAIL) { 131554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 132554c0a3aSHans de Goede goto exit; 133554c0a3aSHans de Goede } 134554c0a3aSHans de Goede } 135554c0a3aSHans de Goede 136554c0a3aSHans de Goede if (remainSize) { 137554c0a3aSHans de Goede offset = pageNums * MAX_DLFW_PAGE_SIZE; 138554c0a3aSHans de Goede page = pageNums; 139554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, remainSize); 140554c0a3aSHans de Goede 141554c0a3aSHans de Goede if (ret == _FAIL) { 142554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 143554c0a3aSHans de Goede goto exit; 144554c0a3aSHans de Goede } 145554c0a3aSHans de Goede } 146554c0a3aSHans de Goede 147554c0a3aSHans de Goede exit: 148554c0a3aSHans de Goede return ret; 149554c0a3aSHans de Goede } 150554c0a3aSHans de Goede 151554c0a3aSHans de Goede void _8051Reset8723(struct adapter *padapter) 152554c0a3aSHans de Goede { 153554c0a3aSHans de Goede u8 cpu_rst; 154554c0a3aSHans de Goede u8 io_rst; 155554c0a3aSHans de Goede 156554c0a3aSHans de Goede 157554c0a3aSHans de Goede /* Reset 8051(WLMCU) IO wrapper */ 158554c0a3aSHans de Goede /* 0x1c[8] = 0 */ 159554c0a3aSHans de Goede /* Suggested by Isaac@SD1 and Gimmy@SD1, coding by Lucas@20130624 */ 160554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 161554c0a3aSHans de Goede io_rst &= ~BIT(0); 162554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 163554c0a3aSHans de Goede 164554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 165554c0a3aSHans de Goede cpu_rst &= ~BIT(2); 166554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 167554c0a3aSHans de Goede 168554c0a3aSHans de Goede /* Enable 8051 IO wrapper */ 169554c0a3aSHans de Goede /* 0x1c[8] = 1 */ 170554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 171554c0a3aSHans de Goede io_rst |= BIT(0); 172554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 173554c0a3aSHans de Goede 174554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 175554c0a3aSHans de Goede cpu_rst |= BIT(2); 176554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 177554c0a3aSHans de Goede } 178554c0a3aSHans de Goede 179dfa6cbbfSHariprasad Kelam u8 g_fwdl_chksum_fail; 180f55a6d45SArnd Bergmann 181554c0a3aSHans de Goede static s32 polling_fwdl_chksum( 182554c0a3aSHans de Goede struct adapter *adapter, u32 min_cnt, u32 timeout_ms 183554c0a3aSHans de Goede ) 184554c0a3aSHans de Goede { 185554c0a3aSHans de Goede s32 ret = _FAIL; 186554c0a3aSHans de Goede u32 value32; 187554c0a3aSHans de Goede unsigned long start = jiffies; 188554c0a3aSHans de Goede u32 cnt = 0; 189554c0a3aSHans de Goede 190554c0a3aSHans de Goede /* polling CheckSum report */ 191554c0a3aSHans de Goede do { 192554c0a3aSHans de Goede cnt++; 193554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 194554c0a3aSHans de Goede if (value32 & FWDL_ChkSum_rpt || adapter->bSurpriseRemoved || adapter->bDriverStopped) 195554c0a3aSHans de Goede break; 196554c0a3aSHans de Goede yield(); 197554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies-start) < timeout_ms || cnt < min_cnt); 198554c0a3aSHans de Goede 199554c0a3aSHans de Goede if (!(value32 & FWDL_ChkSum_rpt)) { 200554c0a3aSHans de Goede goto exit; 201554c0a3aSHans de Goede } 202554c0a3aSHans de Goede 203554c0a3aSHans de Goede if (g_fwdl_chksum_fail) { 204554c0a3aSHans de Goede g_fwdl_chksum_fail--; 205554c0a3aSHans de Goede goto exit; 206554c0a3aSHans de Goede } 207554c0a3aSHans de Goede 208554c0a3aSHans de Goede ret = _SUCCESS; 209554c0a3aSHans de Goede 210554c0a3aSHans de Goede exit: 211554c0a3aSHans de Goede 212554c0a3aSHans de Goede return ret; 213554c0a3aSHans de Goede } 214554c0a3aSHans de Goede 215dfa6cbbfSHariprasad Kelam u8 g_fwdl_wintint_rdy_fail; 216f55a6d45SArnd Bergmann 217554c0a3aSHans de Goede static s32 _FWFreeToGo(struct adapter *adapter, u32 min_cnt, u32 timeout_ms) 218554c0a3aSHans de Goede { 219554c0a3aSHans de Goede s32 ret = _FAIL; 220554c0a3aSHans de Goede u32 value32; 221554c0a3aSHans de Goede unsigned long start = jiffies; 222554c0a3aSHans de Goede u32 cnt = 0; 223554c0a3aSHans de Goede 224554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 225554c0a3aSHans de Goede value32 |= MCUFWDL_RDY; 226554c0a3aSHans de Goede value32 &= ~WINTINI_RDY; 227554c0a3aSHans de Goede rtw_write32(adapter, REG_MCUFWDL, value32); 228554c0a3aSHans de Goede 229554c0a3aSHans de Goede _8051Reset8723(adapter); 230554c0a3aSHans de Goede 231554c0a3aSHans de Goede /* polling for FW ready */ 232554c0a3aSHans de Goede do { 233554c0a3aSHans de Goede cnt++; 234554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 235554c0a3aSHans de Goede if (value32 & WINTINI_RDY || adapter->bSurpriseRemoved || adapter->bDriverStopped) 236554c0a3aSHans de Goede break; 237554c0a3aSHans de Goede yield(); 238554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies - start) < timeout_ms || cnt < min_cnt); 239554c0a3aSHans de Goede 240554c0a3aSHans de Goede if (!(value32 & WINTINI_RDY)) { 241554c0a3aSHans de Goede goto exit; 242554c0a3aSHans de Goede } 243554c0a3aSHans de Goede 244554c0a3aSHans de Goede if (g_fwdl_wintint_rdy_fail) { 245554c0a3aSHans de Goede g_fwdl_wintint_rdy_fail--; 246554c0a3aSHans de Goede goto exit; 247554c0a3aSHans de Goede } 248554c0a3aSHans de Goede 249554c0a3aSHans de Goede ret = _SUCCESS; 250554c0a3aSHans de Goede 251554c0a3aSHans de Goede exit: 252554c0a3aSHans de Goede 253554c0a3aSHans de Goede return ret; 254554c0a3aSHans de Goede } 255554c0a3aSHans de Goede 256554c0a3aSHans de Goede #define IS_FW_81xxC(padapter) (((GET_HAL_DATA(padapter))->FirmwareSignature & 0xFFF0) == 0x88C0) 257554c0a3aSHans de Goede 258554c0a3aSHans de Goede void rtl8723b_FirmwareSelfReset(struct adapter *padapter) 259554c0a3aSHans de Goede { 260554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 261554c0a3aSHans de Goede u8 u1bTmp; 262554c0a3aSHans de Goede u8 Delay = 100; 263554c0a3aSHans de Goede 264554c0a3aSHans de Goede if ( 265554c0a3aSHans de Goede !(IS_FW_81xxC(padapter) && ((pHalData->FirmwareVersion < 0x21) || (pHalData->FirmwareVersion == 0x21 && pHalData->FirmwareSubVersion < 0x01))) 266554c0a3aSHans de Goede ) { /* after 88C Fw v33.1 */ 267554c0a3aSHans de Goede /* 0x1cf = 0x20. Inform 8051 to reset. 2009.12.25. tynli_test */ 268554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR+3, 0x20); 269554c0a3aSHans de Goede 270554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 271554c0a3aSHans de Goede while (u1bTmp & BIT2) { 272554c0a3aSHans de Goede Delay--; 273554c0a3aSHans de Goede if (Delay == 0) 274554c0a3aSHans de Goede break; 275554c0a3aSHans de Goede udelay(50); 276554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 277554c0a3aSHans de Goede } 278554c0a3aSHans de Goede 279554c0a3aSHans de Goede if (Delay == 0) { 280554c0a3aSHans de Goede /* force firmware reset */ 281554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 282554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, u1bTmp&(~BIT2)); 283554c0a3aSHans de Goede } 284554c0a3aSHans de Goede } 285554c0a3aSHans de Goede } 286554c0a3aSHans de Goede 287554c0a3aSHans de Goede /* */ 288554c0a3aSHans de Goede /* Description: */ 289554c0a3aSHans de Goede /* Download 8192C firmware code. */ 290554c0a3aSHans de Goede /* */ 291554c0a3aSHans de Goede /* */ 292554c0a3aSHans de Goede s32 rtl8723b_FirmwareDownload(struct adapter *padapter, bool bUsedWoWLANFw) 293554c0a3aSHans de Goede { 294554c0a3aSHans de Goede s32 rtStatus = _SUCCESS; 295554c0a3aSHans de Goede u8 write_fw = 0; 296554c0a3aSHans de Goede unsigned long fwdl_start_time; 297554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 298554c0a3aSHans de Goede struct rt_firmware *pFirmware; 299554c0a3aSHans de Goede struct rt_firmware *pBTFirmware; 300554c0a3aSHans de Goede struct rt_firmware_hdr *pFwHdr = NULL; 301554c0a3aSHans de Goede u8 *pFirmwareBuf; 302554c0a3aSHans de Goede u32 FirmwareLen; 303554c0a3aSHans de Goede const struct firmware *fw; 304554c0a3aSHans de Goede struct device *device = dvobj_to_dev(padapter->dvobj); 305554c0a3aSHans de Goede u8 *fwfilepath; 306554c0a3aSHans de Goede struct dvobj_priv *psdpriv = padapter->dvobj; 307554c0a3aSHans de Goede struct debug_priv *pdbgpriv = &psdpriv->drv_dbg; 308554c0a3aSHans de Goede u8 tmp_ps; 309554c0a3aSHans de Goede 310554c0a3aSHans de Goede pFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3117e2b0aaeSLarry Finger if (!pFirmware) 3127e2b0aaeSLarry Finger return _FAIL; 313554c0a3aSHans de Goede pBTFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3147e2b0aaeSLarry Finger if (!pBTFirmware) { 3157e2b0aaeSLarry Finger kfree(pFirmware); 3167e2b0aaeSLarry Finger return _FAIL; 317554c0a3aSHans de Goede } 318554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa3); 319554c0a3aSHans de Goede tmp_ps &= 0xf8; 320554c0a3aSHans de Goede tmp_ps |= 0x02; 321554c0a3aSHans de Goede /* 1. write 0xA3[:2:0] = 3b'010 */ 322554c0a3aSHans de Goede rtw_write8(padapter, 0xa3, tmp_ps); 323554c0a3aSHans de Goede /* 2. read power_state = 0xA0[1:0] */ 324554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa0); 325554c0a3aSHans de Goede tmp_ps &= 0x03; 326709c8e49SFabio Aiuto if (tmp_ps != 0x01) 327554c0a3aSHans de Goede pdbgpriv->dbg_downloadfw_pwr_state_cnt++; 328554c0a3aSHans de Goede 329554c0a3aSHans de Goede fwfilepath = "rtlwifi/rtl8723bs_nic.bin"; 330554c0a3aSHans de Goede 331b3882852SColin Ian King pr_info("rtl8723bs: acquire FW from file:%s\n", fwfilepath); 332554c0a3aSHans de Goede 333554c0a3aSHans de Goede rtStatus = request_firmware(&fw, fwfilepath, device); 334554c0a3aSHans de Goede if (rtStatus) { 335554c0a3aSHans de Goede pr_err("Request firmware failed with error 0x%x\n", rtStatus); 336554c0a3aSHans de Goede rtStatus = _FAIL; 337554c0a3aSHans de Goede goto exit; 338554c0a3aSHans de Goede } 339554c0a3aSHans de Goede 340554c0a3aSHans de Goede if (!fw) { 341554c0a3aSHans de Goede pr_err("Firmware %s not available\n", fwfilepath); 342554c0a3aSHans de Goede rtStatus = _FAIL; 343554c0a3aSHans de Goede goto exit; 344554c0a3aSHans de Goede } 345554c0a3aSHans de Goede 346554c0a3aSHans de Goede if (fw->size > FW_8723B_SIZE) { 347554c0a3aSHans de Goede rtStatus = _FAIL; 348554c0a3aSHans de Goede goto exit; 349554c0a3aSHans de Goede } 350554c0a3aSHans de Goede 35193998817SQuytelda Kahja pFirmware->fw_buffer_sz = kmemdup(fw->data, fw->size, GFP_KERNEL); 35293998817SQuytelda Kahja if (!pFirmware->fw_buffer_sz) { 353554c0a3aSHans de Goede rtStatus = _FAIL; 354554c0a3aSHans de Goede goto exit; 355554c0a3aSHans de Goede } 356554c0a3aSHans de Goede 35793998817SQuytelda Kahja pFirmware->fw_length = fw->size; 358554c0a3aSHans de Goede release_firmware(fw); 35993998817SQuytelda Kahja if (pFirmware->fw_length > FW_8723B_SIZE) { 360554c0a3aSHans de Goede rtStatus = _FAIL; 36179df841bSFabio Aiuto netdev_emerg(padapter->pnetdev, 36279df841bSFabio Aiuto "Firmware size:%u exceed %u\n", 36379df841bSFabio Aiuto pFirmware->fw_length, FW_8723B_SIZE); 3647e2b0aaeSLarry Finger goto release_fw1; 365554c0a3aSHans de Goede } 366554c0a3aSHans de Goede 36793998817SQuytelda Kahja pFirmwareBuf = pFirmware->fw_buffer_sz; 36893998817SQuytelda Kahja FirmwareLen = pFirmware->fw_length; 369554c0a3aSHans de Goede 370554c0a3aSHans de Goede /* To Check Fw header. Added by tynli. 2009.12.04. */ 371554c0a3aSHans de Goede pFwHdr = (struct rt_firmware_hdr *)pFirmwareBuf; 372554c0a3aSHans de Goede 373699ad734SQuytelda Kahja pHalData->FirmwareVersion = le16_to_cpu(pFwHdr->version); 374699ad734SQuytelda Kahja pHalData->FirmwareSubVersion = le16_to_cpu(pFwHdr->subversion); 375699ad734SQuytelda Kahja pHalData->FirmwareSignature = le16_to_cpu(pFwHdr->signature); 376554c0a3aSHans de Goede 377554c0a3aSHans de Goede if (IS_FW_HEADER_EXIST_8723B(pFwHdr)) { 378554c0a3aSHans de Goede /* Shift 32 bytes for FW header */ 379554c0a3aSHans de Goede pFirmwareBuf = pFirmwareBuf + 32; 380554c0a3aSHans de Goede FirmwareLen = FirmwareLen - 32; 381554c0a3aSHans de Goede } 382554c0a3aSHans de Goede 383554c0a3aSHans de Goede /* Suggested by Filen. If 8051 is running in RAM code, driver should inform Fw to reset by itself, */ 384554c0a3aSHans de Goede /* or it will cause download Fw fail. 2010.02.01. by tynli. */ 385554c0a3aSHans de Goede if (rtw_read8(padapter, REG_MCUFWDL) & RAM_DL_SEL) { /* 8051 RAM code */ 386554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, 0x00); 387554c0a3aSHans de Goede rtl8723b_FirmwareSelfReset(padapter); 388554c0a3aSHans de Goede } 389554c0a3aSHans de Goede 390554c0a3aSHans de Goede _FWDownloadEnable(padapter, true); 391554c0a3aSHans de Goede fwdl_start_time = jiffies; 392554c0a3aSHans de Goede while ( 393554c0a3aSHans de Goede !padapter->bDriverStopped && 394554c0a3aSHans de Goede !padapter->bSurpriseRemoved && 395554c0a3aSHans de Goede (write_fw++ < 3 || jiffies_to_msecs(jiffies - fwdl_start_time) < 500) 396554c0a3aSHans de Goede ) { 397554c0a3aSHans de Goede /* reset FWDL chksum */ 398554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, rtw_read8(padapter, REG_MCUFWDL)|FWDL_ChkSum_rpt); 399554c0a3aSHans de Goede 400554c0a3aSHans de Goede rtStatus = _WriteFW(padapter, pFirmwareBuf, FirmwareLen); 401554c0a3aSHans de Goede if (rtStatus != _SUCCESS) 402554c0a3aSHans de Goede continue; 403554c0a3aSHans de Goede 404554c0a3aSHans de Goede rtStatus = polling_fwdl_chksum(padapter, 5, 50); 405554c0a3aSHans de Goede if (rtStatus == _SUCCESS) 406554c0a3aSHans de Goede break; 407554c0a3aSHans de Goede } 408554c0a3aSHans de Goede _FWDownloadEnable(padapter, false); 409554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 410554c0a3aSHans de Goede goto fwdl_stat; 411554c0a3aSHans de Goede 412554c0a3aSHans de Goede rtStatus = _FWFreeToGo(padapter, 10, 200); 413554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 414554c0a3aSHans de Goede goto fwdl_stat; 415554c0a3aSHans de Goede 416554c0a3aSHans de Goede fwdl_stat: 417554c0a3aSHans de Goede 418554c0a3aSHans de Goede exit: 41993998817SQuytelda Kahja kfree(pFirmware->fw_buffer_sz); 420554c0a3aSHans de Goede kfree(pFirmware); 4217e2b0aaeSLarry Finger release_fw1: 422554c0a3aSHans de Goede kfree(pBTFirmware); 423554c0a3aSHans de Goede return rtStatus; 424554c0a3aSHans de Goede } 425554c0a3aSHans de Goede 426554c0a3aSHans de Goede void rtl8723b_InitializeFirmwareVars(struct adapter *padapter) 427554c0a3aSHans de Goede { 428554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 429554c0a3aSHans de Goede 430554c0a3aSHans de Goede /* Init Fw LPS related. */ 43190b69822SFabio M. De Francesco adapter_to_pwrctl(padapter)->fw_current_in_ps_mode = false; 432554c0a3aSHans de Goede 433554c0a3aSHans de Goede /* Init H2C cmd. */ 434554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR, 0x0f); 435554c0a3aSHans de Goede 436554c0a3aSHans de Goede /* Init H2C counter. by tynli. 2009.12.09. */ 437554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 438554c0a3aSHans de Goede /* pHalData->H2CQueueHead = 0; */ 439554c0a3aSHans de Goede /* pHalData->H2CQueueTail = 0; */ 440554c0a3aSHans de Goede /* pHalData->H2CStopInsertQueue = false; */ 441554c0a3aSHans de Goede } 442554c0a3aSHans de Goede 443554c0a3aSHans de Goede static void rtl8723b_free_hal_data(struct adapter *padapter) 444554c0a3aSHans de Goede { 445554c0a3aSHans de Goede } 446554c0a3aSHans de Goede 447554c0a3aSHans de Goede /* */ 448554c0a3aSHans de Goede /* Efuse related code */ 449554c0a3aSHans de Goede /* */ 450554c0a3aSHans de Goede static u8 hal_EfuseSwitchToBank( 451554c0a3aSHans de Goede struct adapter *padapter, u8 bank, bool bPseudoTest 452554c0a3aSHans de Goede ) 453554c0a3aSHans de Goede { 454554c0a3aSHans de Goede u8 bRet = false; 455554c0a3aSHans de Goede u32 value32 = 0; 456554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 457554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 4589d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 459554c0a3aSHans de Goede #endif 460554c0a3aSHans de Goede 461554c0a3aSHans de Goede 462554c0a3aSHans de Goede if (bPseudoTest) { 463554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 464554c0a3aSHans de Goede pEfuseHal->fakeEfuseBank = bank; 465554c0a3aSHans de Goede #else 466554c0a3aSHans de Goede fakeEfuseBank = bank; 467554c0a3aSHans de Goede #endif 468554c0a3aSHans de Goede bRet = true; 469554c0a3aSHans de Goede } else { 470554c0a3aSHans de Goede value32 = rtw_read32(padapter, EFUSE_TEST); 471554c0a3aSHans de Goede bRet = true; 472554c0a3aSHans de Goede switch (bank) { 473554c0a3aSHans de Goede case 0: 474554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 475554c0a3aSHans de Goede break; 476554c0a3aSHans de Goede case 1: 477554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_0); 478554c0a3aSHans de Goede break; 479554c0a3aSHans de Goede case 2: 480554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_1); 481554c0a3aSHans de Goede break; 482554c0a3aSHans de Goede case 3: 483554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_2); 484554c0a3aSHans de Goede break; 485554c0a3aSHans de Goede default: 486554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 487554c0a3aSHans de Goede bRet = false; 488554c0a3aSHans de Goede break; 489554c0a3aSHans de Goede } 490554c0a3aSHans de Goede rtw_write32(padapter, EFUSE_TEST, value32); 491554c0a3aSHans de Goede } 492554c0a3aSHans de Goede 493554c0a3aSHans de Goede return bRet; 494554c0a3aSHans de Goede } 495554c0a3aSHans de Goede 496554c0a3aSHans de Goede static void Hal_GetEfuseDefinition( 497554c0a3aSHans de Goede struct adapter *padapter, 498554c0a3aSHans de Goede u8 efuseType, 499554c0a3aSHans de Goede u8 type, 500554c0a3aSHans de Goede void *pOut, 501554c0a3aSHans de Goede bool bPseudoTest 502554c0a3aSHans de Goede ) 503554c0a3aSHans de Goede { 504554c0a3aSHans de Goede switch (type) { 505554c0a3aSHans de Goede case TYPE_EFUSE_MAX_SECTION: 506554c0a3aSHans de Goede { 507554c0a3aSHans de Goede u8 *pMax_section; 5081b98ee33SHimanshu Jha pMax_section = pOut; 509554c0a3aSHans de Goede 510554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 511554c0a3aSHans de Goede *pMax_section = EFUSE_MAX_SECTION_8723B; 512554c0a3aSHans de Goede else 513554c0a3aSHans de Goede *pMax_section = EFUSE_BT_MAX_SECTION; 514554c0a3aSHans de Goede } 515554c0a3aSHans de Goede break; 516554c0a3aSHans de Goede 517554c0a3aSHans de Goede case TYPE_EFUSE_REAL_CONTENT_LEN: 518554c0a3aSHans de Goede { 519554c0a3aSHans de Goede u16 *pu2Tmp; 5201b98ee33SHimanshu Jha pu2Tmp = pOut; 521554c0a3aSHans de Goede 522554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 523554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 524554c0a3aSHans de Goede else 525554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_CONTENT_LEN; 526554c0a3aSHans de Goede } 527554c0a3aSHans de Goede break; 528554c0a3aSHans de Goede 529554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_BANK: 530554c0a3aSHans de Goede { 531554c0a3aSHans de Goede u16 *pu2Tmp; 5321b98ee33SHimanshu Jha pu2Tmp = pOut; 533554c0a3aSHans de Goede 534554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 535554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 536554c0a3aSHans de Goede else 537554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_BANK_CONTENT_LEN-EFUSE_PROTECT_BYTES_BANK); 538554c0a3aSHans de Goede } 539554c0a3aSHans de Goede break; 540554c0a3aSHans de Goede 541554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_TOTAL: 542554c0a3aSHans de Goede { 543554c0a3aSHans de Goede u16 *pu2Tmp; 5441b98ee33SHimanshu Jha pu2Tmp = pOut; 545554c0a3aSHans de Goede 546554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 547554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 548554c0a3aSHans de Goede else 549554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_CONTENT_LEN-(EFUSE_PROTECT_BYTES_BANK*3)); 550554c0a3aSHans de Goede } 551554c0a3aSHans de Goede break; 552554c0a3aSHans de Goede 553554c0a3aSHans de Goede case TYPE_EFUSE_MAP_LEN: 554554c0a3aSHans de Goede { 555554c0a3aSHans de Goede u16 *pu2Tmp; 5561b98ee33SHimanshu Jha pu2Tmp = pOut; 557554c0a3aSHans de Goede 558554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 559554c0a3aSHans de Goede *pu2Tmp = EFUSE_MAX_MAP_LEN; 560554c0a3aSHans de Goede else 561554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_MAP_LEN; 562554c0a3aSHans de Goede } 563554c0a3aSHans de Goede break; 564554c0a3aSHans de Goede 565554c0a3aSHans de Goede case TYPE_EFUSE_PROTECT_BYTES_BANK: 566554c0a3aSHans de Goede { 567554c0a3aSHans de Goede u8 *pu1Tmp; 5681b98ee33SHimanshu Jha pu1Tmp = pOut; 569554c0a3aSHans de Goede 570554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 571554c0a3aSHans de Goede *pu1Tmp = EFUSE_OOB_PROTECT_BYTES; 572554c0a3aSHans de Goede else 573554c0a3aSHans de Goede *pu1Tmp = EFUSE_PROTECT_BYTES_BANK; 574554c0a3aSHans de Goede } 575554c0a3aSHans de Goede break; 576554c0a3aSHans de Goede 577554c0a3aSHans de Goede case TYPE_EFUSE_CONTENT_LEN_BANK: 578554c0a3aSHans de Goede { 579554c0a3aSHans de Goede u16 *pu2Tmp; 5801b98ee33SHimanshu Jha pu2Tmp = pOut; 581554c0a3aSHans de Goede 582554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 583554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 584554c0a3aSHans de Goede else 585554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_BANK_CONTENT_LEN; 586554c0a3aSHans de Goede } 587554c0a3aSHans de Goede break; 588554c0a3aSHans de Goede 589554c0a3aSHans de Goede default: 590554c0a3aSHans de Goede { 591554c0a3aSHans de Goede u8 *pu1Tmp; 5921b98ee33SHimanshu Jha pu1Tmp = pOut; 593554c0a3aSHans de Goede *pu1Tmp = 0; 594554c0a3aSHans de Goede } 595554c0a3aSHans de Goede break; 596554c0a3aSHans de Goede } 597554c0a3aSHans de Goede } 598554c0a3aSHans de Goede 599554c0a3aSHans de Goede #define VOLTAGE_V25 0x03 600554c0a3aSHans de Goede 601554c0a3aSHans de Goede /* */ 602554c0a3aSHans de Goede /* The following is for compile ok */ 603554c0a3aSHans de Goede /* That should be merged with the original in the future */ 604554c0a3aSHans de Goede /* */ 605554c0a3aSHans de Goede #define EFUSE_ACCESS_ON_8723 0x69 /* For RTL8723 only. */ 606554c0a3aSHans de Goede #define REG_EFUSE_ACCESS_8723 0x00CF /* Efuse access protection for RTL8723 */ 607554c0a3aSHans de Goede 608554c0a3aSHans de Goede /* */ 609554c0a3aSHans de Goede static void Hal_BT_EfusePowerSwitch( 610554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 611554c0a3aSHans de Goede ) 612554c0a3aSHans de Goede { 613554c0a3aSHans de Goede u8 tempval; 6147036126aSHariprasad Kelam if (PwrState) { 615554c0a3aSHans de Goede /* enable BT power cut */ 616554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 617554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 618554c0a3aSHans de Goede tempval |= BIT(6); 619554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 620554c0a3aSHans de Goede 621554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 62268468503SAndreas Hellmich /* So don't write 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 623554c0a3aSHans de Goede msleep(1); 624554c0a3aSHans de Goede /* disable BT output isolation */ 625554c0a3aSHans de Goede /* 0x6A[15] = 0 */ 626554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 627554c0a3aSHans de Goede tempval &= ~BIT(7); 628554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 629554c0a3aSHans de Goede } else { 630554c0a3aSHans de Goede /* enable BT output isolation */ 631554c0a3aSHans de Goede /* 0x6A[15] = 1 */ 632554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 633554c0a3aSHans de Goede tempval |= BIT(7); 634554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 635554c0a3aSHans de Goede 636554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 63768468503SAndreas Hellmich /* So don't write 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 638554c0a3aSHans de Goede 639554c0a3aSHans de Goede /* disable BT power cut */ 640554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 641554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 642554c0a3aSHans de Goede tempval &= ~BIT(6); 643554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 644554c0a3aSHans de Goede } 645554c0a3aSHans de Goede 646554c0a3aSHans de Goede } 647554c0a3aSHans de Goede static void Hal_EfusePowerSwitch( 648554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 649554c0a3aSHans de Goede ) 650554c0a3aSHans de Goede { 651554c0a3aSHans de Goede u8 tempval; 652554c0a3aSHans de Goede u16 tmpV16; 653554c0a3aSHans de Goede 654554c0a3aSHans de Goede 6557036126aSHariprasad Kelam if (PwrState) { 656554c0a3aSHans de Goede /* To avoid cannot access efuse regsiters after disable/enable several times during DTM test. */ 657554c0a3aSHans de Goede /* Suggested by SD1 IsaacHsu. 2013.07.08, added by tynli. */ 658554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 659554c0a3aSHans de Goede if (tempval & BIT(0)) { /* SDIO local register is suspend */ 660554c0a3aSHans de Goede u8 count = 0; 661554c0a3aSHans de Goede 662554c0a3aSHans de Goede 663554c0a3aSHans de Goede tempval &= ~BIT(0); 664554c0a3aSHans de Goede rtw_write8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL, tempval); 665554c0a3aSHans de Goede 666554c0a3aSHans de Goede /* check 0x86[1:0]= 10'2h, wait power state to leave suspend */ 667554c0a3aSHans de Goede do { 668554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 669554c0a3aSHans de Goede tempval &= 0x3; 670554c0a3aSHans de Goede if (tempval == 0x02) 671554c0a3aSHans de Goede break; 672554c0a3aSHans de Goede 673554c0a3aSHans de Goede count++; 674554c0a3aSHans de Goede if (count >= 100) 675554c0a3aSHans de Goede break; 676554c0a3aSHans de Goede 677554c0a3aSHans de Goede mdelay(10); 678554c0a3aSHans de Goede } while (1); 679554c0a3aSHans de Goede } 680554c0a3aSHans de Goede 681554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS_8723, EFUSE_ACCESS_ON_8723); 682554c0a3aSHans de Goede 683554c0a3aSHans de Goede /* Reset: 0x0000h[28], default valid */ 684554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_FUNC_EN); 685554c0a3aSHans de Goede if (!(tmpV16 & FEN_ELDR)) { 686554c0a3aSHans de Goede tmpV16 |= FEN_ELDR; 687554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_FUNC_EN, tmpV16); 688554c0a3aSHans de Goede } 689554c0a3aSHans de Goede 690554c0a3aSHans de Goede /* Clock: Gated(0x0008h[5]) 8M(0x0008h[1]) clock from ANA, default valid */ 691554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_CLKR); 692554c0a3aSHans de Goede if ((!(tmpV16 & LOADER_CLK_EN)) || (!(tmpV16 & ANA8M))) { 693554c0a3aSHans de Goede tmpV16 |= (LOADER_CLK_EN | ANA8M); 694554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_CLKR, tmpV16); 695554c0a3aSHans de Goede } 696554c0a3aSHans de Goede 6977036126aSHariprasad Kelam if (bWrite) { 698554c0a3aSHans de Goede /* Enable LDO 2.5V before read/write action */ 699554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 700554c0a3aSHans de Goede tempval &= 0x0F; 701554c0a3aSHans de Goede tempval |= (VOLTAGE_V25 << 4); 702554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval | 0x80)); 703554c0a3aSHans de Goede 704554c0a3aSHans de Goede /* rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_ON); */ 705554c0a3aSHans de Goede } 706554c0a3aSHans de Goede } else { 707554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_OFF); 708554c0a3aSHans de Goede 7097036126aSHariprasad Kelam if (bWrite) { 710554c0a3aSHans de Goede /* Disable LDO 2.5V after read/write action */ 711554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 712554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval & 0x7F)); 713554c0a3aSHans de Goede } 714554c0a3aSHans de Goede 715554c0a3aSHans de Goede } 716554c0a3aSHans de Goede } 717554c0a3aSHans de Goede 718554c0a3aSHans de Goede static void hal_ReadEFuse_WiFi( 719554c0a3aSHans de Goede struct adapter *padapter, 720554c0a3aSHans de Goede u16 _offset, 721554c0a3aSHans de Goede u16 _size_byte, 722554c0a3aSHans de Goede u8 *pbuf, 723554c0a3aSHans de Goede bool bPseudoTest 724554c0a3aSHans de Goede ) 725554c0a3aSHans de Goede { 726554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 727554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 7289d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 729554c0a3aSHans de Goede #endif 730554c0a3aSHans de Goede u8 *efuseTbl = NULL; 731554c0a3aSHans de Goede u16 eFuse_Addr = 0; 732554c0a3aSHans de Goede u8 offset, wden; 733554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 734554c0a3aSHans de Goede u16 i, total, used; 735554c0a3aSHans de Goede u8 efuse_usage = 0; 736554c0a3aSHans de Goede 737554c0a3aSHans de Goede /* */ 738554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 739554c0a3aSHans de Goede /* */ 74004c35396SFabio Aiuto if ((_offset + _size_byte) > EFUSE_MAX_MAP_LEN) 741554c0a3aSHans de Goede return; 742554c0a3aSHans de Goede 7432ef2b7c2SJoe Perches efuseTbl = rtw_malloc(EFUSE_MAX_MAP_LEN); 74404c35396SFabio Aiuto if (!efuseTbl) 745554c0a3aSHans de Goede return; 74604c35396SFabio Aiuto 747554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 748554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_MAX_MAP_LEN); 749554c0a3aSHans de Goede 750554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 751554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 752554c0a3aSHans de Goede 753554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 754554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 755d6b08255SFabio Aiuto if (efuseHeader == 0xFF) 756554c0a3aSHans de Goede break; 757554c0a3aSHans de Goede 758554c0a3aSHans de Goede /* Check PG header for section num. */ 759554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 760554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 761554c0a3aSHans de Goede 762554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 763554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 764554c0a3aSHans de Goede continue; 765554c0a3aSHans de Goede 766554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 767554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 768554c0a3aSHans de Goede } else { 769554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 770554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 771554c0a3aSHans de Goede } 772554c0a3aSHans de Goede 773554c0a3aSHans de Goede if (offset < EFUSE_MAX_SECTION_8723B) { 774554c0a3aSHans de Goede u16 addr; 775554c0a3aSHans de Goede /* Get word enable value from PG header */ 776554c0a3aSHans de Goede 777554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 778554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 779554c0a3aSHans de Goede /* Check word enable condition in the section */ 780554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 781554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 782554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 783554c0a3aSHans de Goede 784554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 785554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 786554c0a3aSHans de Goede } 787554c0a3aSHans de Goede addr += 2; 788554c0a3aSHans de Goede } 789554c0a3aSHans de Goede } else { 790554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 791554c0a3aSHans de Goede } 792554c0a3aSHans de Goede } 793554c0a3aSHans de Goede 794554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 795554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 796554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 797554c0a3aSHans de Goede 798554c0a3aSHans de Goede /* Calculate Efuse utilization */ 799554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 800554c0a3aSHans de Goede used = eFuse_Addr - 1; 801554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 802554c0a3aSHans de Goede if (bPseudoTest) { 803554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 804554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = used; 805554c0a3aSHans de Goede #else 806554c0a3aSHans de Goede fakeEfuseUsedBytes = used; 807554c0a3aSHans de Goede #endif 808554c0a3aSHans de Goede } else { 809554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&used); 810554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_USAGE, (u8 *)&efuse_usage); 811554c0a3aSHans de Goede } 812554c0a3aSHans de Goede 813554c0a3aSHans de Goede kfree(efuseTbl); 814554c0a3aSHans de Goede } 815554c0a3aSHans de Goede 816554c0a3aSHans de Goede static void hal_ReadEFuse_BT( 817554c0a3aSHans de Goede struct adapter *padapter, 818554c0a3aSHans de Goede u16 _offset, 819554c0a3aSHans de Goede u16 _size_byte, 820554c0a3aSHans de Goede u8 *pbuf, 821554c0a3aSHans de Goede bool bPseudoTest 822554c0a3aSHans de Goede ) 823554c0a3aSHans de Goede { 824554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 825554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 8269d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 827554c0a3aSHans de Goede #endif 828554c0a3aSHans de Goede u8 *efuseTbl; 829554c0a3aSHans de Goede u8 bank; 830554c0a3aSHans de Goede u16 eFuse_Addr; 831554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 832554c0a3aSHans de Goede u8 offset, wden; 833554c0a3aSHans de Goede u16 i, total, used; 834554c0a3aSHans de Goede u8 efuse_usage; 835554c0a3aSHans de Goede 836554c0a3aSHans de Goede 837554c0a3aSHans de Goede /* */ 838554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 839554c0a3aSHans de Goede /* */ 84004c35396SFabio Aiuto if ((_offset + _size_byte) > EFUSE_BT_MAP_LEN) 841554c0a3aSHans de Goede return; 842554c0a3aSHans de Goede 843554c0a3aSHans de Goede efuseTbl = rtw_malloc(EFUSE_BT_MAP_LEN); 84404c35396SFabio Aiuto if (!efuseTbl) 845554c0a3aSHans de Goede return; 84604c35396SFabio Aiuto 847554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 848554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_BT_MAP_LEN); 849554c0a3aSHans de Goede 850554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &total, bPseudoTest); 851554c0a3aSHans de Goede 852554c0a3aSHans de Goede for (bank = 1; bank < 3; bank++) { /* 8723b Max bake 0~2 */ 85304c35396SFabio Aiuto if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) 854554c0a3aSHans de Goede goto exit; 855554c0a3aSHans de Goede 856554c0a3aSHans de Goede eFuse_Addr = 0; 857554c0a3aSHans de Goede 858554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 859554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 860554c0a3aSHans de Goede if (efuseHeader == 0xFF) 861554c0a3aSHans de Goede break; 862554c0a3aSHans de Goede 863554c0a3aSHans de Goede /* Check PG header for section num. */ 864554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 865554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 866554c0a3aSHans de Goede 867554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 868554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 869554c0a3aSHans de Goede continue; 870554c0a3aSHans de Goede 871554c0a3aSHans de Goede 872554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 873554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 874554c0a3aSHans de Goede } else { 875554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 876554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 877554c0a3aSHans de Goede } 878554c0a3aSHans de Goede 879554c0a3aSHans de Goede if (offset < EFUSE_BT_MAX_SECTION) { 880554c0a3aSHans de Goede u16 addr; 881554c0a3aSHans de Goede 882554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 883554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 884554c0a3aSHans de Goede /* Check word enable condition in the section */ 885554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 886554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 887554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 888554c0a3aSHans de Goede 889554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 890554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 891554c0a3aSHans de Goede } 892554c0a3aSHans de Goede addr += 2; 893554c0a3aSHans de Goede } 894554c0a3aSHans de Goede } else { 895554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 896554c0a3aSHans de Goede } 897554c0a3aSHans de Goede } 898554c0a3aSHans de Goede 89904c35396SFabio Aiuto if ((eFuse_Addr - 1) < total) 900554c0a3aSHans de Goede break; 90104c35396SFabio Aiuto 902554c0a3aSHans de Goede } 903554c0a3aSHans de Goede 904554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 905554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 906554c0a3aSHans de Goede 907554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 908554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 909554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 910554c0a3aSHans de Goede 911554c0a3aSHans de Goede /* */ 912554c0a3aSHans de Goede /* Calculate Efuse utilization. */ 913554c0a3aSHans de Goede /* */ 914554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 915554c0a3aSHans de Goede used = (EFUSE_BT_REAL_BANK_CONTENT_LEN*(bank-1)) + eFuse_Addr - 1; 916554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 917554c0a3aSHans de Goede if (bPseudoTest) { 918554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 919554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = used; 920554c0a3aSHans de Goede #else 921554c0a3aSHans de Goede fakeBTEfuseUsedBytes = used; 922554c0a3aSHans de Goede #endif 923554c0a3aSHans de Goede } else { 924554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&used); 925554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_USAGE, (u8 *)&efuse_usage); 926554c0a3aSHans de Goede } 927554c0a3aSHans de Goede 928554c0a3aSHans de Goede exit: 929554c0a3aSHans de Goede kfree(efuseTbl); 930554c0a3aSHans de Goede } 931554c0a3aSHans de Goede 932554c0a3aSHans de Goede static void Hal_ReadEFuse( 933554c0a3aSHans de Goede struct adapter *padapter, 934554c0a3aSHans de Goede u8 efuseType, 935554c0a3aSHans de Goede u16 _offset, 936554c0a3aSHans de Goede u16 _size_byte, 937554c0a3aSHans de Goede u8 *pbuf, 938554c0a3aSHans de Goede bool bPseudoTest 939554c0a3aSHans de Goede ) 940554c0a3aSHans de Goede { 941554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 942554c0a3aSHans de Goede hal_ReadEFuse_WiFi(padapter, _offset, _size_byte, pbuf, bPseudoTest); 943554c0a3aSHans de Goede else 944554c0a3aSHans de Goede hal_ReadEFuse_BT(padapter, _offset, _size_byte, pbuf, bPseudoTest); 945554c0a3aSHans de Goede } 946554c0a3aSHans de Goede 947554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_WiFi( 948554c0a3aSHans de Goede struct adapter *padapter, bool bPseudoTest 949554c0a3aSHans de Goede ) 950554c0a3aSHans de Goede { 951554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 952554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 9539d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 954554c0a3aSHans de Goede #endif 955554c0a3aSHans de Goede u16 efuse_addr = 0; 956554c0a3aSHans de Goede u16 start_addr = 0; /* for debug */ 957554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 958554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 959554c0a3aSHans de Goede u32 count = 0; /* for debug */ 960554c0a3aSHans de Goede 961554c0a3aSHans de Goede 962554c0a3aSHans de Goede if (bPseudoTest) { 963554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 964554c0a3aSHans de Goede efuse_addr = (u16)pEfuseHal->fakeEfuseUsedBytes; 965554c0a3aSHans de Goede #else 966554c0a3aSHans de Goede efuse_addr = (u16)fakeEfuseUsedBytes; 967554c0a3aSHans de Goede #endif 968554c0a3aSHans de Goede } else 969554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 970554c0a3aSHans de Goede 971554c0a3aSHans de Goede start_addr = efuse_addr; 972554c0a3aSHans de Goede 973554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 974554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 975554c0a3aSHans de Goede 976554c0a3aSHans de Goede count = 0; 977554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 97804c35396SFabio Aiuto if (efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) == false) 979554c0a3aSHans de Goede goto error; 980554c0a3aSHans de Goede 981554c0a3aSHans de Goede if (efuse_data == 0xFF) 982554c0a3aSHans de Goede break; 983554c0a3aSHans de Goede 984554c0a3aSHans de Goede if ((start_addr != 0) && (efuse_addr == start_addr)) { 985554c0a3aSHans de Goede count++; 986554c0a3aSHans de Goede 987554c0a3aSHans de Goede efuse_data = 0xFF; 988554c0a3aSHans de Goede if (count < 4) { 989554c0a3aSHans de Goede /* try again! */ 990554c0a3aSHans de Goede 991554c0a3aSHans de Goede if (count > 2) { 992554c0a3aSHans de Goede /* try again form address 0 */ 993554c0a3aSHans de Goede efuse_addr = 0; 994554c0a3aSHans de Goede start_addr = 0; 995554c0a3aSHans de Goede } 996554c0a3aSHans de Goede 997554c0a3aSHans de Goede continue; 998554c0a3aSHans de Goede } 999554c0a3aSHans de Goede 1000554c0a3aSHans de Goede goto error; 1001554c0a3aSHans de Goede } 1002554c0a3aSHans de Goede 1003554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1004554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1005554c0a3aSHans de Goede efuse_addr++; 1006554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1007554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) 1008554c0a3aSHans de Goede continue; 1009554c0a3aSHans de Goede 1010554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1011554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1012554c0a3aSHans de Goede } else { 1013554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1014554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1015554c0a3aSHans de Goede } 1016554c0a3aSHans de Goede 1017554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1018554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1019554c0a3aSHans de Goede } 1020554c0a3aSHans de Goede 1021554c0a3aSHans de Goede if (bPseudoTest) { 1022554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1023554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = efuse_addr; 1024554c0a3aSHans de Goede #else 1025554c0a3aSHans de Goede fakeEfuseUsedBytes = efuse_addr; 1026554c0a3aSHans de Goede #endif 1027554c0a3aSHans de Goede } else 1028554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 1029554c0a3aSHans de Goede 1030554c0a3aSHans de Goede goto exit; 1031554c0a3aSHans de Goede 1032554c0a3aSHans de Goede error: 103368468503SAndreas Hellmich /* report max size to prevent write efuse */ 1034554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_addr, bPseudoTest); 1035554c0a3aSHans de Goede 1036554c0a3aSHans de Goede exit: 1037554c0a3aSHans de Goede 1038554c0a3aSHans de Goede return efuse_addr; 1039554c0a3aSHans de Goede } 1040554c0a3aSHans de Goede 1041554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_BT(struct adapter *padapter, u8 bPseudoTest) 1042554c0a3aSHans de Goede { 1043554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1044554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 10459d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 1046554c0a3aSHans de Goede #endif 1047554c0a3aSHans de Goede u16 btusedbytes; 1048554c0a3aSHans de Goede u16 efuse_addr; 1049554c0a3aSHans de Goede u8 bank, startBank; 1050554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1051554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1052554c0a3aSHans de Goede u16 retU2 = 0; 1053554c0a3aSHans de Goede 1054554c0a3aSHans de Goede if (bPseudoTest) { 1055554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1056554c0a3aSHans de Goede btusedbytes = pEfuseHal->fakeBTEfuseUsedBytes; 1057554c0a3aSHans de Goede #else 1058554c0a3aSHans de Goede btusedbytes = fakeBTEfuseUsedBytes; 1059554c0a3aSHans de Goede #endif 1060554c0a3aSHans de Goede } else 1061554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&btusedbytes); 1062554c0a3aSHans de Goede 1063554c0a3aSHans de Goede efuse_addr = (u16)((btusedbytes%EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1064554c0a3aSHans de Goede startBank = (u8)(1+(btusedbytes/EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1065554c0a3aSHans de Goede 1066554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &retU2, bPseudoTest); 1067554c0a3aSHans de Goede 1068554c0a3aSHans de Goede for (bank = startBank; bank < 3; bank++) { 106904c35396SFabio Aiuto if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) 1070554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1071554c0a3aSHans de Goede break; 1072554c0a3aSHans de Goede 1073554c0a3aSHans de Goede /* only when bank is switched we have to reset the efuse_addr. */ 1074554c0a3aSHans de Goede if (bank != startBank) 1075554c0a3aSHans de Goede efuse_addr = 0; 1076554c0a3aSHans de Goede #if 1 1077554c0a3aSHans de Goede 1078554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 10794ca39cd7SFabio Aiuto if (efuse_OneByteRead(padapter, efuse_addr, 10804ca39cd7SFabio Aiuto &efuse_data, bPseudoTest) == false) 1081554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1082554c0a3aSHans de Goede break; 1083554c0a3aSHans de Goede 1084554c0a3aSHans de Goede if (efuse_data == 0xFF) 1085554c0a3aSHans de Goede break; 1086554c0a3aSHans de Goede 1087554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1088554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1089554c0a3aSHans de Goede efuse_addr++; 1090554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1091554c0a3aSHans de Goede 1092554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1093554c0a3aSHans de Goede efuse_addr++; 1094554c0a3aSHans de Goede continue; 1095554c0a3aSHans de Goede } 1096554c0a3aSHans de Goede 1097554c0a3aSHans de Goede /* hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); */ 1098554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1099554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1100554c0a3aSHans de Goede } else { 1101554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1102554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1103554c0a3aSHans de Goede } 1104554c0a3aSHans de Goede 1105554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1106554c0a3aSHans de Goede /* read next header */ 1107554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1108554c0a3aSHans de Goede } 1109554c0a3aSHans de Goede #else 1110554c0a3aSHans de Goede while ( 1111554c0a3aSHans de Goede bContinual && 1112554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) && 1113554c0a3aSHans de Goede AVAILABLE_EFUSE_ADDR(efuse_addr) 1114554c0a3aSHans de Goede ) { 1115554c0a3aSHans de Goede if (efuse_data != 0xFF) { 1116554c0a3aSHans de Goede if ((efuse_data&0x1F) == 0x0F) { /* extended header */ 1117554c0a3aSHans de Goede hoffset = efuse_data; 1118554c0a3aSHans de Goede efuse_addr++; 1119554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1120554c0a3aSHans de Goede if ((efuse_data & 0x0F) == 0x0F) { 1121554c0a3aSHans de Goede efuse_addr++; 1122554c0a3aSHans de Goede continue; 1123554c0a3aSHans de Goede } else { 1124554c0a3aSHans de Goede hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1125554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1126554c0a3aSHans de Goede } 1127554c0a3aSHans de Goede } else { 1128554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1129554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1130554c0a3aSHans de Goede } 1131554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1132554c0a3aSHans de Goede /* read next header */ 1133554c0a3aSHans de Goede efuse_addr = efuse_addr + (word_cnts*2)+1; 1134554c0a3aSHans de Goede } else 1135554c0a3aSHans de Goede bContinual = false; 1136554c0a3aSHans de Goede } 1137554c0a3aSHans de Goede #endif 1138554c0a3aSHans de Goede 1139554c0a3aSHans de Goede 1140554c0a3aSHans de Goede /* Check if we need to check next bank efuse */ 1141554c0a3aSHans de Goede if (efuse_addr < retU2) 1142554c0a3aSHans de Goede break; /* don't need to check next bank. */ 1143554c0a3aSHans de Goede } 1144554c0a3aSHans de Goede 1145554c0a3aSHans de Goede retU2 = ((bank-1)*EFUSE_BT_REAL_BANK_CONTENT_LEN)+efuse_addr; 1146554c0a3aSHans de Goede if (bPseudoTest) { 1147554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = retU2; 1148554c0a3aSHans de Goede } else { 1149554c0a3aSHans de Goede pEfuseHal->BTEfuseUsedBytes = retU2; 1150554c0a3aSHans de Goede } 1151554c0a3aSHans de Goede 1152554c0a3aSHans de Goede return retU2; 1153554c0a3aSHans de Goede } 1154554c0a3aSHans de Goede 1155554c0a3aSHans de Goede static u16 Hal_EfuseGetCurrentSize( 1156554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, bool bPseudoTest 1157554c0a3aSHans de Goede ) 1158554c0a3aSHans de Goede { 1159554c0a3aSHans de Goede u16 ret = 0; 1160554c0a3aSHans de Goede 1161554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1162554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_WiFi(padapter, bPseudoTest); 1163554c0a3aSHans de Goede else 1164554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_BT(padapter, bPseudoTest); 1165554c0a3aSHans de Goede 1166554c0a3aSHans de Goede return ret; 1167554c0a3aSHans de Goede } 1168554c0a3aSHans de Goede 1169554c0a3aSHans de Goede static u8 Hal_EfuseWordEnableDataWrite( 1170554c0a3aSHans de Goede struct adapter *padapter, 1171554c0a3aSHans de Goede u16 efuse_addr, 1172554c0a3aSHans de Goede u8 word_en, 1173554c0a3aSHans de Goede u8 *data, 1174554c0a3aSHans de Goede bool bPseudoTest 1175554c0a3aSHans de Goede ) 1176554c0a3aSHans de Goede { 1177554c0a3aSHans de Goede u16 tmpaddr = 0; 1178554c0a3aSHans de Goede u16 start_addr = efuse_addr; 1179554c0a3aSHans de Goede u8 badworden = 0x0F; 1180554c0a3aSHans de Goede u8 tmpdata[PGPKT_DATA_SIZE]; 1181554c0a3aSHans de Goede 1182554c0a3aSHans de Goede memset(tmpdata, 0xFF, PGPKT_DATA_SIZE); 1183554c0a3aSHans de Goede 1184554c0a3aSHans de Goede if (!(word_en & BIT(0))) { 1185554c0a3aSHans de Goede tmpaddr = start_addr; 1186554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[0], bPseudoTest); 1187554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[1], bPseudoTest); 1188554c0a3aSHans de Goede 1189554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[0], bPseudoTest); 1190554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[1], bPseudoTest); 1191554c0a3aSHans de Goede if ((data[0] != tmpdata[0]) || (data[1] != tmpdata[1])) { 1192554c0a3aSHans de Goede badworden &= (~BIT(0)); 1193554c0a3aSHans de Goede } 1194554c0a3aSHans de Goede } 1195554c0a3aSHans de Goede if (!(word_en & BIT(1))) { 1196554c0a3aSHans de Goede tmpaddr = start_addr; 1197554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[2], bPseudoTest); 1198554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[3], bPseudoTest); 1199554c0a3aSHans de Goede 1200554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[2], bPseudoTest); 1201554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[3], bPseudoTest); 1202554c0a3aSHans de Goede if ((data[2] != tmpdata[2]) || (data[3] != tmpdata[3])) { 1203554c0a3aSHans de Goede badworden &= (~BIT(1)); 1204554c0a3aSHans de Goede } 1205554c0a3aSHans de Goede } 1206554c0a3aSHans de Goede 1207554c0a3aSHans de Goede if (!(word_en & BIT(2))) { 1208554c0a3aSHans de Goede tmpaddr = start_addr; 1209554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[4], bPseudoTest); 1210554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[5], bPseudoTest); 1211554c0a3aSHans de Goede 1212554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[4], bPseudoTest); 1213554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[5], bPseudoTest); 1214554c0a3aSHans de Goede if ((data[4] != tmpdata[4]) || (data[5] != tmpdata[5])) { 1215554c0a3aSHans de Goede badworden &= (~BIT(2)); 1216554c0a3aSHans de Goede } 1217554c0a3aSHans de Goede } 1218554c0a3aSHans de Goede 1219554c0a3aSHans de Goede if (!(word_en & BIT(3))) { 1220554c0a3aSHans de Goede tmpaddr = start_addr; 1221554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[6], bPseudoTest); 1222554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[7], bPseudoTest); 1223554c0a3aSHans de Goede 1224554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[6], bPseudoTest); 1225554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[7], bPseudoTest); 1226554c0a3aSHans de Goede if ((data[6] != tmpdata[6]) || (data[7] != tmpdata[7])) { 1227554c0a3aSHans de Goede badworden &= (~BIT(3)); 1228554c0a3aSHans de Goede } 1229554c0a3aSHans de Goede } 1230554c0a3aSHans de Goede 1231554c0a3aSHans de Goede return badworden; 1232554c0a3aSHans de Goede } 1233554c0a3aSHans de Goede 1234554c0a3aSHans de Goede static s32 Hal_EfusePgPacketRead( 1235554c0a3aSHans de Goede struct adapter *padapter, 1236554c0a3aSHans de Goede u8 offset, 1237554c0a3aSHans de Goede u8 *data, 1238554c0a3aSHans de Goede bool bPseudoTest 1239554c0a3aSHans de Goede ) 1240554c0a3aSHans de Goede { 1241554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1242554c0a3aSHans de Goede u16 efuse_addr = 0; 1243554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1244554c0a3aSHans de Goede u8 i; 1245554c0a3aSHans de Goede u8 max_section = 0; 1246554c0a3aSHans de Goede s32 ret; 1247554c0a3aSHans de Goede 1248554c0a3aSHans de Goede 1249019acabeSHimadri Pandya if (!data) 1250554c0a3aSHans de Goede return false; 1251554c0a3aSHans de Goede 1252554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_EFUSE_MAX_SECTION, &max_section, bPseudoTest); 125304c35396SFabio Aiuto if (offset > max_section) 1254554c0a3aSHans de Goede return false; 1255554c0a3aSHans de Goede 1256554c0a3aSHans de Goede memset(data, 0xFF, PGPKT_DATA_SIZE); 1257554c0a3aSHans de Goede ret = true; 1258554c0a3aSHans de Goede 1259554c0a3aSHans de Goede /* */ 1260554c0a3aSHans de Goede /* <Roger_TODO> Efuse has been pre-programmed dummy 5Bytes at the end of Efuse by CP. */ 1261554c0a3aSHans de Goede /* Skip dummy parts to prevent unexpected data read from Efuse. */ 1262554c0a3aSHans de Goede /* By pass right now. 2009.02.19. */ 1263554c0a3aSHans de Goede /* */ 1264554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 1265554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest) == false) { 1266554c0a3aSHans de Goede ret = false; 1267554c0a3aSHans de Goede break; 1268554c0a3aSHans de Goede } 1269554c0a3aSHans de Goede 1270554c0a3aSHans de Goede if (efuse_data == 0xFF) 1271554c0a3aSHans de Goede break; 1272554c0a3aSHans de Goede 1273554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1274554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1275554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 127604c35396SFabio Aiuto if (ALL_WORDS_DISABLED(efuse_data)) 1277554c0a3aSHans de Goede continue; 1278554c0a3aSHans de Goede 1279554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1280554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1281554c0a3aSHans de Goede } else { 1282554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1283554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1284554c0a3aSHans de Goede } 1285554c0a3aSHans de Goede 1286554c0a3aSHans de Goede if (hoffset == offset) { 1287554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 1288554c0a3aSHans de Goede /* Check word enable condition in the section */ 1289554c0a3aSHans de Goede if (!(hworden & (0x01<<i))) { 1290554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1291554c0a3aSHans de Goede data[i*2] = efuse_data; 1292554c0a3aSHans de Goede 1293554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1294554c0a3aSHans de Goede data[(i*2)+1] = efuse_data; 1295554c0a3aSHans de Goede } 1296554c0a3aSHans de Goede } 1297554c0a3aSHans de Goede } else { 1298554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1299554c0a3aSHans de Goede efuse_addr += word_cnts*2; 1300554c0a3aSHans de Goede } 1301554c0a3aSHans de Goede } 1302554c0a3aSHans de Goede 1303554c0a3aSHans de Goede return ret; 1304554c0a3aSHans de Goede } 1305554c0a3aSHans de Goede 1306554c0a3aSHans de Goede static u8 hal_EfusePgCheckAvailableAddr( 1307554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, u8 bPseudoTest 1308554c0a3aSHans de Goede ) 1309554c0a3aSHans de Goede { 1310554c0a3aSHans de Goede u16 max_available = 0; 1311554c0a3aSHans de Goede u16 current_size; 1312554c0a3aSHans de Goede 1313554c0a3aSHans de Goede 1314554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &max_available, bPseudoTest); 1315554c0a3aSHans de Goede 1316554c0a3aSHans de Goede current_size = Efuse_GetCurrentSize(padapter, efuseType, bPseudoTest); 1317d6b08255SFabio Aiuto if (current_size >= max_available) 1318554c0a3aSHans de Goede return false; 1319d6b08255SFabio Aiuto 1320554c0a3aSHans de Goede return true; 1321554c0a3aSHans de Goede } 1322554c0a3aSHans de Goede 1323554c0a3aSHans de Goede static void hal_EfuseConstructPGPkt( 1324554c0a3aSHans de Goede u8 offset, 1325554c0a3aSHans de Goede u8 word_en, 1326554c0a3aSHans de Goede u8 *pData, 13279d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt 1328554c0a3aSHans de Goede ) 1329554c0a3aSHans de Goede { 1330554c0a3aSHans de Goede memset(pTargetPkt->data, 0xFF, PGPKT_DATA_SIZE); 1331554c0a3aSHans de Goede pTargetPkt->offset = offset; 1332554c0a3aSHans de Goede pTargetPkt->word_en = word_en; 1333554c0a3aSHans de Goede efuse_WordEnableDataRead(word_en, pData, pTargetPkt->data); 1334554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1335554c0a3aSHans de Goede } 1336554c0a3aSHans de Goede 1337554c0a3aSHans de Goede static u8 hal_EfusePartialWriteCheck( 1338554c0a3aSHans de Goede struct adapter *padapter, 1339554c0a3aSHans de Goede u8 efuseType, 1340554c0a3aSHans de Goede u16 *pAddr, 13419d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1342554c0a3aSHans de Goede u8 bPseudoTest 1343554c0a3aSHans de Goede ) 1344554c0a3aSHans de Goede { 1345554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 13469d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 1347554c0a3aSHans de Goede u8 bRet = false; 1348554c0a3aSHans de Goede u16 startAddr = 0, efuse_max_available_len = 0, efuse_max = 0; 1349554c0a3aSHans de Goede u8 efuse_data = 0; 1350554c0a3aSHans de Goede 1351554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_max_available_len, bPseudoTest); 1352554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_EFUSE_CONTENT_LEN_BANK, &efuse_max, bPseudoTest); 1353554c0a3aSHans de Goede 1354554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) { 1355554c0a3aSHans de Goede if (bPseudoTest) { 1356554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1357554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeEfuseUsedBytes; 1358554c0a3aSHans de Goede #else 1359554c0a3aSHans de Goede startAddr = (u16)fakeEfuseUsedBytes; 1360554c0a3aSHans de Goede #endif 1361554c0a3aSHans de Goede } else 1362554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&startAddr); 1363554c0a3aSHans de Goede } else { 1364554c0a3aSHans de Goede if (bPseudoTest) { 1365554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1366554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeBTEfuseUsedBytes; 1367554c0a3aSHans de Goede #else 1368554c0a3aSHans de Goede startAddr = (u16)fakeBTEfuseUsedBytes; 1369554c0a3aSHans de Goede #endif 1370554c0a3aSHans de Goede } else 1371554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&startAddr); 1372554c0a3aSHans de Goede } 1373554c0a3aSHans de Goede startAddr %= efuse_max; 1374554c0a3aSHans de Goede 1375554c0a3aSHans de Goede while (1) { 1376554c0a3aSHans de Goede if (startAddr >= efuse_max_available_len) { 1377554c0a3aSHans de Goede bRet = false; 1378554c0a3aSHans de Goede break; 1379554c0a3aSHans de Goede } 1380554c0a3aSHans de Goede 1381554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest) && (efuse_data != 0xFF)) { 1382554c0a3aSHans de Goede #if 1 1383554c0a3aSHans de Goede bRet = false; 1384554c0a3aSHans de Goede break; 1385554c0a3aSHans de Goede #else 1386554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1387554c0a3aSHans de Goede cur_header = efuse_data; 1388554c0a3aSHans de Goede startAddr++; 1389554c0a3aSHans de Goede efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest); 1390554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1391554c0a3aSHans de Goede bRet = false; 1392554c0a3aSHans de Goede break; 1393554c0a3aSHans de Goede } else { 1394554c0a3aSHans de Goede curPkt.offset = ((cur_header & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1395554c0a3aSHans de Goede curPkt.word_en = efuse_data & 0x0F; 1396554c0a3aSHans de Goede } 1397554c0a3aSHans de Goede } else { 1398554c0a3aSHans de Goede cur_header = efuse_data; 1399554c0a3aSHans de Goede curPkt.offset = (cur_header>>4) & 0x0F; 1400554c0a3aSHans de Goede curPkt.word_en = cur_header & 0x0F; 1401554c0a3aSHans de Goede } 1402554c0a3aSHans de Goede 1403554c0a3aSHans de Goede curPkt.word_cnts = Efuse_CalculateWordCnts(curPkt.word_en); 1404554c0a3aSHans de Goede /* if same header is found but no data followed */ 1405554c0a3aSHans de Goede /* write some part of data followed by the header. */ 1406554c0a3aSHans de Goede if ( 1407554c0a3aSHans de Goede (curPkt.offset == pTargetPkt->offset) && 1408554c0a3aSHans de Goede (hal_EfuseCheckIfDatafollowed(padapter, curPkt.word_cnts, startAddr+1, bPseudoTest) == false) && 1409554c0a3aSHans de Goede wordEnMatched(pTargetPkt, &curPkt, &matched_wden) == true 1410554c0a3aSHans de Goede ) { 1411554c0a3aSHans de Goede /* Here to write partial data */ 1412554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, startAddr+1, matched_wden, pTargetPkt->data, bPseudoTest); 1413554c0a3aSHans de Goede if (badworden != 0x0F) { 1414554c0a3aSHans de Goede u32 PgWriteSuccess = 0; 1415554c0a3aSHans de Goede /* if write fail on some words, write these bad words again */ 1416554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1417554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1418554c0a3aSHans de Goede else 1419554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite_BT(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1420554c0a3aSHans de Goede 1421554c0a3aSHans de Goede if (!PgWriteSuccess) { 1422554c0a3aSHans de Goede bRet = false; /* write fail, return */ 1423554c0a3aSHans de Goede break; 1424554c0a3aSHans de Goede } 1425554c0a3aSHans de Goede } 1426554c0a3aSHans de Goede /* partial write ok, update the target packet for later use */ 1427554c0a3aSHans de Goede for (i = 0; i < 4; i++) { 1428554c0a3aSHans de Goede if ((matched_wden & (0x1<<i)) == 0) { /* this word has been written */ 1429554c0a3aSHans de Goede pTargetPkt->word_en |= (0x1<<i); /* disable the word */ 1430554c0a3aSHans de Goede } 1431554c0a3aSHans de Goede } 1432554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1433554c0a3aSHans de Goede } 1434554c0a3aSHans de Goede /* read from next header */ 1435554c0a3aSHans de Goede startAddr = startAddr + (curPkt.word_cnts*2) + 1; 1436554c0a3aSHans de Goede #endif 1437554c0a3aSHans de Goede } else { 1438554c0a3aSHans de Goede /* not used header, 0xff */ 1439554c0a3aSHans de Goede *pAddr = startAddr; 1440554c0a3aSHans de Goede bRet = true; 1441554c0a3aSHans de Goede break; 1442554c0a3aSHans de Goede } 1443554c0a3aSHans de Goede } 1444554c0a3aSHans de Goede 1445554c0a3aSHans de Goede return bRet; 1446554c0a3aSHans de Goede } 1447554c0a3aSHans de Goede 1448554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite1ByteHeader( 1449554c0a3aSHans de Goede struct adapter *padapter, 1450554c0a3aSHans de Goede u8 efuseType, 1451554c0a3aSHans de Goede u16 *pAddr, 14529d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1453554c0a3aSHans de Goede u8 bPseudoTest 1454554c0a3aSHans de Goede ) 1455554c0a3aSHans de Goede { 1456554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1457554c0a3aSHans de Goede u16 efuse_addr = *pAddr; 1458554c0a3aSHans de Goede u8 repeatcnt = 0; 1459554c0a3aSHans de Goede 1460554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset << 4) & 0xf0) | pTargetPkt->word_en; 1461554c0a3aSHans de Goede 1462554c0a3aSHans de Goede do { 1463554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1464554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1465554c0a3aSHans de Goede if (tmp_header != 0xFF) 1466554c0a3aSHans de Goede break; 1467d6b08255SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1468554c0a3aSHans de Goede return false; 1469d6b08255SFabio Aiuto 1470554c0a3aSHans de Goede } while (1); 1471554c0a3aSHans de Goede 1472d6b08255SFabio Aiuto if (tmp_header != pg_header) 1473554c0a3aSHans de Goede return false; 1474554c0a3aSHans de Goede 1475554c0a3aSHans de Goede *pAddr = efuse_addr; 1476554c0a3aSHans de Goede 1477554c0a3aSHans de Goede return true; 1478554c0a3aSHans de Goede } 1479554c0a3aSHans de Goede 1480554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite2ByteHeader( 1481554c0a3aSHans de Goede struct adapter *padapter, 1482554c0a3aSHans de Goede u8 efuseType, 1483554c0a3aSHans de Goede u16 *pAddr, 14849d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1485554c0a3aSHans de Goede u8 bPseudoTest 1486554c0a3aSHans de Goede ) 1487554c0a3aSHans de Goede { 1488554c0a3aSHans de Goede u16 efuse_addr, efuse_max_available_len = 0; 1489554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1490554c0a3aSHans de Goede u8 repeatcnt = 0; 1491554c0a3aSHans de Goede 1492554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &efuse_max_available_len, bPseudoTest); 1493554c0a3aSHans de Goede 1494554c0a3aSHans de Goede efuse_addr = *pAddr; 1495d6b08255SFabio Aiuto if (efuse_addr >= efuse_max_available_len) 1496554c0a3aSHans de Goede return false; 1497554c0a3aSHans de Goede 1498554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x07) << 5) | 0x0F; 1499554c0a3aSHans de Goede 1500554c0a3aSHans de Goede do { 1501554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1502554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1503554c0a3aSHans de Goede if (tmp_header != 0xFF) 1504554c0a3aSHans de Goede break; 150504c35396SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1506554c0a3aSHans de Goede return false; 150704c35396SFabio Aiuto 1508554c0a3aSHans de Goede } while (1); 1509554c0a3aSHans de Goede 151004c35396SFabio Aiuto if (tmp_header != pg_header) 1511554c0a3aSHans de Goede return false; 1512554c0a3aSHans de Goede 1513554c0a3aSHans de Goede /* to write ext_header */ 1514554c0a3aSHans de Goede efuse_addr++; 1515554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x78) << 1) | pTargetPkt->word_en; 1516554c0a3aSHans de Goede 1517554c0a3aSHans de Goede do { 1518554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1519554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1520554c0a3aSHans de Goede if (tmp_header != 0xFF) 1521554c0a3aSHans de Goede break; 152204c35396SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1523554c0a3aSHans de Goede return false; 152404c35396SFabio Aiuto 1525554c0a3aSHans de Goede } while (1); 1526554c0a3aSHans de Goede 152704c35396SFabio Aiuto if (tmp_header != pg_header) /* offset PG fail */ 1528554c0a3aSHans de Goede return false; 1529554c0a3aSHans de Goede 1530554c0a3aSHans de Goede *pAddr = efuse_addr; 1531554c0a3aSHans de Goede 1532554c0a3aSHans de Goede return true; 1533554c0a3aSHans de Goede } 1534554c0a3aSHans de Goede 1535554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteHeader( 1536554c0a3aSHans de Goede struct adapter *padapter, 1537554c0a3aSHans de Goede u8 efuseType, 1538554c0a3aSHans de Goede u16 *pAddr, 15399d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1540554c0a3aSHans de Goede u8 bPseudoTest 1541554c0a3aSHans de Goede ) 1542554c0a3aSHans de Goede { 1543554c0a3aSHans de Goede u8 bRet = false; 1544554c0a3aSHans de Goede 1545554c0a3aSHans de Goede if (pTargetPkt->offset >= EFUSE_MAX_SECTION_BASE) 1546554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite2ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1547554c0a3aSHans de Goede else 1548554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite1ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1549554c0a3aSHans de Goede 1550554c0a3aSHans de Goede return bRet; 1551554c0a3aSHans de Goede } 1552554c0a3aSHans de Goede 1553554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteData( 1554554c0a3aSHans de Goede struct adapter *padapter, 1555554c0a3aSHans de Goede u8 efuseType, 1556554c0a3aSHans de Goede u16 *pAddr, 15579d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1558554c0a3aSHans de Goede u8 bPseudoTest 1559554c0a3aSHans de Goede ) 1560554c0a3aSHans de Goede { 1561554c0a3aSHans de Goede u16 efuse_addr; 1562554c0a3aSHans de Goede u8 badworden; 1563554c0a3aSHans de Goede 1564554c0a3aSHans de Goede 1565554c0a3aSHans de Goede efuse_addr = *pAddr; 1566554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, efuse_addr+1, pTargetPkt->word_en, pTargetPkt->data, bPseudoTest); 156704c35396SFabio Aiuto if (badworden != 0x0F) 1568554c0a3aSHans de Goede return false; 1569554c0a3aSHans de Goede 1570554c0a3aSHans de Goede return true; 1571554c0a3aSHans de Goede } 1572554c0a3aSHans de Goede 1573554c0a3aSHans de Goede static s32 Hal_EfusePgPacketWrite( 1574554c0a3aSHans de Goede struct adapter *padapter, 1575554c0a3aSHans de Goede u8 offset, 1576554c0a3aSHans de Goede u8 word_en, 1577554c0a3aSHans de Goede u8 *pData, 1578554c0a3aSHans de Goede bool bPseudoTest 1579554c0a3aSHans de Goede ) 1580554c0a3aSHans de Goede { 15819d3c9ecdSMarco Cesati struct pgpkt_struct targetPkt; 1582554c0a3aSHans de Goede u16 startAddr = 0; 1583554c0a3aSHans de Goede u8 efuseType = EFUSE_WIFI; 1584554c0a3aSHans de Goede 1585554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1586554c0a3aSHans de Goede return false; 1587554c0a3aSHans de Goede 1588554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1589554c0a3aSHans de Goede 1590554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1591554c0a3aSHans de Goede return false; 1592554c0a3aSHans de Goede 1593554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1594554c0a3aSHans de Goede return false; 1595554c0a3aSHans de Goede 1596554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1597554c0a3aSHans de Goede return false; 1598554c0a3aSHans de Goede 1599554c0a3aSHans de Goede return true; 1600554c0a3aSHans de Goede } 1601554c0a3aSHans de Goede 1602554c0a3aSHans de Goede static bool Hal_EfusePgPacketWrite_BT( 1603554c0a3aSHans de Goede struct adapter *padapter, 1604554c0a3aSHans de Goede u8 offset, 1605554c0a3aSHans de Goede u8 word_en, 1606554c0a3aSHans de Goede u8 *pData, 1607554c0a3aSHans de Goede bool bPseudoTest 1608554c0a3aSHans de Goede ) 1609554c0a3aSHans de Goede { 16109d3c9ecdSMarco Cesati struct pgpkt_struct targetPkt; 1611554c0a3aSHans de Goede u16 startAddr = 0; 1612554c0a3aSHans de Goede u8 efuseType = EFUSE_BT; 1613554c0a3aSHans de Goede 1614554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1615554c0a3aSHans de Goede return false; 1616554c0a3aSHans de Goede 1617554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1618554c0a3aSHans de Goede 1619554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1620554c0a3aSHans de Goede return false; 1621554c0a3aSHans de Goede 1622554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1623554c0a3aSHans de Goede return false; 1624554c0a3aSHans de Goede 1625554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1626554c0a3aSHans de Goede return false; 1627554c0a3aSHans de Goede 1628554c0a3aSHans de Goede return true; 1629554c0a3aSHans de Goede } 1630554c0a3aSHans de Goede 163135f25566SMarco Cesati static struct hal_version ReadChipVersion8723B(struct adapter *padapter) 1632554c0a3aSHans de Goede { 1633554c0a3aSHans de Goede u32 value32; 163435f25566SMarco Cesati struct hal_version ChipVersion; 1635554c0a3aSHans de Goede struct hal_com_data *pHalData; 1636554c0a3aSHans de Goede 1637554c0a3aSHans de Goede /* YJ, TODO, move read chip type here */ 1638554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 1639554c0a3aSHans de Goede 1640554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_SYS_CFG); 1641554c0a3aSHans de Goede ChipVersion.ICType = CHIP_8723B; 1642554c0a3aSHans de Goede ChipVersion.ChipType = ((value32 & RTL_ID) ? TEST_CHIP : NORMAL_CHIP); 1643554c0a3aSHans de Goede ChipVersion.RFType = RF_TYPE_1T1R; 1644554c0a3aSHans de Goede ChipVersion.VendorType = ((value32 & VENDOR_ID) ? CHIP_VENDOR_UMC : CHIP_VENDOR_TSMC); 1645554c0a3aSHans de Goede ChipVersion.CUTVersion = (value32 & CHIP_VER_RTL_MASK)>>CHIP_VER_RTL_SHIFT; /* IC version (CUT) */ 1646554c0a3aSHans de Goede 1647554c0a3aSHans de Goede /* For regulator mode. by tynli. 2011.01.14 */ 1648554c0a3aSHans de Goede pHalData->RegulatorMode = ((value32 & SPS_SEL) ? RT_LDO_REGULATOR : RT_SWITCHING_REGULATOR); 1649554c0a3aSHans de Goede 1650554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_GPIO_OUTSTS); 1651554c0a3aSHans de Goede ChipVersion.ROMVer = ((value32 & RF_RL_ID) >> 20); /* ROM code version. */ 1652554c0a3aSHans de Goede 1653554c0a3aSHans de Goede /* For multi-function consideration. Added by Roger, 2010.10.06. */ 1654554c0a3aSHans de Goede pHalData->MultiFunc = RT_MULTI_FUNC_NONE; 1655554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 1656554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & WL_FUNC_EN) ? RT_MULTI_FUNC_WIFI : 0); 1657554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & BT_FUNC_EN) ? RT_MULTI_FUNC_BT : 0); 1658554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & GPS_FUNC_EN) ? RT_MULTI_FUNC_GPS : 0); 1659554c0a3aSHans de Goede pHalData->PolarityCtl = ((value32 & WL_HWPDN_SL) ? RT_POLARITY_HIGH_ACT : RT_POLARITY_LOW_ACT); 1660554c0a3aSHans de Goede #if 1 1661554c0a3aSHans de Goede dump_chip_info(ChipVersion); 1662554c0a3aSHans de Goede #endif 1663554c0a3aSHans de Goede pHalData->VersionID = ChipVersion; 1664554c0a3aSHans de Goede if (IS_1T2R(ChipVersion)) 1665554c0a3aSHans de Goede pHalData->rf_type = RF_1T2R; 1666554c0a3aSHans de Goede else if (IS_2T2R(ChipVersion)) 1667554c0a3aSHans de Goede pHalData->rf_type = RF_2T2R; 1668554c0a3aSHans de Goede else 1669554c0a3aSHans de Goede pHalData->rf_type = RF_1T1R; 1670554c0a3aSHans de Goede 1671554c0a3aSHans de Goede return ChipVersion; 1672554c0a3aSHans de Goede } 1673554c0a3aSHans de Goede 1674554c0a3aSHans de Goede static void rtl8723b_read_chip_version(struct adapter *padapter) 1675554c0a3aSHans de Goede { 1676554c0a3aSHans de Goede ReadChipVersion8723B(padapter); 1677554c0a3aSHans de Goede } 1678554c0a3aSHans de Goede 1679554c0a3aSHans de Goede void rtl8723b_InitBeaconParameters(struct adapter *padapter) 1680554c0a3aSHans de Goede { 1681554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1682554c0a3aSHans de Goede u16 val16; 1683554c0a3aSHans de Goede u8 val8; 1684554c0a3aSHans de Goede 1685554c0a3aSHans de Goede 1686554c0a3aSHans de Goede val8 = DIS_TSF_UDT; 1687554c0a3aSHans de Goede val16 = val8 | (val8 << 8); /* port0 and port1 */ 1688554c0a3aSHans de Goede 1689554c0a3aSHans de Goede /* Enable prot0 beacon function for PSTDMA */ 1690554c0a3aSHans de Goede val16 |= EN_BCN_FUNCTION; 1691554c0a3aSHans de Goede 1692554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_CTRL, val16); 1693554c0a3aSHans de Goede 1694554c0a3aSHans de Goede /* TODO: Remove these magic number */ 1695554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0x6404);/* ms */ 1696554c0a3aSHans de Goede /* Firmware will control REG_DRVERLYINT when power saving is enable, */ 1697554c0a3aSHans de Goede /* so don't set this register on STA mode. */ 1698554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_STATION_STATE) == false) 1699554c0a3aSHans de Goede rtw_write8(padapter, REG_DRVERLYINT, DRIVER_EARLY_INT_TIME_8723B); /* 5ms */ 1700554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, BCN_DMA_ATIME_INT_TIME_8723B); /* 2ms */ 1701554c0a3aSHans de Goede 1702554c0a3aSHans de Goede /* Suggested by designer timchen. Change beacon AIFS to the largest number */ 1703554c0a3aSHans de Goede /* beacause test chip does not contension before sending beacon. by tynli. 2009.11.03 */ 1704554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x660F); 1705554c0a3aSHans de Goede 1706554c0a3aSHans de Goede pHalData->RegBcnCtrlVal = rtw_read8(padapter, REG_BCN_CTRL); 1707554c0a3aSHans de Goede pHalData->RegTxPause = rtw_read8(padapter, REG_TXPAUSE); 1708554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl = rtw_read8(padapter, REG_FWHW_TXQ_CTRL+2); 1709554c0a3aSHans de Goede pHalData->RegReg542 = rtw_read8(padapter, REG_TBTT_PROHIBIT+2); 1710554c0a3aSHans de Goede pHalData->RegCR_1 = rtw_read8(padapter, REG_CR+1); 1711554c0a3aSHans de Goede } 1712554c0a3aSHans de Goede 1713554c0a3aSHans de Goede void _InitBurstPktLen_8723BS(struct adapter *Adapter) 1714554c0a3aSHans de Goede { 1715554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 1716554c0a3aSHans de Goede 1717554c0a3aSHans de Goede rtw_write8(Adapter, 0x4c7, rtw_read8(Adapter, 0x4c7)|BIT(7)); /* enable single pkt ampdu */ 1718554c0a3aSHans de Goede rtw_write8(Adapter, REG_RX_PKT_LIMIT_8723B, 0x18); /* for VHT packet length 11K */ 1719554c0a3aSHans de Goede rtw_write8(Adapter, REG_MAX_AGGR_NUM_8723B, 0x1F); 1720554c0a3aSHans de Goede rtw_write8(Adapter, REG_PIFS_8723B, 0x00); 1721554c0a3aSHans de Goede rtw_write8(Adapter, REG_FWHW_TXQ_CTRL_8723B, rtw_read8(Adapter, REG_FWHW_TXQ_CTRL)&(~BIT(7))); 1722554c0a3aSHans de Goede if (pHalData->AMPDUBurstMode) 1723554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_BURST_MODE_8723B, 0x5F); 1724554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_MAX_TIME_8723B, 0x70); 1725554c0a3aSHans de Goede 1726554c0a3aSHans de Goede /* ARFB table 9 for 11ac 5G 2SS */ 1727554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B, 0x00000010); 1728554c0a3aSHans de Goede if (IS_NORMAL_CHIP(pHalData->VersionID)) 1729554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0xfffff000); 1730554c0a3aSHans de Goede else 1731554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0x3e0ff000); 1732554c0a3aSHans de Goede 1733554c0a3aSHans de Goede /* ARFB table 10 for 11ac 5G 1SS */ 1734554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B, 0x00000010); 1735554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B+4, 0x003ff000); 1736554c0a3aSHans de Goede } 1737554c0a3aSHans de Goede 1738554c0a3aSHans de Goede static void ResumeTxBeacon(struct adapter *padapter) 1739554c0a3aSHans de Goede { 1740554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1741554c0a3aSHans de Goede 1742554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl |= BIT(6); 1743554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 1744554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0xff); 1745554c0a3aSHans de Goede pHalData->RegReg542 |= BIT(0); 1746554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 1747554c0a3aSHans de Goede } 1748554c0a3aSHans de Goede 1749554c0a3aSHans de Goede static void StopTxBeacon(struct adapter *padapter) 1750554c0a3aSHans de Goede { 1751554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1752554c0a3aSHans de Goede 1753554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl &= ~BIT(6); 1754554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 1755554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0x64); 1756554c0a3aSHans de Goede pHalData->RegReg542 &= ~BIT(0); 1757554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 1758554c0a3aSHans de Goede 1759554c0a3aSHans de Goede CheckFwRsvdPageContent(padapter); /* 2010.06.23. Added by tynli. */ 1760554c0a3aSHans de Goede } 1761554c0a3aSHans de Goede 1762554c0a3aSHans de Goede static void _BeaconFunctionEnable(struct adapter *padapter, u8 Enable, u8 Linked) 1763554c0a3aSHans de Goede { 1764554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT | EN_BCN_FUNCTION | DIS_BCNQ_SUB); 1765554c0a3aSHans de Goede rtw_write8(padapter, REG_RD_CTRL+1, 0x6F); 1766554c0a3aSHans de Goede } 1767554c0a3aSHans de Goede 1768554c0a3aSHans de Goede static void rtl8723b_SetBeaconRelatedRegisters(struct adapter *padapter) 1769554c0a3aSHans de Goede { 1770554c0a3aSHans de Goede u8 val8; 1771554c0a3aSHans de Goede u32 value32; 1772554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 1773554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &pmlmeext->mlmext_info; 1774554c0a3aSHans de Goede u32 bcn_ctrl_reg; 1775554c0a3aSHans de Goede 1776554c0a3aSHans de Goede /* reset TSF, enable update TSF, correcting TSF On Beacon */ 1777554c0a3aSHans de Goede 1778554c0a3aSHans de Goede /* REG_BCN_INTERVAL */ 1779554c0a3aSHans de Goede /* REG_BCNDMATIM */ 1780554c0a3aSHans de Goede /* REG_ATIMWND */ 1781554c0a3aSHans de Goede /* REG_TBTT_PROHIBIT */ 1782554c0a3aSHans de Goede /* REG_DRVERLYINT */ 1783554c0a3aSHans de Goede /* REG_BCN_MAX_ERR */ 1784554c0a3aSHans de Goede /* REG_BCNTCFG (0x510) */ 1785554c0a3aSHans de Goede /* REG_DUAL_TSF_RST */ 1786554c0a3aSHans de Goede /* REG_BCN_CTRL (0x550) */ 1787554c0a3aSHans de Goede 1788554c0a3aSHans de Goede 1789554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 1790554c0a3aSHans de Goede 1791554c0a3aSHans de Goede /* */ 1792554c0a3aSHans de Goede /* ATIM window */ 1793554c0a3aSHans de Goede /* */ 1794554c0a3aSHans de Goede rtw_write16(padapter, REG_ATIMWND, 2); 1795554c0a3aSHans de Goede 1796554c0a3aSHans de Goede /* */ 1797554c0a3aSHans de Goede /* Beacon interval (in unit of TU). */ 1798554c0a3aSHans de Goede /* */ 1799554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, pmlmeinfo->bcn_interval); 1800554c0a3aSHans de Goede 1801554c0a3aSHans de Goede rtl8723b_InitBeaconParameters(padapter); 1802554c0a3aSHans de Goede 1803554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, 0x09); 1804554c0a3aSHans de Goede 1805554c0a3aSHans de Goede /* */ 1806554c0a3aSHans de Goede /* Reset TSF Timer to zero, added by Roger. 2008.06.24 */ 1807554c0a3aSHans de Goede /* */ 1808554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_TCR); 1809554c0a3aSHans de Goede value32 &= ~TSFRST; 1810554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 1811554c0a3aSHans de Goede 1812554c0a3aSHans de Goede value32 |= TSFRST; 1813554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 1814554c0a3aSHans de Goede 1815554c0a3aSHans de Goede /* NOTE: Fix test chip's bug (about contention windows's randomness) */ 1816554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE|WIFI_AP_STATE) == true) { 1817554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_CCK, 0x50); 1818554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_OFDM, 0x50); 1819554c0a3aSHans de Goede } 1820554c0a3aSHans de Goede 1821554c0a3aSHans de Goede _BeaconFunctionEnable(padapter, true, true); 1822554c0a3aSHans de Goede 1823554c0a3aSHans de Goede ResumeTxBeacon(padapter); 1824554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 1825554c0a3aSHans de Goede val8 |= DIS_BCNQ_SUB; 1826554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 1827554c0a3aSHans de Goede } 1828554c0a3aSHans de Goede 1829554c0a3aSHans de Goede static void rtl8723b_GetHalODMVar( 1830554c0a3aSHans de Goede struct adapter *Adapter, 18310ba38840SMarco Cesati enum hal_odm_variable eVariable, 1832554c0a3aSHans de Goede void *pValue1, 1833554c0a3aSHans de Goede void *pValue2 1834554c0a3aSHans de Goede ) 1835554c0a3aSHans de Goede { 1836554c0a3aSHans de Goede GetHalODMVar(Adapter, eVariable, pValue1, pValue2); 1837554c0a3aSHans de Goede } 1838554c0a3aSHans de Goede 1839554c0a3aSHans de Goede static void rtl8723b_SetHalODMVar( 1840554c0a3aSHans de Goede struct adapter *Adapter, 18410ba38840SMarco Cesati enum hal_odm_variable eVariable, 1842554c0a3aSHans de Goede void *pValue1, 1843554c0a3aSHans de Goede bool bSet 1844554c0a3aSHans de Goede ) 1845554c0a3aSHans de Goede { 1846554c0a3aSHans de Goede SetHalODMVar(Adapter, eVariable, pValue1, bSet); 1847554c0a3aSHans de Goede } 1848554c0a3aSHans de Goede 1849554c0a3aSHans de Goede static void hal_notch_filter_8723b(struct adapter *adapter, bool enable) 1850554c0a3aSHans de Goede { 1851709c8e49SFabio Aiuto if (enable) 1852554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) | BIT1); 1853709c8e49SFabio Aiuto else 1854554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) & ~BIT1); 1855554c0a3aSHans de Goede } 1856554c0a3aSHans de Goede 1857554c0a3aSHans de Goede static void UpdateHalRAMask8723B(struct adapter *padapter, u32 mac_id, u8 rssi_level) 1858554c0a3aSHans de Goede { 1859554c0a3aSHans de Goede u32 mask, rate_bitmap; 1860554c0a3aSHans de Goede u8 shortGIrate = false; 1861554c0a3aSHans de Goede struct sta_info *psta; 1862554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1863554c0a3aSHans de Goede struct dm_priv *pdmpriv = &pHalData->dmpriv; 1864554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 1865554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &(pmlmeext->mlmext_info); 1866554c0a3aSHans de Goede 1867554c0a3aSHans de Goede if (mac_id >= NUM_STA) /* CAM_SIZE */ 1868554c0a3aSHans de Goede return; 1869554c0a3aSHans de Goede 1870554c0a3aSHans de Goede psta = pmlmeinfo->FW_sta_info[mac_id].psta; 187102ca9aa0SHariprasad Kelam if (!psta) 1872554c0a3aSHans de Goede return; 1873554c0a3aSHans de Goede 1874554c0a3aSHans de Goede shortGIrate = query_ra_short_GI(psta); 1875554c0a3aSHans de Goede 1876554c0a3aSHans de Goede mask = psta->ra_mask; 1877554c0a3aSHans de Goede 1878554c0a3aSHans de Goede rate_bitmap = 0xffffffff; 1879554c0a3aSHans de Goede rate_bitmap = ODM_Get_Rate_Bitmap(&pHalData->odmpriv, mac_id, mask, rssi_level); 1880554c0a3aSHans de Goede 1881554c0a3aSHans de Goede mask &= rate_bitmap; 1882554c0a3aSHans de Goede 188369fa65f9SNishka Dasgupta rate_bitmap = hal_btcoex_GetRaMask(padapter); 1884554c0a3aSHans de Goede mask &= ~rate_bitmap; 1885554c0a3aSHans de Goede 18867036126aSHariprasad Kelam if (pHalData->fw_ractrl) { 1887554c0a3aSHans de Goede rtl8723b_set_FwMacIdConfig_cmd(padapter, mac_id, psta->raid, psta->bw_mode, shortGIrate, mask); 1888554c0a3aSHans de Goede } 1889554c0a3aSHans de Goede 1890554c0a3aSHans de Goede /* set correct initial date rate for each mac_id */ 1891554c0a3aSHans de Goede pdmpriv->INIDATA_RATE[mac_id] = psta->init_rate; 1892554c0a3aSHans de Goede } 1893554c0a3aSHans de Goede 1894554c0a3aSHans de Goede 1895554c0a3aSHans de Goede void rtl8723b_set_hal_ops(struct hal_ops *pHalFunc) 1896554c0a3aSHans de Goede { 1897554c0a3aSHans de Goede pHalFunc->free_hal_data = &rtl8723b_free_hal_data; 1898554c0a3aSHans de Goede 1899554c0a3aSHans de Goede pHalFunc->dm_init = &rtl8723b_init_dm_priv; 1900554c0a3aSHans de Goede 1901554c0a3aSHans de Goede pHalFunc->read_chip_version = &rtl8723b_read_chip_version; 1902554c0a3aSHans de Goede 1903554c0a3aSHans de Goede pHalFunc->UpdateRAMaskHandler = &UpdateHalRAMask8723B; 1904554c0a3aSHans de Goede 1905554c0a3aSHans de Goede pHalFunc->set_bwmode_handler = &PHY_SetBWMode8723B; 1906554c0a3aSHans de Goede pHalFunc->set_channel_handler = &PHY_SwChnl8723B; 1907554c0a3aSHans de Goede pHalFunc->set_chnl_bw_handler = &PHY_SetSwChnlBWMode8723B; 1908554c0a3aSHans de Goede 1909554c0a3aSHans de Goede pHalFunc->set_tx_power_level_handler = &PHY_SetTxPowerLevel8723B; 1910554c0a3aSHans de Goede pHalFunc->get_tx_power_level_handler = &PHY_GetTxPowerLevel8723B; 1911554c0a3aSHans de Goede 1912554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog = &rtl8723b_HalDmWatchDog; 1913554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog_in_lps = &rtl8723b_HalDmWatchDog_in_LPS; 1914554c0a3aSHans de Goede 1915554c0a3aSHans de Goede 1916554c0a3aSHans de Goede pHalFunc->SetBeaconRelatedRegistersHandler = &rtl8723b_SetBeaconRelatedRegisters; 1917554c0a3aSHans de Goede 1918554c0a3aSHans de Goede pHalFunc->Add_RateATid = &rtl8723b_Add_RateATid; 1919554c0a3aSHans de Goede 1920554c0a3aSHans de Goede pHalFunc->run_thread = &rtl8723b_start_thread; 1921554c0a3aSHans de Goede pHalFunc->cancel_thread = &rtl8723b_stop_thread; 1922554c0a3aSHans de Goede 1923554c0a3aSHans de Goede pHalFunc->read_bbreg = &PHY_QueryBBReg_8723B; 1924554c0a3aSHans de Goede pHalFunc->write_bbreg = &PHY_SetBBReg_8723B; 1925554c0a3aSHans de Goede pHalFunc->read_rfreg = &PHY_QueryRFReg_8723B; 1926554c0a3aSHans de Goede pHalFunc->write_rfreg = &PHY_SetRFReg_8723B; 1927554c0a3aSHans de Goede 1928554c0a3aSHans de Goede /* Efuse related function */ 1929554c0a3aSHans de Goede pHalFunc->BTEfusePowerSwitch = &Hal_BT_EfusePowerSwitch; 1930554c0a3aSHans de Goede pHalFunc->EfusePowerSwitch = &Hal_EfusePowerSwitch; 1931554c0a3aSHans de Goede pHalFunc->ReadEFuse = &Hal_ReadEFuse; 1932554c0a3aSHans de Goede pHalFunc->EFUSEGetEfuseDefinition = &Hal_GetEfuseDefinition; 1933554c0a3aSHans de Goede pHalFunc->EfuseGetCurrentSize = &Hal_EfuseGetCurrentSize; 1934554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketRead = &Hal_EfusePgPacketRead; 1935554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite = &Hal_EfusePgPacketWrite; 1936554c0a3aSHans de Goede pHalFunc->Efuse_WordEnableDataWrite = &Hal_EfuseWordEnableDataWrite; 1937554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite_BT = &Hal_EfusePgPacketWrite_BT; 1938554c0a3aSHans de Goede 1939554c0a3aSHans de Goede pHalFunc->GetHalODMVarHandler = &rtl8723b_GetHalODMVar; 1940554c0a3aSHans de Goede pHalFunc->SetHalODMVarHandler = &rtl8723b_SetHalODMVar; 1941554c0a3aSHans de Goede 1942554c0a3aSHans de Goede pHalFunc->xmit_thread_handler = &hal_xmit_handler; 1943554c0a3aSHans de Goede pHalFunc->hal_notch_filter = &hal_notch_filter_8723b; 1944554c0a3aSHans de Goede 1945554c0a3aSHans de Goede pHalFunc->c2h_handler = c2h_handler_8723b; 1946554c0a3aSHans de Goede pHalFunc->c2h_id_filter_ccx = c2h_id_filter_ccx_8723b; 1947554c0a3aSHans de Goede 1948554c0a3aSHans de Goede pHalFunc->fill_h2c_cmd = &FillH2CCmd8723B; 1949554c0a3aSHans de Goede } 1950554c0a3aSHans de Goede 1951554c0a3aSHans de Goede void rtl8723b_InitAntenna_Selection(struct adapter *padapter) 1952554c0a3aSHans de Goede { 1953554c0a3aSHans de Goede u8 val; 1954554c0a3aSHans de Goede 1955554c0a3aSHans de Goede val = rtw_read8(padapter, REG_LEDCFG2); 195668468503SAndreas Hellmich /* Let 8051 take control antenna setting */ 1957554c0a3aSHans de Goede val |= BIT(7); /* DPDT_SEL_EN, 0x4C[23] */ 1958554c0a3aSHans de Goede rtw_write8(padapter, REG_LEDCFG2, val); 1959554c0a3aSHans de Goede } 1960554c0a3aSHans de Goede 1961554c0a3aSHans de Goede void rtl8723b_init_default_value(struct adapter *padapter) 1962554c0a3aSHans de Goede { 1963554c0a3aSHans de Goede struct hal_com_data *pHalData; 1964554c0a3aSHans de Goede struct dm_priv *pdmpriv; 1965554c0a3aSHans de Goede u8 i; 1966554c0a3aSHans de Goede 1967554c0a3aSHans de Goede 1968554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 1969554c0a3aSHans de Goede pdmpriv = &pHalData->dmpriv; 1970554c0a3aSHans de Goede 1971554c0a3aSHans de Goede padapter->registrypriv.wireless_mode = WIRELESS_11BG_24N; 1972554c0a3aSHans de Goede 1973554c0a3aSHans de Goede /* init default value */ 1974554c0a3aSHans de Goede pHalData->fw_ractrl = false; 1975554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 1976554c0a3aSHans de Goede if (!adapter_to_pwrctl(padapter)->bkeepfwalive) 1977554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 1978554c0a3aSHans de Goede 1979554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 1980554c0a3aSHans de Goede 1981554c0a3aSHans de Goede /* init dm default value */ 1982554c0a3aSHans de Goede pdmpriv->TM_Trigger = 0;/* for IQK */ 1983554c0a3aSHans de Goede /* pdmpriv->binitialized = false; */ 1984554c0a3aSHans de Goede /* pdmpriv->prv_traffic_idx = 3; */ 1985554c0a3aSHans de Goede /* pdmpriv->initialize = 0; */ 1986554c0a3aSHans de Goede 1987554c0a3aSHans de Goede pdmpriv->ThermalValue_HP_index = 0; 1988554c0a3aSHans de Goede for (i = 0; i < HP_THERMAL_NUM; i++) 1989554c0a3aSHans de Goede pdmpriv->ThermalValue_HP[i] = 0; 1990554c0a3aSHans de Goede 1991554c0a3aSHans de Goede /* init Efuse variables */ 1992554c0a3aSHans de Goede pHalData->EfuseUsedBytes = 0; 1993554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = 0; 1994554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1995554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseBank = 0; 1996554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseUsedBytes = 0; 1997554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseContent, 0xFF, EFUSE_MAX_HW_SIZE); 1998554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseInitMap, 0xFF, EFUSE_MAX_MAP_LEN); 1999554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseModifiedMap, 0xFF, EFUSE_MAX_MAP_LEN); 2000554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = 0; 2001554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = 0; 2002554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2003554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2004554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2005554c0a3aSHans de Goede pHalData->EfuseHal.fakeBTEfuseUsedBytes = 0; 2006554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2007554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2008554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2009554c0a3aSHans de Goede #endif 2010554c0a3aSHans de Goede } 2011554c0a3aSHans de Goede 2012554c0a3aSHans de Goede u8 GetEEPROMSize8723B(struct adapter *padapter) 2013554c0a3aSHans de Goede { 2014554c0a3aSHans de Goede u8 size = 0; 2015554c0a3aSHans de Goede u32 cr; 2016554c0a3aSHans de Goede 2017554c0a3aSHans de Goede cr = rtw_read16(padapter, REG_9346CR); 2018554c0a3aSHans de Goede /* 6: EEPROM used is 93C46, 4: boot from E-Fuse. */ 2019554c0a3aSHans de Goede size = (cr & BOOT_FROM_EEPROM) ? 6 : 4; 2020554c0a3aSHans de Goede 2021554c0a3aSHans de Goede return size; 2022554c0a3aSHans de Goede } 2023554c0a3aSHans de Goede 2024554c0a3aSHans de Goede /* */ 2025554c0a3aSHans de Goede /* */ 2026554c0a3aSHans de Goede /* LLT R/W/Init function */ 2027554c0a3aSHans de Goede /* */ 2028554c0a3aSHans de Goede /* */ 2029554c0a3aSHans de Goede s32 rtl8723b_InitLLTTable(struct adapter *padapter) 2030554c0a3aSHans de Goede { 2031554c0a3aSHans de Goede unsigned long start, passing_time; 2032554c0a3aSHans de Goede u32 val32; 2033554c0a3aSHans de Goede s32 ret; 2034554c0a3aSHans de Goede 2035554c0a3aSHans de Goede 2036554c0a3aSHans de Goede ret = _FAIL; 2037554c0a3aSHans de Goede 2038554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2039554c0a3aSHans de Goede val32 |= BIT_AUTO_INIT_LLT; 2040554c0a3aSHans de Goede rtw_write32(padapter, REG_AUTO_LLT, val32); 2041554c0a3aSHans de Goede 2042554c0a3aSHans de Goede start = jiffies; 2043554c0a3aSHans de Goede 2044554c0a3aSHans de Goede do { 2045554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2046554c0a3aSHans de Goede if (!(val32 & BIT_AUTO_INIT_LLT)) { 2047554c0a3aSHans de Goede ret = _SUCCESS; 2048554c0a3aSHans de Goede break; 2049554c0a3aSHans de Goede } 2050554c0a3aSHans de Goede 2051554c0a3aSHans de Goede passing_time = jiffies_to_msecs(jiffies - start); 205204c35396SFabio Aiuto if (passing_time > 1000) 2053554c0a3aSHans de Goede break; 2054554c0a3aSHans de Goede 2055554c0a3aSHans de Goede msleep(1); 2056554c0a3aSHans de Goede } while (1); 2057554c0a3aSHans de Goede 2058554c0a3aSHans de Goede return ret; 2059554c0a3aSHans de Goede } 2060554c0a3aSHans de Goede 2061ce929967SFabio Aiuto static void hal_get_chnl_group_8723b(u8 channel, u8 *group) 2062554c0a3aSHans de Goede { 20631a0b06bfSFabio Aiuto if (1 <= channel && channel <= 2) 20641a0b06bfSFabio Aiuto *group = 0; 20651a0b06bfSFabio Aiuto else if (3 <= channel && channel <= 5) 20661a0b06bfSFabio Aiuto *group = 1; 20671a0b06bfSFabio Aiuto else if (6 <= channel && channel <= 8) 20681a0b06bfSFabio Aiuto *group = 2; 20691a0b06bfSFabio Aiuto else if (9 <= channel && channel <= 11) 20701a0b06bfSFabio Aiuto *group = 3; 20711a0b06bfSFabio Aiuto else if (12 <= channel && channel <= 14) 20721a0b06bfSFabio Aiuto *group = 4; 2073554c0a3aSHans de Goede } 2074554c0a3aSHans de Goede 2075554c0a3aSHans de Goede void Hal_InitPGData(struct adapter *padapter, u8 *PROMContent) 2076554c0a3aSHans de Goede { 2077554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2078554c0a3aSHans de Goede 20797036126aSHariprasad Kelam if (!pEEPROM->bautoload_fail_flag) { /* autoload OK. */ 2080554c0a3aSHans de Goede if (!pEEPROM->EepromOrEfuse) { 2081554c0a3aSHans de Goede /* Read EFUSE real map to shadow. */ 2082554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2083554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2084554c0a3aSHans de Goede } 2085554c0a3aSHans de Goede } else {/* autoload fail */ 20867036126aSHariprasad Kelam if (!pEEPROM->EepromOrEfuse) 2087554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2088554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2089554c0a3aSHans de Goede } 2090554c0a3aSHans de Goede } 2091554c0a3aSHans de Goede 2092554c0a3aSHans de Goede void Hal_EfuseParseIDCode(struct adapter *padapter, u8 *hwinfo) 2093554c0a3aSHans de Goede { 2094554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2095554c0a3aSHans de Goede /* struct hal_com_data *pHalData = GET_HAL_DATA(padapter); */ 2096554c0a3aSHans de Goede u16 EEPROMId; 2097554c0a3aSHans de Goede 2098554c0a3aSHans de Goede 2099554c0a3aSHans de Goede /* Checl 0x8129 again for making sure autoload status!! */ 2100554c0a3aSHans de Goede EEPROMId = le16_to_cpu(*((__le16 *)hwinfo)); 2101554c0a3aSHans de Goede if (EEPROMId != RTL_EEPROM_ID) { 2102554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = true; 2103554c0a3aSHans de Goede } else 2104554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = false; 2105554c0a3aSHans de Goede } 2106554c0a3aSHans de Goede 2107554c0a3aSHans de Goede static void Hal_ReadPowerValueFromPROM_8723B( 2108554c0a3aSHans de Goede struct adapter *Adapter, 2109554c0a3aSHans de Goede struct TxPowerInfo24G *pwrInfo24G, 2110554c0a3aSHans de Goede u8 *PROMContent, 2111554c0a3aSHans de Goede bool AutoLoadFail 2112554c0a3aSHans de Goede ) 2113554c0a3aSHans de Goede { 2114554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2115554c0a3aSHans de Goede u32 rfPath, eeAddr = EEPROM_TX_PWR_INX_8723B, group, TxCount = 0; 2116554c0a3aSHans de Goede 2117554c0a3aSHans de Goede memset(pwrInfo24G, 0, sizeof(struct TxPowerInfo24G)); 2118554c0a3aSHans de Goede 2119554c0a3aSHans de Goede if (0xFF == PROMContent[eeAddr+1]) 2120554c0a3aSHans de Goede AutoLoadFail = true; 2121554c0a3aSHans de Goede 2122554c0a3aSHans de Goede if (AutoLoadFail) { 2123554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2124554c0a3aSHans de Goede /* 2.4G default value */ 2125554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2126554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2127554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2128554c0a3aSHans de Goede } 2129554c0a3aSHans de Goede 2130554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2131554c0a3aSHans de Goede if (TxCount == 0) { 2132554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][0] = EEPROM_DEFAULT_24G_HT20_DIFF; 2133554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][0] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2134554c0a3aSHans de Goede } else { 2135554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2136554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2137554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2138554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2139554c0a3aSHans de Goede } 2140554c0a3aSHans de Goede } 2141554c0a3aSHans de Goede } 2142554c0a3aSHans de Goede 2143554c0a3aSHans de Goede return; 2144554c0a3aSHans de Goede } 2145554c0a3aSHans de Goede 2146554c0a3aSHans de Goede pHalData->bTXPowerDataReadFromEEPORM = true; /* YJ, move, 120316 */ 2147554c0a3aSHans de Goede 2148554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2149554c0a3aSHans de Goede /* 2 2.4G default value */ 2150554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2151554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = PROMContent[eeAddr++]; 2152554c0a3aSHans de Goede if (pwrInfo24G->IndexCCK_Base[rfPath][group] == 0xFF) 2153554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2154554c0a3aSHans de Goede } 2155554c0a3aSHans de Goede 2156554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G-1; group++) { 2157554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = PROMContent[eeAddr++]; 2158554c0a3aSHans de Goede if (pwrInfo24G->IndexBW40_Base[rfPath][group] == 0xFF) 2159554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2160554c0a3aSHans de Goede } 2161554c0a3aSHans de Goede 2162554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2163554c0a3aSHans de Goede if (TxCount == 0) { 2164554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = 0; 2165554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2166554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_HT20_DIFF; 2167554c0a3aSHans de Goede else { 2168554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2169554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2170554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2171554c0a3aSHans de Goede } 2172554c0a3aSHans de Goede 2173554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2174554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2175554c0a3aSHans de Goede else { 2176554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2177554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2178554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2179554c0a3aSHans de Goede } 2180554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = 0; 2181554c0a3aSHans de Goede eeAddr++; 2182554c0a3aSHans de Goede } else { 2183554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2184554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2185554c0a3aSHans de Goede else { 2186554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2187554c0a3aSHans de Goede if (pwrInfo24G->BW40_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2188554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] |= 0xF0; 2189554c0a3aSHans de Goede } 2190554c0a3aSHans de Goede 2191554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2192554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2193554c0a3aSHans de Goede else { 2194554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2195554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2196554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2197554c0a3aSHans de Goede } 2198554c0a3aSHans de Goede eeAddr++; 2199554c0a3aSHans de Goede 2200554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2201554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2202554c0a3aSHans de Goede else { 2203554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2204554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2205554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2206554c0a3aSHans de Goede } 2207554c0a3aSHans de Goede 2208554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2209554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2210554c0a3aSHans de Goede else { 2211554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2212554c0a3aSHans de Goede if (pwrInfo24G->CCK_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2213554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] |= 0xF0; 2214554c0a3aSHans de Goede } 2215554c0a3aSHans de Goede eeAddr++; 2216554c0a3aSHans de Goede } 2217554c0a3aSHans de Goede } 2218554c0a3aSHans de Goede } 2219554c0a3aSHans de Goede } 2220554c0a3aSHans de Goede 2221554c0a3aSHans de Goede 2222554c0a3aSHans de Goede void Hal_EfuseParseTxPowerInfo_8723B( 2223554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, bool AutoLoadFail 2224554c0a3aSHans de Goede ) 2225554c0a3aSHans de Goede { 2226554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2227554c0a3aSHans de Goede struct TxPowerInfo24G pwrInfo24G; 2228554c0a3aSHans de Goede u8 rfPath, ch, TxCount = 1; 2229554c0a3aSHans de Goede 2230554c0a3aSHans de Goede Hal_ReadPowerValueFromPROM_8723B(padapter, &pwrInfo24G, PROMContent, AutoLoadFail); 2231554c0a3aSHans de Goede for (rfPath = 0 ; rfPath < MAX_RF_PATH ; rfPath++) { 2232554c0a3aSHans de Goede for (ch = 0 ; ch < CHANNEL_MAX_NUMBER; ch++) { 2233554c0a3aSHans de Goede u8 group = 0; 2234554c0a3aSHans de Goede 2235ce929967SFabio Aiuto hal_get_chnl_group_8723b(ch + 1, &group); 2236554c0a3aSHans de Goede 2237554c0a3aSHans de Goede if (ch == 14-1) { 2238554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][5]; 2239554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2240554c0a3aSHans de Goede } else { 2241554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][group]; 2242554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2243554c0a3aSHans de Goede } 2244554c0a3aSHans de Goede } 2245554c0a3aSHans de Goede 2246554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2247554c0a3aSHans de Goede pHalData->CCK_24G_Diff[rfPath][TxCount] = pwrInfo24G.CCK_Diff[rfPath][TxCount]; 2248554c0a3aSHans de Goede pHalData->OFDM_24G_Diff[rfPath][TxCount] = pwrInfo24G.OFDM_Diff[rfPath][TxCount]; 2249554c0a3aSHans de Goede pHalData->BW20_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW20_Diff[rfPath][TxCount]; 2250554c0a3aSHans de Goede pHalData->BW40_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW40_Diff[rfPath][TxCount]; 2251554c0a3aSHans de Goede } 2252554c0a3aSHans de Goede } 2253554c0a3aSHans de Goede 2254554c0a3aSHans de Goede /* 2010/10/19 MH Add Regulator recognize for CU. */ 2255554c0a3aSHans de Goede if (!AutoLoadFail) { 2256554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (PROMContent[EEPROM_RF_BOARD_OPTION_8723B]&0x7); /* bit0~2 */ 2257554c0a3aSHans de Goede if (PROMContent[EEPROM_RF_BOARD_OPTION_8723B] == 0xFF) 2258554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (EEPROM_DEFAULT_BOARD_OPTION&0x7); /* bit0~2 */ 2259554c0a3aSHans de Goede } else 2260554c0a3aSHans de Goede pHalData->EEPROMRegulatory = 0; 2261554c0a3aSHans de Goede } 2262554c0a3aSHans de Goede 2263554c0a3aSHans de Goede void Hal_EfuseParseBTCoexistInfo_8723B( 2264554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2265554c0a3aSHans de Goede ) 2266554c0a3aSHans de Goede { 2267554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2268554c0a3aSHans de Goede u8 tempval; 2269554c0a3aSHans de Goede u32 tmpu4; 2270554c0a3aSHans de Goede 2271554c0a3aSHans de Goede if (!AutoLoadFail) { 2272554c0a3aSHans de Goede tmpu4 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 2273554c0a3aSHans de Goede if (tmpu4 & BT_FUNC_EN) 2274554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = true; 2275554c0a3aSHans de Goede else 2276554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2277554c0a3aSHans de Goede 2278554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2279554c0a3aSHans de Goede 2280554c0a3aSHans de Goede tempval = hwinfo[EEPROM_RF_BT_SETTING_8723B]; 2281554c0a3aSHans de Goede if (tempval != 0xFF) { 2282554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = tempval & BIT(0); 2283*61b919feSFabio Aiuto /* EFUSE_0xC3[6] == 0, S1(Main)-RF_PATH_A; */ 2284*61b919feSFabio Aiuto /* EFUSE_0xC3[6] == 1, S0(Aux)-RF_PATH_B */ 2285*61b919feSFabio Aiuto pHalData->ant_path = (tempval & BIT(6))? RF_PATH_B : RF_PATH_A; 2286554c0a3aSHans de Goede } else { 2287554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2288554c0a3aSHans de Goede if (pHalData->PackageType == PACKAGE_QFN68) 2289*61b919feSFabio Aiuto pHalData->ant_path = RF_PATH_B; 2290554c0a3aSHans de Goede else 2291*61b919feSFabio Aiuto pHalData->ant_path = RF_PATH_A; 2292554c0a3aSHans de Goede } 2293554c0a3aSHans de Goede } else { 2294554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2295554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2296554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2297*61b919feSFabio Aiuto pHalData->ant_path = RF_PATH_A; 2298554c0a3aSHans de Goede } 2299554c0a3aSHans de Goede 2300554c0a3aSHans de Goede if (padapter->registrypriv.ant_num > 0) { 2301554c0a3aSHans de Goede switch (padapter->registrypriv.ant_num) { 2302554c0a3aSHans de Goede case 1: 2303554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2304554c0a3aSHans de Goede break; 2305554c0a3aSHans de Goede case 2: 2306554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x2; 2307554c0a3aSHans de Goede break; 2308554c0a3aSHans de Goede default: 2309554c0a3aSHans de Goede break; 2310554c0a3aSHans de Goede } 2311554c0a3aSHans de Goede } 2312554c0a3aSHans de Goede 231353557351SNishka Dasgupta hal_btcoex_SetBTCoexist(padapter, pHalData->EEPROMBluetoothCoexist); 2314efa6b6c9SNishka Dasgupta hal_btcoex_SetChipType(padapter, pHalData->EEPROMBluetoothType); 2315db3592d9SNishka Dasgupta hal_btcoex_SetPgAntNum(padapter, pHalData->EEPROMBluetoothAntNum == Ant_x2 ? 2 : 1); 2316554c0a3aSHans de Goede if (pHalData->EEPROMBluetoothAntNum == Ant_x1) 2317b3a74e04SNishka Dasgupta hal_btcoex_SetSingleAntPath(padapter, pHalData->ant_path); 2318554c0a3aSHans de Goede } 2319554c0a3aSHans de Goede 2320554c0a3aSHans de Goede void Hal_EfuseParseEEPROMVer_8723B( 2321554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2322554c0a3aSHans de Goede ) 2323554c0a3aSHans de Goede { 2324554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2325554c0a3aSHans de Goede 2326554c0a3aSHans de Goede if (!AutoLoadFail) 2327554c0a3aSHans de Goede pHalData->EEPROMVersion = hwinfo[EEPROM_VERSION_8723B]; 2328554c0a3aSHans de Goede else 2329554c0a3aSHans de Goede pHalData->EEPROMVersion = 1; 2330554c0a3aSHans de Goede } 2331554c0a3aSHans de Goede 2332554c0a3aSHans de Goede 2333554c0a3aSHans de Goede 2334554c0a3aSHans de Goede void Hal_EfuseParsePackageType_8723B( 2335554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2336554c0a3aSHans de Goede ) 2337554c0a3aSHans de Goede { 2338554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2339554c0a3aSHans de Goede u8 package; 2340554c0a3aSHans de Goede u8 efuseContent; 2341554c0a3aSHans de Goede 2342554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, true); 2343554c0a3aSHans de Goede efuse_OneByteRead(padapter, 0x1FB, &efuseContent, false); 2344554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, false); 2345554c0a3aSHans de Goede 2346554c0a3aSHans de Goede package = efuseContent & 0x7; 2347554c0a3aSHans de Goede switch (package) { 2348554c0a3aSHans de Goede case 0x4: 2349554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA79; 2350554c0a3aSHans de Goede break; 2351554c0a3aSHans de Goede case 0x5: 2352554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA90; 2353554c0a3aSHans de Goede break; 2354554c0a3aSHans de Goede case 0x6: 2355554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_QFN68; 2356554c0a3aSHans de Goede break; 2357554c0a3aSHans de Goede case 0x7: 2358554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA80; 2359554c0a3aSHans de Goede break; 2360554c0a3aSHans de Goede 2361554c0a3aSHans de Goede default: 2362554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_DEFAULT; 2363554c0a3aSHans de Goede break; 2364554c0a3aSHans de Goede } 2365554c0a3aSHans de Goede } 2366554c0a3aSHans de Goede 2367554c0a3aSHans de Goede 2368554c0a3aSHans de Goede void Hal_EfuseParseVoltage_8723B( 2369554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2370554c0a3aSHans de Goede ) 2371554c0a3aSHans de Goede { 2372554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2373554c0a3aSHans de Goede 2374554c0a3aSHans de Goede /* memcpy(pEEPROM->adjuseVoltageVal, &hwinfo[EEPROM_Voltage_ADDR_8723B], 1); */ 2375554c0a3aSHans de Goede pEEPROM->adjuseVoltageVal = (hwinfo[EEPROM_Voltage_ADDR_8723B] & 0xf0) >> 4; 2376554c0a3aSHans de Goede } 2377554c0a3aSHans de Goede 2378554c0a3aSHans de Goede void Hal_EfuseParseChnlPlan_8723B( 2379554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2380554c0a3aSHans de Goede ) 2381554c0a3aSHans de Goede { 2382554c0a3aSHans de Goede padapter->mlmepriv.ChannelPlan = hal_com_config_channel_plan( 2383554c0a3aSHans de Goede padapter, 2384554c0a3aSHans de Goede hwinfo ? hwinfo[EEPROM_ChannelPlan_8723B] : 0xFF, 2385554c0a3aSHans de Goede padapter->registrypriv.channel_plan, 2386554c0a3aSHans de Goede RT_CHANNEL_DOMAIN_WORLD_NULL, 2387554c0a3aSHans de Goede AutoLoadFail 2388554c0a3aSHans de Goede ); 2389554c0a3aSHans de Goede 2390554c0a3aSHans de Goede Hal_ChannelPlanToRegulation(padapter, padapter->mlmepriv.ChannelPlan); 2391554c0a3aSHans de Goede } 2392554c0a3aSHans de Goede 2393554c0a3aSHans de Goede void Hal_EfuseParseCustomerID_8723B( 2394554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2395554c0a3aSHans de Goede ) 2396554c0a3aSHans de Goede { 2397554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2398554c0a3aSHans de Goede 2399554c0a3aSHans de Goede if (!AutoLoadFail) 2400554c0a3aSHans de Goede pHalData->EEPROMCustomerID = hwinfo[EEPROM_CustomID_8723B]; 2401554c0a3aSHans de Goede else 2402554c0a3aSHans de Goede pHalData->EEPROMCustomerID = 0; 2403554c0a3aSHans de Goede } 2404554c0a3aSHans de Goede 2405554c0a3aSHans de Goede void Hal_EfuseParseAntennaDiversity_8723B( 2406554c0a3aSHans de Goede struct adapter *padapter, 2407554c0a3aSHans de Goede u8 *hwinfo, 2408554c0a3aSHans de Goede bool AutoLoadFail 2409554c0a3aSHans de Goede ) 2410554c0a3aSHans de Goede { 2411554c0a3aSHans de Goede } 2412554c0a3aSHans de Goede 2413554c0a3aSHans de Goede void Hal_EfuseParseXtal_8723B( 2414554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2415554c0a3aSHans de Goede ) 2416554c0a3aSHans de Goede { 2417554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2418554c0a3aSHans de Goede 2419554c0a3aSHans de Goede if (!AutoLoadFail) { 2420554c0a3aSHans de Goede pHalData->CrystalCap = hwinfo[EEPROM_XTAL_8723B]; 2421554c0a3aSHans de Goede if (pHalData->CrystalCap == 0xFF) 2422554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; /* what value should 8812 set? */ 2423554c0a3aSHans de Goede } else 2424554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; 2425554c0a3aSHans de Goede } 2426554c0a3aSHans de Goede 2427554c0a3aSHans de Goede 2428554c0a3aSHans de Goede void Hal_EfuseParseThermalMeter_8723B( 2429554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, u8 AutoLoadFail 2430554c0a3aSHans de Goede ) 2431554c0a3aSHans de Goede { 2432554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2433554c0a3aSHans de Goede 2434554c0a3aSHans de Goede /* */ 2435554c0a3aSHans de Goede /* ThermalMeter from EEPROM */ 2436554c0a3aSHans de Goede /* */ 24377036126aSHariprasad Kelam if (!AutoLoadFail) 2438554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = PROMContent[EEPROM_THERMAL_METER_8723B]; 2439554c0a3aSHans de Goede else 2440554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2441554c0a3aSHans de Goede 24427036126aSHariprasad Kelam if ((pHalData->EEPROMThermalMeter == 0xff) || AutoLoadFail) { 2443554c0a3aSHans de Goede pHalData->bAPKThermalMeterIgnore = true; 2444554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2445554c0a3aSHans de Goede } 2446554c0a3aSHans de Goede } 2447554c0a3aSHans de Goede 2448554c0a3aSHans de Goede 2449554c0a3aSHans de Goede void Hal_ReadRFGainOffset( 2450554c0a3aSHans de Goede struct adapter *Adapter, u8 *PROMContent, bool AutoloadFail 2451554c0a3aSHans de Goede ) 2452554c0a3aSHans de Goede { 2453554c0a3aSHans de Goede /* */ 2454554c0a3aSHans de Goede /* BB_RF Gain Offset from EEPROM */ 2455554c0a3aSHans de Goede /* */ 2456554c0a3aSHans de Goede 2457554c0a3aSHans de Goede if (!AutoloadFail) { 2458554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = PROMContent[EEPROM_RF_GAIN_OFFSET]; 2459554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = EFUSE_Read1Byte(Adapter, EEPROM_RF_GAIN_VAL); 2460554c0a3aSHans de Goede } else { 2461554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = 0; 2462554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = 0xFF; 2463554c0a3aSHans de Goede } 2464554c0a3aSHans de Goede } 2465554c0a3aSHans de Goede 2466554c0a3aSHans de Goede u8 BWMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2467554c0a3aSHans de Goede { 2468554c0a3aSHans de Goede u8 BWSettingOfDesc = 0; 2469554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2470554c0a3aSHans de Goede 247133137187SFabio Aiuto if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 247233137187SFabio Aiuto if (pattrib->bwmode == CHANNEL_WIDTH_40) 2473554c0a3aSHans de Goede BWSettingOfDesc = 1; 2474554c0a3aSHans de Goede else 2475554c0a3aSHans de Goede BWSettingOfDesc = 0; 2476554c0a3aSHans de Goede } else 2477554c0a3aSHans de Goede BWSettingOfDesc = 0; 2478554c0a3aSHans de Goede 2479554c0a3aSHans de Goede /* if (pTcb->bBTTxPacket) */ 2480554c0a3aSHans de Goede /* BWSettingOfDesc = 0; */ 2481554c0a3aSHans de Goede 2482554c0a3aSHans de Goede return BWSettingOfDesc; 2483554c0a3aSHans de Goede } 2484554c0a3aSHans de Goede 2485554c0a3aSHans de Goede u8 SCMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2486554c0a3aSHans de Goede { 2487554c0a3aSHans de Goede u8 SCSettingOfDesc = 0; 2488554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2489554c0a3aSHans de Goede 249033137187SFabio Aiuto if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 2491554c0a3aSHans de Goede if (pattrib->bwmode == CHANNEL_WIDTH_40) { 24927d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2493554c0a3aSHans de Goede } else if (pattrib->bwmode == CHANNEL_WIDTH_20) { 2494554c0a3aSHans de Goede if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) { 24957d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_20_UPPER_OF_40MHZ; 2496554c0a3aSHans de Goede } else if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) { 24977d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_20_LOWER_OF_40MHZ; 2498554c0a3aSHans de Goede } else { 24997d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2500554c0a3aSHans de Goede } 2501554c0a3aSHans de Goede } 2502554c0a3aSHans de Goede } else { 25037d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2504554c0a3aSHans de Goede } 2505554c0a3aSHans de Goede 2506554c0a3aSHans de Goede return SCSettingOfDesc; 2507554c0a3aSHans de Goede } 2508554c0a3aSHans de Goede 2509554c0a3aSHans de Goede static void rtl8723b_cal_txdesc_chksum(struct tx_desc *ptxdesc) 2510554c0a3aSHans de Goede { 2511554c0a3aSHans de Goede u16 *usPtr = (u16 *)ptxdesc; 2512554c0a3aSHans de Goede u32 count; 2513554c0a3aSHans de Goede u32 index; 2514554c0a3aSHans de Goede u16 checksum = 0; 2515554c0a3aSHans de Goede 2516554c0a3aSHans de Goede 2517554c0a3aSHans de Goede /* Clear first */ 2518554c0a3aSHans de Goede ptxdesc->txdw7 &= cpu_to_le32(0xffff0000); 2519554c0a3aSHans de Goede 2520554c0a3aSHans de Goede /* checksume is always calculated by first 32 bytes, */ 2521554c0a3aSHans de Goede /* and it doesn't depend on TX DESC length. */ 2522554c0a3aSHans de Goede /* Thomas, Lucas@SD4, 20130515 */ 2523554c0a3aSHans de Goede count = 16; 2524554c0a3aSHans de Goede 2525554c0a3aSHans de Goede for (index = 0; index < count; index++) { 2526554c0a3aSHans de Goede checksum |= le16_to_cpu(*(__le16 *)(usPtr + index)); 2527554c0a3aSHans de Goede } 2528554c0a3aSHans de Goede 2529554c0a3aSHans de Goede ptxdesc->txdw7 |= cpu_to_le32(checksum & 0x0000ffff); 2530554c0a3aSHans de Goede } 2531554c0a3aSHans de Goede 2532554c0a3aSHans de Goede static u8 fill_txdesc_sectype(struct pkt_attrib *pattrib) 2533554c0a3aSHans de Goede { 2534554c0a3aSHans de Goede u8 sectype = 0; 2535554c0a3aSHans de Goede if ((pattrib->encrypt > 0) && !pattrib->bswenc) { 2536554c0a3aSHans de Goede switch (pattrib->encrypt) { 2537554c0a3aSHans de Goede /* SEC_TYPE */ 2538554c0a3aSHans de Goede case _WEP40_: 2539554c0a3aSHans de Goede case _WEP104_: 2540554c0a3aSHans de Goede case _TKIP_: 2541554c0a3aSHans de Goede case _TKIP_WTMIC_: 2542554c0a3aSHans de Goede sectype = 1; 2543554c0a3aSHans de Goede break; 2544554c0a3aSHans de Goede 2545554c0a3aSHans de Goede case _AES_: 2546554c0a3aSHans de Goede sectype = 3; 2547554c0a3aSHans de Goede break; 2548554c0a3aSHans de Goede 2549554c0a3aSHans de Goede case _NO_PRIVACY_: 2550554c0a3aSHans de Goede default: 2551554c0a3aSHans de Goede break; 2552554c0a3aSHans de Goede } 2553554c0a3aSHans de Goede } 2554554c0a3aSHans de Goede return sectype; 2555554c0a3aSHans de Goede } 2556554c0a3aSHans de Goede 2557a85d5137SMarco Cesati static void fill_txdesc_vcs_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, struct txdesc_8723b *ptxdesc) 2558554c0a3aSHans de Goede { 2559554c0a3aSHans de Goede if (pattrib->vcs_mode) { 2560554c0a3aSHans de Goede switch (pattrib->vcs_mode) { 2561554c0a3aSHans de Goede case RTS_CTS: 2562554c0a3aSHans de Goede ptxdesc->rtsen = 1; 2563554c0a3aSHans de Goede /* ENABLE HW RTS */ 2564554c0a3aSHans de Goede ptxdesc->hw_rts_en = 1; 2565554c0a3aSHans de Goede break; 2566554c0a3aSHans de Goede 2567554c0a3aSHans de Goede case CTS_TO_SELF: 2568554c0a3aSHans de Goede ptxdesc->cts2self = 1; 2569554c0a3aSHans de Goede break; 2570554c0a3aSHans de Goede 2571554c0a3aSHans de Goede case NONE_VCS: 2572554c0a3aSHans de Goede default: 2573554c0a3aSHans de Goede break; 2574554c0a3aSHans de Goede } 2575554c0a3aSHans de Goede 2576554c0a3aSHans de Goede ptxdesc->rtsrate = 8; /* RTS Rate =24M */ 2577554c0a3aSHans de Goede ptxdesc->rts_ratefb_lmt = 0xF; 2578554c0a3aSHans de Goede 2579554c0a3aSHans de Goede if (padapter->mlmeextpriv.mlmext_info.preamble_mode == PREAMBLE_SHORT) 2580554c0a3aSHans de Goede ptxdesc->rts_short = 1; 2581554c0a3aSHans de Goede 2582554c0a3aSHans de Goede /* Set RTS BW */ 2583554c0a3aSHans de Goede if (pattrib->ht_en) 2584554c0a3aSHans de Goede ptxdesc->rts_sc = SCMapping_8723B(padapter, pattrib); 2585554c0a3aSHans de Goede } 2586554c0a3aSHans de Goede } 2587554c0a3aSHans de Goede 2588a85d5137SMarco Cesati static void fill_txdesc_phy_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, struct txdesc_8723b *ptxdesc) 2589554c0a3aSHans de Goede { 2590554c0a3aSHans de Goede if (pattrib->ht_en) { 2591554c0a3aSHans de Goede ptxdesc->data_bw = BWMapping_8723B(padapter, pattrib); 2592554c0a3aSHans de Goede 2593554c0a3aSHans de Goede ptxdesc->data_sc = SCMapping_8723B(padapter, pattrib); 2594554c0a3aSHans de Goede } 2595554c0a3aSHans de Goede } 2596554c0a3aSHans de Goede 2597554c0a3aSHans de Goede static void rtl8723b_fill_default_txdesc( 2598554c0a3aSHans de Goede struct xmit_frame *pxmitframe, u8 *pbuf 2599554c0a3aSHans de Goede ) 2600554c0a3aSHans de Goede { 2601554c0a3aSHans de Goede struct adapter *padapter; 2602554c0a3aSHans de Goede struct hal_com_data *pHalData; 2603554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 2604554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 2605554c0a3aSHans de Goede struct pkt_attrib *pattrib; 2606a85d5137SMarco Cesati struct txdesc_8723b *ptxdesc; 2607554c0a3aSHans de Goede s32 bmcst; 2608554c0a3aSHans de Goede 2609554c0a3aSHans de Goede memset(pbuf, 0, TXDESC_SIZE); 2610554c0a3aSHans de Goede 2611554c0a3aSHans de Goede padapter = pxmitframe->padapter; 2612554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 2613554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 2614554c0a3aSHans de Goede pmlmeinfo = &(pmlmeext->mlmext_info); 2615554c0a3aSHans de Goede 2616554c0a3aSHans de Goede pattrib = &pxmitframe->attrib; 2617554c0a3aSHans de Goede bmcst = IS_MCAST(pattrib->ra); 2618554c0a3aSHans de Goede 2619a85d5137SMarco Cesati ptxdesc = (struct txdesc_8723b *)pbuf; 2620554c0a3aSHans de Goede 2621554c0a3aSHans de Goede if (pxmitframe->frame_tag == DATA_FRAMETAG) { 2622554c0a3aSHans de Goede u8 drv_userate = 0; 2623554c0a3aSHans de Goede 2624554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2625554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; 2626554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2627554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2628554c0a3aSHans de Goede 2629554c0a3aSHans de Goede ptxdesc->sectype = fill_txdesc_sectype(pattrib); 2630554c0a3aSHans de Goede fill_txdesc_vcs_8723b(padapter, pattrib, ptxdesc); 2631554c0a3aSHans de Goede 2632554c0a3aSHans de Goede if (pattrib->icmp_pkt == 1 && padapter->registrypriv.wifi_spec == 1) 2633554c0a3aSHans de Goede drv_userate = 1; 2634554c0a3aSHans de Goede 2635554c0a3aSHans de Goede if ( 2636554c0a3aSHans de Goede (pattrib->ether_type != 0x888e) && 2637554c0a3aSHans de Goede (pattrib->ether_type != 0x0806) && 2638554c0a3aSHans de Goede (pattrib->ether_type != 0x88B4) && 2639554c0a3aSHans de Goede (pattrib->dhcp_pkt != 1) && 2640554c0a3aSHans de Goede (drv_userate != 1) 2641554c0a3aSHans de Goede ) { 2642554c0a3aSHans de Goede /* Non EAP & ARP & DHCP type data packet */ 2643554c0a3aSHans de Goede 26447036126aSHariprasad Kelam if (pattrib->ampdu_en) { 2645554c0a3aSHans de Goede ptxdesc->agg_en = 1; /* AGG EN */ 2646554c0a3aSHans de Goede ptxdesc->max_agg_num = 0x1f; 2647554c0a3aSHans de Goede ptxdesc->ampdu_density = pattrib->ampdu_spacing; 2648554c0a3aSHans de Goede } else 2649554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 2650554c0a3aSHans de Goede 2651554c0a3aSHans de Goede fill_txdesc_phy_8723b(padapter, pattrib, ptxdesc); 2652554c0a3aSHans de Goede 2653554c0a3aSHans de Goede ptxdesc->data_ratefb_lmt = 0x1F; 2654554c0a3aSHans de Goede 26557036126aSHariprasad Kelam if (!pHalData->fw_ractrl) { 2656554c0a3aSHans de Goede ptxdesc->userate = 1; 2657554c0a3aSHans de Goede 2658554c0a3aSHans de Goede if (pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & BIT(7)) 2659554c0a3aSHans de Goede ptxdesc->data_short = 1; 2660554c0a3aSHans de Goede 2661554c0a3aSHans de Goede ptxdesc->datarate = pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & 0x7F; 2662554c0a3aSHans de Goede } 2663554c0a3aSHans de Goede 2664554c0a3aSHans de Goede if (padapter->fix_rate != 0xFF) { /* modify data rate by iwpriv */ 2665554c0a3aSHans de Goede ptxdesc->userate = 1; 2666554c0a3aSHans de Goede if (padapter->fix_rate & BIT(7)) 2667554c0a3aSHans de Goede ptxdesc->data_short = 1; 2668554c0a3aSHans de Goede 2669554c0a3aSHans de Goede ptxdesc->datarate = (padapter->fix_rate & 0x7F); 2670554c0a3aSHans de Goede ptxdesc->disdatafb = 1; 2671554c0a3aSHans de Goede } 2672554c0a3aSHans de Goede 2673554c0a3aSHans de Goede if (pattrib->ldpc) 2674554c0a3aSHans de Goede ptxdesc->data_ldpc = 1; 2675554c0a3aSHans de Goede if (pattrib->stbc) 2676554c0a3aSHans de Goede ptxdesc->data_stbc = 1; 2677554c0a3aSHans de Goede } else { 2678554c0a3aSHans de Goede /* EAP data packet and ARP packet. */ 2679554c0a3aSHans de Goede /* Use the 1M data rate to send the EAP/ARP packet. */ 2680554c0a3aSHans de Goede /* This will maybe make the handshake smooth. */ 2681554c0a3aSHans de Goede 2682554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 2683554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 2684554c0a3aSHans de Goede if (pmlmeinfo->preamble_mode == PREAMBLE_SHORT) 2685554c0a3aSHans de Goede ptxdesc->data_short = 1;/* DATA_SHORT */ 2686554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2687554c0a3aSHans de Goede } 2688554c0a3aSHans de Goede 2689554c0a3aSHans de Goede ptxdesc->usb_txagg_num = pxmitframe->agg_num; 2690554c0a3aSHans de Goede } else if (pxmitframe->frame_tag == MGNT_FRAMETAG) { 2691554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2692554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2693554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 2694554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2695554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate, 1M */ 2696554c0a3aSHans de Goede 2697554c0a3aSHans de Goede ptxdesc->mbssid = pattrib->mbssid & 0xF; 2698554c0a3aSHans de Goede 2699554c0a3aSHans de Goede ptxdesc->rty_lmt_en = 1; /* retry limit enable */ 27007036126aSHariprasad Kelam if (pattrib->retry_ctrl) { 2701554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 6; 2702554c0a3aSHans de Goede } else { 2703554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 12; 2704554c0a3aSHans de Goede } 2705554c0a3aSHans de Goede 2706554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2707554c0a3aSHans de Goede 2708554c0a3aSHans de Goede /* CCX-TXRPT ack for xmit mgmt frames. */ 2709554c0a3aSHans de Goede if (pxmitframe->ack_report) { 2710554c0a3aSHans de Goede ptxdesc->spe_rpt = 1; 2711554c0a3aSHans de Goede ptxdesc->sw_define = (u8)(GET_PRIMARY_ADAPTER(padapter)->xmitpriv.seq_no); 2712554c0a3aSHans de Goede } 2713554c0a3aSHans de Goede } else { 2714554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2715554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 2716554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2717554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2718554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 2719554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2720554c0a3aSHans de Goede } 2721554c0a3aSHans de Goede 2722554c0a3aSHans de Goede ptxdesc->pktlen = pattrib->last_txcmdsz; 2723554c0a3aSHans de Goede ptxdesc->offset = TXDESC_SIZE + OFFSET_SZ; 2724554c0a3aSHans de Goede 2725554c0a3aSHans de Goede if (bmcst) 2726554c0a3aSHans de Goede ptxdesc->bmc = 1; 2727554c0a3aSHans de Goede 27284d17363dSAndreas Hellmich /* 2009.11.05. tynli_test. Suggested by SD4 Filen for FW LPS. 27294d17363dSAndreas Hellmich * (1) The sequence number of each non-Qos frame / broadcast / 27304d17363dSAndreas Hellmich * multicast / mgnt frame should be controlled by Hw because Fw 27314d17363dSAndreas Hellmich * will also send null data which we cannot control when Fw LPS 27324d17363dSAndreas Hellmich * enable. 27334d17363dSAndreas Hellmich * --> default enable non-Qos data sequense number. 2010.06.23. 27344d17363dSAndreas Hellmich * by tynli. 27354d17363dSAndreas Hellmich * (2) Enable HW SEQ control for beacon packet, because we use 27364d17363dSAndreas Hellmich * Hw beacon. 27374d17363dSAndreas Hellmich * (3) Use HW Qos SEQ to control the seq num of Ext port non-Qos 27384d17363dSAndreas Hellmich * packets. 27394d17363dSAndreas Hellmich * 2010.06.23. Added by tynli. 27404d17363dSAndreas Hellmich */ 2741554c0a3aSHans de Goede if (!pattrib->qos_en) /* Hw set sequence number */ 2742554c0a3aSHans de Goede ptxdesc->en_hwseq = 1; /* HWSEQ_EN */ 2743554c0a3aSHans de Goede } 2744554c0a3aSHans de Goede 27454d17363dSAndreas Hellmich /* Description: 2746554c0a3aSHans de Goede * 2747554c0a3aSHans de Goede * Parameters: 2748554c0a3aSHans de Goede * pxmitframe xmitframe 2749554c0a3aSHans de Goede * pbuf where to fill tx desc 2750554c0a3aSHans de Goede */ 2751554c0a3aSHans de Goede void rtl8723b_update_txdesc(struct xmit_frame *pxmitframe, u8 *pbuf) 2752554c0a3aSHans de Goede { 2753554c0a3aSHans de Goede struct tx_desc *pdesc; 2754554c0a3aSHans de Goede 2755554c0a3aSHans de Goede rtl8723b_fill_default_txdesc(pxmitframe, pbuf); 2756554c0a3aSHans de Goede 2757554c0a3aSHans de Goede pdesc = (struct tx_desc *)pbuf; 2758554c0a3aSHans de Goede pdesc->txdw0 = pdesc->txdw0; 2759554c0a3aSHans de Goede pdesc->txdw1 = pdesc->txdw1; 2760554c0a3aSHans de Goede pdesc->txdw2 = pdesc->txdw2; 2761554c0a3aSHans de Goede pdesc->txdw3 = pdesc->txdw3; 2762554c0a3aSHans de Goede pdesc->txdw4 = pdesc->txdw4; 2763554c0a3aSHans de Goede pdesc->txdw5 = pdesc->txdw5; 2764554c0a3aSHans de Goede pdesc->txdw6 = pdesc->txdw6; 2765554c0a3aSHans de Goede pdesc->txdw7 = pdesc->txdw7; 2766554c0a3aSHans de Goede pdesc->txdw8 = pdesc->txdw8; 2767554c0a3aSHans de Goede pdesc->txdw9 = pdesc->txdw9; 2768554c0a3aSHans de Goede 2769554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum(pdesc); 2770554c0a3aSHans de Goede } 2771554c0a3aSHans de Goede 2772554c0a3aSHans de Goede /* */ 2773554c0a3aSHans de Goede /* Description: In normal chip, we should send some packet to Hw which will be used by Fw */ 2774554c0a3aSHans de Goede /* in FW LPS mode. The function is to fill the Tx descriptor of this packets, then */ 2775554c0a3aSHans de Goede /* Fw can tell Hw to send these packet derectly. */ 2776554c0a3aSHans de Goede /* Added by tynli. 2009.10.15. */ 2777554c0a3aSHans de Goede /* */ 2778554c0a3aSHans de Goede /* type1:pspoll, type2:null */ 2779554c0a3aSHans de Goede void rtl8723b_fill_fake_txdesc( 2780554c0a3aSHans de Goede struct adapter *padapter, 2781554c0a3aSHans de Goede u8 *pDesc, 2782554c0a3aSHans de Goede u32 BufferLen, 2783554c0a3aSHans de Goede u8 IsPsPoll, 2784554c0a3aSHans de Goede u8 IsBTQosNull, 2785554c0a3aSHans de Goede u8 bDataFrame 2786554c0a3aSHans de Goede ) 2787554c0a3aSHans de Goede { 2788554c0a3aSHans de Goede /* Clear all status */ 2789554c0a3aSHans de Goede memset(pDesc, 0, TXDESC_SIZE); 2790554c0a3aSHans de Goede 2791554c0a3aSHans de Goede SET_TX_DESC_FIRST_SEG_8723B(pDesc, 1); /* bFirstSeg; */ 2792554c0a3aSHans de Goede SET_TX_DESC_LAST_SEG_8723B(pDesc, 1); /* bLastSeg; */ 2793554c0a3aSHans de Goede 2794554c0a3aSHans de Goede SET_TX_DESC_OFFSET_8723B(pDesc, 0x28); /* Offset = 32 */ 2795554c0a3aSHans de Goede 2796554c0a3aSHans de Goede SET_TX_DESC_PKT_SIZE_8723B(pDesc, BufferLen); /* Buffer size + command header */ 2797554c0a3aSHans de Goede SET_TX_DESC_QUEUE_SEL_8723B(pDesc, QSLT_MGNT); /* Fixed queue of Mgnt queue */ 2798554c0a3aSHans de Goede 2799554c0a3aSHans de Goede /* Set NAVUSEHDR to prevent Ps-poll AId filed to be changed to error vlaue by Hw. */ 28007036126aSHariprasad Kelam if (IsPsPoll) { 2801554c0a3aSHans de Goede SET_TX_DESC_NAV_USE_HDR_8723B(pDesc, 1); 2802554c0a3aSHans de Goede } else { 2803554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_EN_8723B(pDesc, 1); /* Hw set sequence number */ 2804554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_SEL_8723B(pDesc, 0); 2805554c0a3aSHans de Goede } 2806554c0a3aSHans de Goede 28077036126aSHariprasad Kelam if (IsBTQosNull) { 2808554c0a3aSHans de Goede SET_TX_DESC_BT_INT_8723B(pDesc, 1); 2809554c0a3aSHans de Goede } 2810554c0a3aSHans de Goede 2811554c0a3aSHans de Goede SET_TX_DESC_USE_RATE_8723B(pDesc, 1); /* use data rate which is set by Sw */ 2812554c0a3aSHans de Goede SET_TX_DESC_OWN_8723B((u8 *)pDesc, 1); 2813554c0a3aSHans de Goede 2814554c0a3aSHans de Goede SET_TX_DESC_TX_RATE_8723B(pDesc, DESC8723B_RATE1M); 2815554c0a3aSHans de Goede 2816554c0a3aSHans de Goede /* */ 2817554c0a3aSHans de Goede /* Encrypt the data frame if under security mode excepct null data. Suggested by CCW. */ 2818554c0a3aSHans de Goede /* */ 28197036126aSHariprasad Kelam if (bDataFrame) { 2820554c0a3aSHans de Goede u32 EncAlg; 2821554c0a3aSHans de Goede 2822554c0a3aSHans de Goede EncAlg = padapter->securitypriv.dot11PrivacyAlgrthm; 2823554c0a3aSHans de Goede switch (EncAlg) { 2824554c0a3aSHans de Goede case _NO_PRIVACY_: 2825554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 2826554c0a3aSHans de Goede break; 2827554c0a3aSHans de Goede case _WEP40_: 2828554c0a3aSHans de Goede case _WEP104_: 2829554c0a3aSHans de Goede case _TKIP_: 2830554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x1); 2831554c0a3aSHans de Goede break; 2832554c0a3aSHans de Goede case _SMS4_: 2833554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x2); 2834554c0a3aSHans de Goede break; 2835554c0a3aSHans de Goede case _AES_: 2836554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x3); 2837554c0a3aSHans de Goede break; 2838554c0a3aSHans de Goede default: 2839554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 2840554c0a3aSHans de Goede break; 2841554c0a3aSHans de Goede } 2842554c0a3aSHans de Goede } 2843554c0a3aSHans de Goede 2844554c0a3aSHans de Goede /* USB interface drop packet if the checksum of descriptor isn't correct. */ 2845554c0a3aSHans de Goede /* Using this checksum can let hardware recovery from packet bulk out error (e.g. Cancel URC, Bulk out error.). */ 2846554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum((struct tx_desc *)pDesc); 2847554c0a3aSHans de Goede } 2848554c0a3aSHans de Goede 2849554c0a3aSHans de Goede static void hw_var_set_opmode(struct adapter *padapter, u8 variable, u8 *val) 2850554c0a3aSHans de Goede { 2851554c0a3aSHans de Goede u8 val8; 2852554c0a3aSHans de Goede u8 mode = *((u8 *)val); 2853554c0a3aSHans de Goede 2854554c0a3aSHans de Goede { 2855554c0a3aSHans de Goede /* disable Port0 TSF update */ 2856554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2857554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 2858554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 2859554c0a3aSHans de Goede 2860554c0a3aSHans de Goede /* set net_type */ 2861554c0a3aSHans de Goede Set_MSR(padapter, mode); 2862554c0a3aSHans de Goede 2863554c0a3aSHans de Goede if ((mode == _HW_STATE_STATION_) || (mode == _HW_STATE_NOLINK_)) { 2864554c0a3aSHans de Goede { 2865554c0a3aSHans de Goede StopTxBeacon(padapter); 2866554c0a3aSHans de Goede } 2867554c0a3aSHans de Goede 2868554c0a3aSHans de Goede /* disable atim wnd */ 2869554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_ATIM); 2870554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_CTRL, 0x18); */ 2871961d1935SNathan Chancellor } else if (mode == _HW_STATE_ADHOC_) { 2872554c0a3aSHans de Goede ResumeTxBeacon(padapter); 2873554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_BCNQ_SUB); 2874554c0a3aSHans de Goede } else if (mode == _HW_STATE_AP_) { 2875554c0a3aSHans de Goede 2876554c0a3aSHans de Goede ResumeTxBeacon(padapter); 2877554c0a3aSHans de Goede 2878554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|DIS_BCNQ_SUB); 2879554c0a3aSHans de Goede 2880554c0a3aSHans de Goede /* Set RCR */ 2881554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, 0x7000208e);/* CBSSID_DATA must set to 0, reject ICV_ERR packet */ 2882554c0a3aSHans de Goede /* enable to rx data frame */ 2883554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 2884554c0a3aSHans de Goede /* enable to rx ps-poll */ 2885554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP1, 0x0400); 2886554c0a3aSHans de Goede 2887554c0a3aSHans de Goede /* Beacon Control related register for first time */ 2888554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, 0x02); /* 2ms */ 2889554c0a3aSHans de Goede 2890554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_MAX_ERR, 0xFF); */ 2891554c0a3aSHans de Goede rtw_write8(padapter, REG_ATIMWND, 0x0a); /* 10ms */ 2892554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x00); 2893554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0xff04); 2894554c0a3aSHans de Goede rtw_write16(padapter, REG_TSFTR_SYN_OFFSET, 0x7fff);/* +32767 (~32ms) */ 2895554c0a3aSHans de Goede 2896554c0a3aSHans de Goede /* reset TSF */ 2897554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 2898554c0a3aSHans de Goede 2899554c0a3aSHans de Goede /* enable BCN0 Function for if1 */ 2900554c0a3aSHans de Goede /* don't enable update TSF0 for if1 (due to TSF update when beacon/probe rsp are received) */ 2901554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, (DIS_TSF_UDT|EN_BCN_FUNCTION|EN_TXBCN_RPT|DIS_BCNQ_SUB)); 2902554c0a3aSHans de Goede 2903554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 2904554c0a3aSHans de Goede /* rtw_write8(Adapter, REG_DWBCN1_CTRL_8192E+2, rtw_read8(Adapter, REG_DWBCN1_CTRL_8192E+2) & ~BIT4); */ 2905554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_DL_BCN_SEL, NULL); 2906554c0a3aSHans de Goede 2907554c0a3aSHans de Goede /* select BCN on port 0 */ 2908554c0a3aSHans de Goede rtw_write8( 2909554c0a3aSHans de Goede padapter, 2910554c0a3aSHans de Goede REG_CCK_CHECK_8723B, 2911554c0a3aSHans de Goede (rtw_read8(padapter, REG_CCK_CHECK_8723B)&~BIT_BCN_PORT_SEL) 2912554c0a3aSHans de Goede ); 2913554c0a3aSHans de Goede 2914554c0a3aSHans de Goede /* dis BCN1 ATIM WND if if2 is station */ 2915554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL_1); 2916554c0a3aSHans de Goede val8 |= DIS_ATIM; 2917554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL_1, val8); 2918554c0a3aSHans de Goede } 2919554c0a3aSHans de Goede } 2920554c0a3aSHans de Goede } 2921554c0a3aSHans de Goede 2922554c0a3aSHans de Goede static void hw_var_set_macaddr(struct adapter *padapter, u8 variable, u8 *val) 2923554c0a3aSHans de Goede { 2924554c0a3aSHans de Goede u8 idx = 0; 2925554c0a3aSHans de Goede u32 reg_macid; 2926554c0a3aSHans de Goede 2927554c0a3aSHans de Goede reg_macid = REG_MACID; 2928554c0a3aSHans de Goede 2929554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 2930554c0a3aSHans de Goede rtw_write8(GET_PRIMARY_ADAPTER(padapter), (reg_macid+idx), val[idx]); 2931554c0a3aSHans de Goede } 2932554c0a3aSHans de Goede 2933554c0a3aSHans de Goede static void hw_var_set_bssid(struct adapter *padapter, u8 variable, u8 *val) 2934554c0a3aSHans de Goede { 2935554c0a3aSHans de Goede u8 idx = 0; 2936554c0a3aSHans de Goede u32 reg_bssid; 2937554c0a3aSHans de Goede 2938554c0a3aSHans de Goede reg_bssid = REG_BSSID; 2939554c0a3aSHans de Goede 2940554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 2941554c0a3aSHans de Goede rtw_write8(padapter, (reg_bssid+idx), val[idx]); 2942554c0a3aSHans de Goede } 2943554c0a3aSHans de Goede 2944554c0a3aSHans de Goede static void hw_var_set_bcn_func(struct adapter *padapter, u8 variable, u8 *val) 2945554c0a3aSHans de Goede { 2946554c0a3aSHans de Goede u32 bcn_ctrl_reg; 2947554c0a3aSHans de Goede 2948554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 2949554c0a3aSHans de Goede 2950554c0a3aSHans de Goede if (*(u8 *)val) 2951554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, (EN_BCN_FUNCTION | EN_TXBCN_RPT)); 2952554c0a3aSHans de Goede else { 2953554c0a3aSHans de Goede u8 val8; 2954554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 2955554c0a3aSHans de Goede val8 &= ~(EN_BCN_FUNCTION | EN_TXBCN_RPT); 2956554c0a3aSHans de Goede 2957554c0a3aSHans de Goede /* Always enable port0 beacon function for PSTDMA */ 2958554c0a3aSHans de Goede if (REG_BCN_CTRL == bcn_ctrl_reg) 2959554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 2960554c0a3aSHans de Goede 2961554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 2962554c0a3aSHans de Goede } 2963554c0a3aSHans de Goede } 2964554c0a3aSHans de Goede 2965554c0a3aSHans de Goede static void hw_var_set_correct_tsf(struct adapter *padapter, u8 variable, u8 *val) 2966554c0a3aSHans de Goede { 2967554c0a3aSHans de Goede u8 val8; 2968554c0a3aSHans de Goede u64 tsf; 2969554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 2970554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 2971554c0a3aSHans de Goede 2972554c0a3aSHans de Goede 2973554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 2974554c0a3aSHans de Goede pmlmeinfo = &pmlmeext->mlmext_info; 2975554c0a3aSHans de Goede 29769b1fd9b0SNishka Dasgupta tsf = pmlmeext->TSFValue-do_div(pmlmeext->TSFValue, (pmlmeinfo->bcn_interval*1024))-1024; /* us */ 2977554c0a3aSHans de Goede 2978554c0a3aSHans de Goede if ( 2979554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 2980554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 2981554c0a3aSHans de Goede ) 2982554c0a3aSHans de Goede StopTxBeacon(padapter); 2983554c0a3aSHans de Goede 2984554c0a3aSHans de Goede { 2985554c0a3aSHans de Goede /* disable related TSF function */ 2986554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2987554c0a3aSHans de Goede val8 &= ~EN_BCN_FUNCTION; 2988554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 2989554c0a3aSHans de Goede 2990554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR, tsf); 2991554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR+4, tsf>>32); 2992554c0a3aSHans de Goede 2993554c0a3aSHans de Goede /* enable related TSF function */ 2994554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2995554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 2996554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 2997554c0a3aSHans de Goede } 2998554c0a3aSHans de Goede 2999554c0a3aSHans de Goede if ( 3000554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 3001554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 3002554c0a3aSHans de Goede ) 3003554c0a3aSHans de Goede ResumeTxBeacon(padapter); 3004554c0a3aSHans de Goede } 3005554c0a3aSHans de Goede 3006554c0a3aSHans de Goede static void hw_var_set_mlme_disconnect(struct adapter *padapter, u8 variable, u8 *val) 3007554c0a3aSHans de Goede { 3008554c0a3aSHans de Goede u8 val8; 3009554c0a3aSHans de Goede 3010554c0a3aSHans de Goede /* Set RCR to not to receive data frame when NO LINK state */ 3011554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR) & ~RCR_ADF); */ 3012554c0a3aSHans de Goede /* reject all data frames */ 3013554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0); 3014554c0a3aSHans de Goede 3015554c0a3aSHans de Goede /* reset TSF */ 3016554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 3017554c0a3aSHans de Goede 3018554c0a3aSHans de Goede /* disable update TSF */ 3019554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3020554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3021554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3022554c0a3aSHans de Goede } 3023554c0a3aSHans de Goede 3024554c0a3aSHans de Goede static void hw_var_set_mlme_sitesurvey(struct adapter *padapter, u8 variable, u8 *val) 3025554c0a3aSHans de Goede { 3026554c0a3aSHans de Goede u32 value_rcr, rcr_clear_bit, reg_bcn_ctl; 3027554c0a3aSHans de Goede u16 value_rxfltmap2; 3028554c0a3aSHans de Goede u8 val8; 3029554c0a3aSHans de Goede struct hal_com_data *pHalData; 3030554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3031554c0a3aSHans de Goede 3032554c0a3aSHans de Goede 3033554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 3034554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3035554c0a3aSHans de Goede 3036554c0a3aSHans de Goede reg_bcn_ctl = REG_BCN_CTRL; 3037554c0a3aSHans de Goede 3038554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3039554c0a3aSHans de Goede 3040554c0a3aSHans de Goede /* config RCR to receive different BSSID & not to receive data frame */ 3041554c0a3aSHans de Goede value_rxfltmap2 = 0; 3042554c0a3aSHans de Goede 3043554c0a3aSHans de Goede if ((check_fwstate(pmlmepriv, WIFI_AP_STATE) == true)) 3044554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3045554c0a3aSHans de Goede 3046554c0a3aSHans de Goede value_rcr = rtw_read32(padapter, REG_RCR); 3047554c0a3aSHans de Goede 3048554c0a3aSHans de Goede if (*((u8 *)val)) { 3049554c0a3aSHans de Goede /* under sitesurvey */ 3050554c0a3aSHans de Goede value_rcr &= ~(rcr_clear_bit); 3051554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3052554c0a3aSHans de Goede 3053554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, value_rxfltmap2); 3054554c0a3aSHans de Goede 3055554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3056554c0a3aSHans de Goede /* disable update TSF */ 3057554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3058554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3059554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3060554c0a3aSHans de Goede } 3061554c0a3aSHans de Goede 306268468503SAndreas Hellmich /* Save original RRSR setting. */ 3063554c0a3aSHans de Goede pHalData->RegRRSR = rtw_read16(padapter, REG_RRSR); 3064554c0a3aSHans de Goede } else { 3065554c0a3aSHans de Goede /* sitesurvey done */ 3066554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, (_FW_LINKED|WIFI_AP_STATE))) 3067554c0a3aSHans de Goede /* enable to rx data frame */ 3068554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3069554c0a3aSHans de Goede 3070554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3071554c0a3aSHans de Goede /* enable update TSF */ 3072554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3073554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3074554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3075554c0a3aSHans de Goede } 3076554c0a3aSHans de Goede 3077554c0a3aSHans de Goede value_rcr |= rcr_clear_bit; 3078554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3079554c0a3aSHans de Goede 308068468503SAndreas Hellmich /* Restore original RRSR setting. */ 3081554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, pHalData->RegRRSR); 3082554c0a3aSHans de Goede } 3083554c0a3aSHans de Goede } 3084554c0a3aSHans de Goede 3085554c0a3aSHans de Goede static void hw_var_set_mlme_join(struct adapter *padapter, u8 variable, u8 *val) 3086554c0a3aSHans de Goede { 3087554c0a3aSHans de Goede u8 val8; 3088554c0a3aSHans de Goede u16 val16; 3089554c0a3aSHans de Goede u32 val32; 3090554c0a3aSHans de Goede u8 RetryLimit; 3091554c0a3aSHans de Goede u8 type; 3092554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3093554c0a3aSHans de Goede struct eeprom_priv *pEEPROM; 3094554c0a3aSHans de Goede 3095554c0a3aSHans de Goede 3096554c0a3aSHans de Goede RetryLimit = 0x30; 3097554c0a3aSHans de Goede type = *(u8 *)val; 3098554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3099554c0a3aSHans de Goede pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 3100554c0a3aSHans de Goede 3101554c0a3aSHans de Goede if (type == 0) { /* prepare to join */ 3102554c0a3aSHans de Goede /* enable to rx data frame.Accept all data frame */ 3103554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR)|RCR_ADF); */ 3104554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3105554c0a3aSHans de Goede 3106554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3107554c0a3aSHans de Goede if (padapter->in_cta_test) 3108554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA | RCR_CBSSID_BCN);/* RCR_ADF */ 3109554c0a3aSHans de Goede else 3110554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3111554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3112554c0a3aSHans de Goede 3113554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE) == true) 3114554c0a3aSHans de Goede RetryLimit = (pEEPROM->CustomerID == RT_CID_CCX) ? 7 : 48; 3115554c0a3aSHans de Goede else /* Ad-hoc Mode */ 3116554c0a3aSHans de Goede RetryLimit = 0x7; 3117554c0a3aSHans de Goede } else if (type == 1) /* joinbss_event call back when join res < 0 */ 3118554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0x00); 3119554c0a3aSHans de Goede else if (type == 2) { /* sta add event call back */ 3120554c0a3aSHans de Goede /* enable update TSF */ 3121554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3122554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3123554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3124554c0a3aSHans de Goede 3125554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE)) 3126554c0a3aSHans de Goede RetryLimit = 0x7; 3127554c0a3aSHans de Goede } 3128554c0a3aSHans de Goede 3129554c0a3aSHans de Goede val16 = (RetryLimit << RETRY_LIMIT_SHORT_SHIFT) | (RetryLimit << RETRY_LIMIT_LONG_SHIFT); 3130554c0a3aSHans de Goede rtw_write16(padapter, REG_RL, val16); 3131554c0a3aSHans de Goede } 3132554c0a3aSHans de Goede 3133554c0a3aSHans de Goede void CCX_FwC2HTxRpt_8723b(struct adapter *padapter, u8 *pdata, u8 len) 3134554c0a3aSHans de Goede { 3135554c0a3aSHans de Goede 3136554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 6, 1) 3137554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_RETRY_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 7, 1) 3138554c0a3aSHans de Goede 3139554c0a3aSHans de Goede if (GET_8723B_C2H_TX_RPT_RETRY_OVER(pdata) | GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(pdata)) { 3140554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3141554c0a3aSHans de Goede } 3142554c0a3aSHans de Goede /* 3143554c0a3aSHans de Goede else if (seq_no != padapter->xmitpriv.seq_no) { 3144554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3145554c0a3aSHans de Goede } 3146554c0a3aSHans de Goede */ 3147554c0a3aSHans de Goede else 3148554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_SUCCESS); 3149554c0a3aSHans de Goede } 3150554c0a3aSHans de Goede 3151554c0a3aSHans de Goede s32 c2h_id_filter_ccx_8723b(u8 *buf) 3152554c0a3aSHans de Goede { 3153554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *c2h_evt = (struct c2h_evt_hdr_88xx *)buf; 3154554c0a3aSHans de Goede s32 ret = false; 3155554c0a3aSHans de Goede if (c2h_evt->id == C2H_CCX_TX_RPT) 3156554c0a3aSHans de Goede ret = true; 3157554c0a3aSHans de Goede 3158554c0a3aSHans de Goede return ret; 3159554c0a3aSHans de Goede } 3160554c0a3aSHans de Goede 3161554c0a3aSHans de Goede 3162554c0a3aSHans de Goede s32 c2h_handler_8723b(struct adapter *padapter, u8 *buf) 3163554c0a3aSHans de Goede { 3164554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *pC2hEvent = (struct c2h_evt_hdr_88xx *)buf; 3165554c0a3aSHans de Goede s32 ret = _SUCCESS; 3166554c0a3aSHans de Goede 3167019acabeSHimadri Pandya if (!pC2hEvent) { 3168554c0a3aSHans de Goede ret = _FAIL; 3169554c0a3aSHans de Goede goto exit; 3170554c0a3aSHans de Goede } 3171554c0a3aSHans de Goede 3172554c0a3aSHans de Goede switch (pC2hEvent->id) { 3173554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3174554c0a3aSHans de Goede break; 3175554c0a3aSHans de Goede case C2H_DBG: 3176554c0a3aSHans de Goede { 3177554c0a3aSHans de Goede } 3178554c0a3aSHans de Goede break; 3179554c0a3aSHans de Goede 3180554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3181554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, pC2hEvent->payload); */ 3182554c0a3aSHans de Goede break; 3183554c0a3aSHans de Goede 3184554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3185554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, pC2hEvent->payload, C2hEvent.CmdLen); */ 3186554c0a3aSHans de Goede break; 3187554c0a3aSHans de Goede 3188554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3189554c0a3aSHans de Goede break; 3190554c0a3aSHans de Goede 3191554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3192aa0963a1SNishka Dasgupta hal_btcoex_BtInfoNotify(padapter, pC2hEvent->plen, pC2hEvent->payload); 3193554c0a3aSHans de Goede break; 3194554c0a3aSHans de Goede 3195554c0a3aSHans de Goede default: 3196554c0a3aSHans de Goede break; 3197554c0a3aSHans de Goede } 3198554c0a3aSHans de Goede 3199554c0a3aSHans de Goede /* Clear event to notify FW we have read the command. */ 3200554c0a3aSHans de Goede /* Note: */ 3201554c0a3aSHans de Goede /* If this field isn't clear, the FW won't update the next command message. */ 3202554c0a3aSHans de Goede /* rtw_write8(padapter, REG_C2HEVT_CLEAR, C2H_EVT_HOST_CLOSE); */ 3203554c0a3aSHans de Goede exit: 3204554c0a3aSHans de Goede return ret; 3205554c0a3aSHans de Goede } 3206554c0a3aSHans de Goede 320730bd370fSMarco Cesati static void process_c2h_event(struct adapter *padapter, struct c2h_evt_hdr_t *pC2hEvent, u8 *c2hBuf) 3208554c0a3aSHans de Goede { 320904c35396SFabio Aiuto if (!c2hBuf) 3210554c0a3aSHans de Goede return; 3211554c0a3aSHans de Goede 3212554c0a3aSHans de Goede switch (pC2hEvent->CmdID) { 3213554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3214554c0a3aSHans de Goede break; 3215554c0a3aSHans de Goede case C2H_DBG: 3216554c0a3aSHans de Goede { 3217554c0a3aSHans de Goede } 3218554c0a3aSHans de Goede break; 3219554c0a3aSHans de Goede 3220554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3221554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, tmpBuf); */ 3222554c0a3aSHans de Goede break; 3223554c0a3aSHans de Goede 3224554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3225554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, tmpBuf, C2hEvent.CmdLen); */ 3226554c0a3aSHans de Goede break; 3227554c0a3aSHans de Goede 3228554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3229554c0a3aSHans de Goede break; 3230554c0a3aSHans de Goede 3231554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3232aa0963a1SNishka Dasgupta hal_btcoex_BtInfoNotify(padapter, pC2hEvent->CmdLen, c2hBuf); 3233554c0a3aSHans de Goede break; 3234554c0a3aSHans de Goede 3235554c0a3aSHans de Goede default: 3236554c0a3aSHans de Goede break; 3237554c0a3aSHans de Goede } 3238554c0a3aSHans de Goede } 3239554c0a3aSHans de Goede 3240554c0a3aSHans de Goede void C2HPacketHandler_8723B(struct adapter *padapter, u8 *pbuffer, u16 length) 3241554c0a3aSHans de Goede { 324230bd370fSMarco Cesati struct c2h_evt_hdr_t C2hEvent; 3243554c0a3aSHans de Goede u8 *tmpBuf = NULL; 3244554c0a3aSHans de Goede C2hEvent.CmdID = pbuffer[0]; 3245554c0a3aSHans de Goede C2hEvent.CmdSeq = pbuffer[1]; 3246554c0a3aSHans de Goede C2hEvent.CmdLen = length-2; 3247554c0a3aSHans de Goede tmpBuf = pbuffer+2; 3248554c0a3aSHans de Goede 3249554c0a3aSHans de Goede process_c2h_event(padapter, &C2hEvent, tmpBuf); 3250554c0a3aSHans de Goede /* c2h_handler_8723b(padapter,&C2hEvent); */ 3251554c0a3aSHans de Goede } 3252554c0a3aSHans de Goede 3253554c0a3aSHans de Goede void SetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 3254554c0a3aSHans de Goede { 3255554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 3256554c0a3aSHans de Goede u8 val8; 3257554c0a3aSHans de Goede u32 val32; 3258554c0a3aSHans de Goede 3259554c0a3aSHans de Goede switch (variable) { 3260554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS: 3261554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x0c; 3262554c0a3aSHans de Goede val8 |= *val; 3263554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3264554c0a3aSHans de Goede break; 3265554c0a3aSHans de Goede 3266554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS1: 3267554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x03; 3268554c0a3aSHans de Goede val8 |= *val << 2; 3269554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3270554c0a3aSHans de Goede break; 3271554c0a3aSHans de Goede 3272554c0a3aSHans de Goede case HW_VAR_SET_OPMODE: 3273554c0a3aSHans de Goede hw_var_set_opmode(padapter, variable, val); 3274554c0a3aSHans de Goede break; 3275554c0a3aSHans de Goede 3276554c0a3aSHans de Goede case HW_VAR_MAC_ADDR: 3277554c0a3aSHans de Goede hw_var_set_macaddr(padapter, variable, val); 3278554c0a3aSHans de Goede break; 3279554c0a3aSHans de Goede 3280554c0a3aSHans de Goede case HW_VAR_BSSID: 3281554c0a3aSHans de Goede hw_var_set_bssid(padapter, variable, val); 3282554c0a3aSHans de Goede break; 3283554c0a3aSHans de Goede 3284554c0a3aSHans de Goede case HW_VAR_BASIC_RATE: 3285554c0a3aSHans de Goede { 3286554c0a3aSHans de Goede struct mlme_ext_info *mlmext_info = &padapter->mlmeextpriv.mlmext_info; 3287f013209cSFabio M. De Francesco u16 BrateCfg = 0; 3288554c0a3aSHans de Goede u16 rrsr_2g_force_mask = (RRSR_11M|RRSR_5_5M|RRSR_1M); 3289554c0a3aSHans de Goede u16 rrsr_2g_allow_mask = (RRSR_24M|RRSR_12M|RRSR_6M|RRSR_CCK_RATES); 3290554c0a3aSHans de Goede 3291554c0a3aSHans de Goede HalSetBrateCfg(padapter, val, &BrateCfg); 3292554c0a3aSHans de Goede 3293554c0a3aSHans de Goede /* apply force and allow mask */ 3294554c0a3aSHans de Goede BrateCfg |= rrsr_2g_force_mask; 3295554c0a3aSHans de Goede BrateCfg &= rrsr_2g_allow_mask; 3296554c0a3aSHans de Goede 3297554c0a3aSHans de Goede /* IOT consideration */ 3298554c0a3aSHans de Goede if (mlmext_info->assoc_AP_vendor == HT_IOT_PEER_CISCO) { 3299554c0a3aSHans de Goede /* if peer is cisco and didn't use ofdm rate, we enable 6M ack */ 3300554c0a3aSHans de Goede if ((BrateCfg & (RRSR_24M|RRSR_12M|RRSR_6M)) == 0) 3301554c0a3aSHans de Goede BrateCfg |= RRSR_6M; 3302554c0a3aSHans de Goede } 3303554c0a3aSHans de Goede 3304554c0a3aSHans de Goede pHalData->BasicRateSet = BrateCfg; 3305554c0a3aSHans de Goede 3306554c0a3aSHans de Goede /* Set RRSR rate table. */ 3307554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, BrateCfg); 3308554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, rtw_read8(padapter, REG_RRSR+2)&0xf0); 3309554c0a3aSHans de Goede } 3310554c0a3aSHans de Goede break; 3311554c0a3aSHans de Goede 3312554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 3313554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, *val); 3314554c0a3aSHans de Goede break; 3315554c0a3aSHans de Goede 3316554c0a3aSHans de Goede case HW_VAR_BCN_FUNC: 3317554c0a3aSHans de Goede hw_var_set_bcn_func(padapter, variable, val); 3318554c0a3aSHans de Goede break; 3319554c0a3aSHans de Goede 3320554c0a3aSHans de Goede case HW_VAR_CORRECT_TSF: 3321554c0a3aSHans de Goede hw_var_set_correct_tsf(padapter, variable, val); 3322554c0a3aSHans de Goede break; 3323554c0a3aSHans de Goede 3324554c0a3aSHans de Goede case HW_VAR_CHECK_BSSID: 3325554c0a3aSHans de Goede { 3326554c0a3aSHans de Goede u32 val32; 3327554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3328554c0a3aSHans de Goede if (*val) 3329554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3330554c0a3aSHans de Goede else 3331554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA|RCR_CBSSID_BCN); 3332554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3333554c0a3aSHans de Goede } 3334554c0a3aSHans de Goede break; 3335554c0a3aSHans de Goede 3336554c0a3aSHans de Goede case HW_VAR_MLME_DISCONNECT: 3337554c0a3aSHans de Goede hw_var_set_mlme_disconnect(padapter, variable, val); 3338554c0a3aSHans de Goede break; 3339554c0a3aSHans de Goede 3340554c0a3aSHans de Goede case HW_VAR_MLME_SITESURVEY: 3341554c0a3aSHans de Goede hw_var_set_mlme_sitesurvey(padapter, variable, val); 3342554c0a3aSHans de Goede 3343a47a70c2SNishka Dasgupta hal_btcoex_ScanNotify(padapter, *val?true:false); 3344554c0a3aSHans de Goede break; 3345554c0a3aSHans de Goede 3346554c0a3aSHans de Goede case HW_VAR_MLME_JOIN: 3347554c0a3aSHans de Goede hw_var_set_mlme_join(padapter, variable, val); 3348554c0a3aSHans de Goede 3349554c0a3aSHans de Goede switch (*val) { 3350554c0a3aSHans de Goede case 0: 3351554c0a3aSHans de Goede /* prepare to join */ 33528739e064SNishka Dasgupta hal_btcoex_ConnectNotify(padapter, true); 3353554c0a3aSHans de Goede break; 3354554c0a3aSHans de Goede case 1: 3355554c0a3aSHans de Goede /* joinbss_event callback when join res < 0 */ 33568739e064SNishka Dasgupta hal_btcoex_ConnectNotify(padapter, false); 3357554c0a3aSHans de Goede break; 3358554c0a3aSHans de Goede case 2: 3359554c0a3aSHans de Goede /* sta add event callback */ 3360554c0a3aSHans de Goede /* rtw_btcoex_MediaStatusNotify(padapter, RT_MEDIA_CONNECT); */ 3361554c0a3aSHans de Goede break; 3362554c0a3aSHans de Goede } 3363554c0a3aSHans de Goede break; 3364554c0a3aSHans de Goede 3365554c0a3aSHans de Goede case HW_VAR_ON_RCR_AM: 3366554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3367554c0a3aSHans de Goede val32 |= RCR_AM; 3368554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3369554c0a3aSHans de Goede break; 3370554c0a3aSHans de Goede 3371554c0a3aSHans de Goede case HW_VAR_OFF_RCR_AM: 3372554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3373554c0a3aSHans de Goede val32 &= ~RCR_AM; 3374554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3375554c0a3aSHans de Goede break; 3376554c0a3aSHans de Goede 3377554c0a3aSHans de Goede case HW_VAR_BEACON_INTERVAL: 3378554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, *((u16 *)val)); 3379554c0a3aSHans de Goede break; 3380554c0a3aSHans de Goede 3381554c0a3aSHans de Goede case HW_VAR_SLOT_TIME: 3382554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, *val); 3383554c0a3aSHans de Goede break; 3384554c0a3aSHans de Goede 3385554c0a3aSHans de Goede case HW_VAR_RESP_SIFS: 3386554c0a3aSHans de Goede /* SIFS_Timer = 0x0a0a0808; */ 3387554c0a3aSHans de Goede /* RESP_SIFS for CCK */ 3388554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK, val[0]); /* SIFS_T2T_CCK (0x08) */ 3389554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK+1, val[1]); /* SIFS_R2T_CCK(0x08) */ 3390554c0a3aSHans de Goede /* RESP_SIFS for OFDM */ 3391554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM, val[2]); /* SIFS_T2T_OFDM (0x0a) */ 3392554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM+1, val[3]); /* SIFS_R2T_OFDM(0x0a) */ 3393554c0a3aSHans de Goede break; 3394554c0a3aSHans de Goede 3395554c0a3aSHans de Goede case HW_VAR_ACK_PREAMBLE: 3396554c0a3aSHans de Goede { 3397554c0a3aSHans de Goede u8 regTmp; 3398554c0a3aSHans de Goede u8 bShortPreamble = *val; 3399554c0a3aSHans de Goede 3400554c0a3aSHans de Goede /* Joseph marked out for Netgear 3500 TKIP channel 7 issue.(Temporarily) */ 3401554c0a3aSHans de Goede /* regTmp = (pHalData->nCur40MhzPrimeSC)<<5; */ 3402554c0a3aSHans de Goede regTmp = 0; 3403554c0a3aSHans de Goede if (bShortPreamble) 3404554c0a3aSHans de Goede regTmp |= 0x80; 3405554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, regTmp); 3406554c0a3aSHans de Goede } 3407554c0a3aSHans de Goede break; 3408554c0a3aSHans de Goede 3409554c0a3aSHans de Goede case HW_VAR_CAM_EMPTY_ENTRY: 3410554c0a3aSHans de Goede { 3411554c0a3aSHans de Goede u8 ucIndex = *val; 3412554c0a3aSHans de Goede u8 i; 3413554c0a3aSHans de Goede u32 ulCommand = 0; 3414554c0a3aSHans de Goede u32 ulContent = 0; 3415554c0a3aSHans de Goede u32 ulEncAlgo = CAM_AES; 3416554c0a3aSHans de Goede 3417554c0a3aSHans de Goede for (i = 0; i < CAM_CONTENT_COUNT; i++) { 3418554c0a3aSHans de Goede /* filled id in CAM config 2 byte */ 3419554c0a3aSHans de Goede if (i == 0) { 3420554c0a3aSHans de Goede ulContent |= (ucIndex & 0x03) | ((u16)(ulEncAlgo)<<2); 3421554c0a3aSHans de Goede /* ulContent |= CAM_VALID; */ 3422554c0a3aSHans de Goede } else 3423554c0a3aSHans de Goede ulContent = 0; 3424554c0a3aSHans de Goede 3425554c0a3aSHans de Goede /* polling bit, and No Write enable, and address */ 3426554c0a3aSHans de Goede ulCommand = CAM_CONTENT_COUNT*ucIndex+i; 3427554c0a3aSHans de Goede ulCommand = ulCommand | CAM_POLLINIG | CAM_WRITE; 3428554c0a3aSHans de Goede /* write content 0 is equall to mark invalid */ 3429554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, ulContent); /* mdelay(40); */ 3430554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, ulCommand); /* mdelay(40); */ 3431554c0a3aSHans de Goede } 3432554c0a3aSHans de Goede } 3433554c0a3aSHans de Goede break; 3434554c0a3aSHans de Goede 3435554c0a3aSHans de Goede case HW_VAR_CAM_INVALID_ALL: 3436554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, BIT(31)|BIT(30)); 3437554c0a3aSHans de Goede break; 3438554c0a3aSHans de Goede 3439554c0a3aSHans de Goede case HW_VAR_CAM_WRITE: 3440554c0a3aSHans de Goede { 3441554c0a3aSHans de Goede u32 cmd; 3442554c0a3aSHans de Goede u32 *cam_val = (u32 *)val; 3443554c0a3aSHans de Goede 3444554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, cam_val[0]); 3445554c0a3aSHans de Goede 3446554c0a3aSHans de Goede cmd = CAM_POLLINIG | CAM_WRITE | cam_val[1]; 3447554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, cmd); 3448554c0a3aSHans de Goede } 3449554c0a3aSHans de Goede break; 3450554c0a3aSHans de Goede 3451554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VO: 3452554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VO_PARAM, *((u32 *)val)); 3453554c0a3aSHans de Goede break; 3454554c0a3aSHans de Goede 3455554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VI: 3456554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VI_PARAM, *((u32 *)val)); 3457554c0a3aSHans de Goede break; 3458554c0a3aSHans de Goede 3459554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BE: 3460554c0a3aSHans de Goede pHalData->AcParam_BE = ((u32 *)(val))[0]; 3461554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BE_PARAM, *((u32 *)val)); 3462554c0a3aSHans de Goede break; 3463554c0a3aSHans de Goede 3464554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BK: 3465554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BK_PARAM, *((u32 *)val)); 3466554c0a3aSHans de Goede break; 3467554c0a3aSHans de Goede 3468554c0a3aSHans de Goede case HW_VAR_ACM_CTRL: 3469554c0a3aSHans de Goede { 3470554c0a3aSHans de Goede u8 ctrl = *((u8 *)val); 3471554c0a3aSHans de Goede u8 hwctrl = 0; 3472554c0a3aSHans de Goede 3473554c0a3aSHans de Goede if (ctrl != 0) { 3474554c0a3aSHans de Goede hwctrl |= AcmHw_HwEn; 3475554c0a3aSHans de Goede 3476554c0a3aSHans de Goede if (ctrl & BIT(1)) /* BE */ 3477554c0a3aSHans de Goede hwctrl |= AcmHw_BeqEn; 3478554c0a3aSHans de Goede 3479554c0a3aSHans de Goede if (ctrl & BIT(2)) /* VI */ 3480554c0a3aSHans de Goede hwctrl |= AcmHw_ViqEn; 3481554c0a3aSHans de Goede 3482554c0a3aSHans de Goede if (ctrl & BIT(3)) /* VO */ 3483554c0a3aSHans de Goede hwctrl |= AcmHw_VoqEn; 3484554c0a3aSHans de Goede } 3485554c0a3aSHans de Goede 3486554c0a3aSHans de Goede rtw_write8(padapter, REG_ACMHWCTRL, hwctrl); 3487554c0a3aSHans de Goede } 3488554c0a3aSHans de Goede break; 3489554c0a3aSHans de Goede 3490554c0a3aSHans de Goede case HW_VAR_AMPDU_FACTOR: 3491554c0a3aSHans de Goede { 3492554c0a3aSHans de Goede u32 AMPDULen = (*((u8 *)val)); 3493554c0a3aSHans de Goede 3494554c0a3aSHans de Goede if (AMPDULen < HT_AGG_SIZE_32K) 3495554c0a3aSHans de Goede AMPDULen = (0x2000 << (*((u8 *)val)))-1; 3496554c0a3aSHans de Goede else 3497554c0a3aSHans de Goede AMPDULen = 0x7fff; 3498554c0a3aSHans de Goede 3499554c0a3aSHans de Goede rtw_write32(padapter, REG_AMPDU_MAX_LENGTH_8723B, AMPDULen); 3500554c0a3aSHans de Goede } 3501554c0a3aSHans de Goede break; 3502554c0a3aSHans de Goede 3503554c0a3aSHans de Goede case HW_VAR_H2C_FW_PWRMODE: 3504554c0a3aSHans de Goede { 3505554c0a3aSHans de Goede u8 psmode = *val; 3506554c0a3aSHans de Goede 3507554c0a3aSHans de Goede /* Forece leave RF low power mode for 1T1R to prevent conficting setting in Fw power */ 3508554c0a3aSHans de Goede /* saving sequence. 2010.06.07. Added by tynli. Suggested by SD3 yschang. */ 3509554c0a3aSHans de Goede if (psmode != PS_MODE_ACTIVE) { 3510554c0a3aSHans de Goede ODM_RF_Saving(&pHalData->odmpriv, true); 3511554c0a3aSHans de Goede } 3512554c0a3aSHans de Goede 3513554c0a3aSHans de Goede /* if (psmode != PS_MODE_ACTIVE) { */ 3514554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, true); */ 3515554c0a3aSHans de Goede /* else { */ 3516554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, false); */ 3517554c0a3aSHans de Goede /* */ 3518554c0a3aSHans de Goede rtl8723b_set_FwPwrMode_cmd(padapter, psmode); 3519554c0a3aSHans de Goede } 3520554c0a3aSHans de Goede break; 3521554c0a3aSHans de Goede case HW_VAR_H2C_PS_TUNE_PARAM: 3522554c0a3aSHans de Goede rtl8723b_set_FwPsTuneParam_cmd(padapter); 3523554c0a3aSHans de Goede break; 3524554c0a3aSHans de Goede 3525554c0a3aSHans de Goede case HW_VAR_H2C_FW_JOINBSSRPT: 3526554c0a3aSHans de Goede rtl8723b_set_FwJoinBssRpt_cmd(padapter, *val); 3527554c0a3aSHans de Goede break; 3528554c0a3aSHans de Goede 3529554c0a3aSHans de Goede case HW_VAR_INITIAL_GAIN: 3530554c0a3aSHans de Goede { 353186d6c0aeSMarco Cesati struct dig_t *pDigTable = &pHalData->odmpriv.DM_DigTable; 3532554c0a3aSHans de Goede u32 rx_gain = *(u32 *)val; 3533554c0a3aSHans de Goede 3534554c0a3aSHans de Goede if (rx_gain == 0xff) {/* restore rx gain */ 3535554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, pDigTable->BackupIGValue); 3536554c0a3aSHans de Goede } else { 3537554c0a3aSHans de Goede pDigTable->BackupIGValue = pDigTable->CurIGValue; 3538554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, rx_gain); 3539554c0a3aSHans de Goede } 3540554c0a3aSHans de Goede } 3541554c0a3aSHans de Goede break; 3542554c0a3aSHans de Goede 3543554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 3544554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = *val; 3545554c0a3aSHans de Goede break; 3546554c0a3aSHans de Goede 3547554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 3548554c0a3aSHans de Goede pHalData->EfuseUsedBytes = *((u16 *)val); 3549554c0a3aSHans de Goede break; 3550554c0a3aSHans de Goede 3551554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 3552554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3553554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = *val; 3554554c0a3aSHans de Goede #endif 3555554c0a3aSHans de Goede break; 3556554c0a3aSHans de Goede 3557554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 3558554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3559554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = *((u16 *)val); 3560554c0a3aSHans de Goede #else 3561554c0a3aSHans de Goede BTEfuseUsedBytes = *((u16 *)val); 3562554c0a3aSHans de Goede #endif 3563554c0a3aSHans de Goede break; 3564554c0a3aSHans de Goede 3565554c0a3aSHans de Goede case HW_VAR_FIFO_CLEARN_UP: 3566554c0a3aSHans de Goede { 3567554c0a3aSHans de Goede #define RW_RELEASE_EN BIT(18) 3568554c0a3aSHans de Goede #define RXDMA_IDLE BIT(17) 3569554c0a3aSHans de Goede 3570554c0a3aSHans de Goede struct pwrctrl_priv *pwrpriv = adapter_to_pwrctl(padapter); 3571554c0a3aSHans de Goede u8 trycnt = 100; 3572554c0a3aSHans de Goede 3573554c0a3aSHans de Goede /* pause tx */ 3574554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, 0xff); 3575554c0a3aSHans de Goede 3576554c0a3aSHans de Goede /* keep sn */ 3577554c0a3aSHans de Goede padapter->xmitpriv.nqos_ssn = rtw_read16(padapter, REG_NQOS_SEQ); 3578554c0a3aSHans de Goede 35797036126aSHariprasad Kelam if (!pwrpriv->bkeepfwalive) { 3580554c0a3aSHans de Goede /* RX DMA stop */ 3581554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 3582554c0a3aSHans de Goede val32 |= RW_RELEASE_EN; 3583554c0a3aSHans de Goede rtw_write32(padapter, REG_RXPKT_NUM, val32); 3584554c0a3aSHans de Goede do { 3585554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 3586554c0a3aSHans de Goede val32 &= RXDMA_IDLE; 3587554c0a3aSHans de Goede if (val32) 3588554c0a3aSHans de Goede break; 3589554c0a3aSHans de Goede } while (--trycnt); 3590554c0a3aSHans de Goede 3591554c0a3aSHans de Goede /* RQPN Load 0 */ 3592554c0a3aSHans de Goede rtw_write16(padapter, REG_RQPN_NPQ, 0); 3593554c0a3aSHans de Goede rtw_write32(padapter, REG_RQPN, 0x80000000); 3594554c0a3aSHans de Goede mdelay(2); 3595554c0a3aSHans de Goede } 3596554c0a3aSHans de Goede } 3597554c0a3aSHans de Goede break; 3598554c0a3aSHans de Goede 3599554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 3600554c0a3aSHans de Goede pHalData->bMacPwrCtrlOn = *val; 3601554c0a3aSHans de Goede break; 3602554c0a3aSHans de Goede 3603554c0a3aSHans de Goede case HW_VAR_NAV_UPPER: 3604554c0a3aSHans de Goede { 3605554c0a3aSHans de Goede u32 usNavUpper = *((u32 *)val); 3606554c0a3aSHans de Goede 36070b0029edSFabio Aiuto if (usNavUpper > HAL_NAV_UPPER_UNIT_8723B * 0xFF) 3608554c0a3aSHans de Goede break; 3609554c0a3aSHans de Goede 361080741191SWambui Karuga usNavUpper = DIV_ROUND_UP(usNavUpper, 361180741191SWambui Karuga HAL_NAV_UPPER_UNIT_8723B); 3612554c0a3aSHans de Goede rtw_write8(padapter, REG_NAV_UPPER, (u8)usNavUpper); 3613554c0a3aSHans de Goede } 3614554c0a3aSHans de Goede break; 3615554c0a3aSHans de Goede 3616554c0a3aSHans de Goede case HW_VAR_H2C_MEDIA_STATUS_RPT: 3617554c0a3aSHans de Goede { 3618554c0a3aSHans de Goede u16 mstatus_rpt = (*(u16 *)val); 3619554c0a3aSHans de Goede u8 mstatus, macId; 3620554c0a3aSHans de Goede 3621554c0a3aSHans de Goede mstatus = (u8) (mstatus_rpt & 0xFF); 3622554c0a3aSHans de Goede macId = (u8)(mstatus_rpt >> 8); 3623554c0a3aSHans de Goede rtl8723b_set_FwMediaStatusRpt_cmd(padapter, mstatus, macId); 3624554c0a3aSHans de Goede } 3625554c0a3aSHans de Goede break; 3626554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 3627554c0a3aSHans de Goede { 3628554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2, write 1 to clear, Clear by sw */ 3629554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 3630554c0a3aSHans de Goede val8 |= BIT(0); 3631554c0a3aSHans de Goede rtw_write8(padapter, REG_TDECTRL+2, val8); 3632554c0a3aSHans de Goede } 3633554c0a3aSHans de Goede break; 3634554c0a3aSHans de Goede 3635554c0a3aSHans de Goede case HW_VAR_DL_BCN_SEL: 3636554c0a3aSHans de Goede { 3637554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 3638554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_DWBCN1_CTRL_8723B+2); 3639554c0a3aSHans de Goede val8 &= ~BIT(4); 3640554c0a3aSHans de Goede rtw_write8(padapter, REG_DWBCN1_CTRL_8723B+2, val8); 3641554c0a3aSHans de Goede } 3642554c0a3aSHans de Goede break; 3643554c0a3aSHans de Goede 3644554c0a3aSHans de Goede case HW_VAR_DO_IQK: 3645554c0a3aSHans de Goede pHalData->bNeedIQK = true; 3646554c0a3aSHans de Goede break; 3647554c0a3aSHans de Goede 3648554c0a3aSHans de Goede case HW_VAR_DL_RSVD_PAGE: 3649554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_AP_STATE) == true) 3650554c0a3aSHans de Goede rtl8723b_download_BTCoex_AP_mode_rsvd_page(padapter); 3651554c0a3aSHans de Goede else 3652554c0a3aSHans de Goede rtl8723b_download_rsvd_page(padapter, RT_MEDIA_CONNECT); 3653554c0a3aSHans de Goede break; 3654554c0a3aSHans de Goede 3655554c0a3aSHans de Goede case HW_VAR_MACID_SLEEP: 3656554c0a3aSHans de Goede /* Input is MACID */ 3657554c0a3aSHans de Goede val32 = *(u32 *)val; 3658d6b08255SFabio Aiuto if (val32 > 31) 3659554c0a3aSHans de Goede break; 3660d6b08255SFabio Aiuto 3661554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 3662554c0a3aSHans de Goede 3663554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 3664554c0a3aSHans de Goede if (val32 & BIT(val8)) 3665554c0a3aSHans de Goede break; 3666554c0a3aSHans de Goede val32 |= BIT(val8); 3667554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 3668554c0a3aSHans de Goede break; 3669554c0a3aSHans de Goede 3670554c0a3aSHans de Goede case HW_VAR_MACID_WAKEUP: 3671554c0a3aSHans de Goede /* Input is MACID */ 3672554c0a3aSHans de Goede val32 = *(u32 *)val; 367304c35396SFabio Aiuto if (val32 > 31) 3674554c0a3aSHans de Goede break; 367504c35396SFabio Aiuto 3676554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 3677554c0a3aSHans de Goede 3678554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 3679554c0a3aSHans de Goede if (!(val32 & BIT(val8))) 3680554c0a3aSHans de Goede break; 3681554c0a3aSHans de Goede val32 &= ~BIT(val8); 3682554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 3683554c0a3aSHans de Goede break; 3684554c0a3aSHans de Goede 3685554c0a3aSHans de Goede default: 3686554c0a3aSHans de Goede SetHwReg(padapter, variable, val); 3687554c0a3aSHans de Goede break; 3688554c0a3aSHans de Goede } 3689554c0a3aSHans de Goede } 3690554c0a3aSHans de Goede 3691554c0a3aSHans de Goede void GetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 3692554c0a3aSHans de Goede { 3693554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 3694554c0a3aSHans de Goede u8 val8; 3695554c0a3aSHans de Goede u16 val16; 3696554c0a3aSHans de Goede 3697554c0a3aSHans de Goede switch (variable) { 3698554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 3699554c0a3aSHans de Goede *val = rtw_read8(padapter, REG_TXPAUSE); 3700554c0a3aSHans de Goede break; 3701554c0a3aSHans de Goede 3702554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 3703554c0a3aSHans de Goede { 3704554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2 */ 3705554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 3706554c0a3aSHans de Goede *val = (BIT(0) & val8) ? true : false; 3707554c0a3aSHans de Goede } 3708554c0a3aSHans de Goede break; 3709554c0a3aSHans de Goede 3710554c0a3aSHans de Goede case HW_VAR_FWLPS_RF_ON: 3711554c0a3aSHans de Goede { 3712554c0a3aSHans de Goede /* When we halt NIC, we should check if FW LPS is leave. */ 3713554c0a3aSHans de Goede u32 valRCR; 3714554c0a3aSHans de Goede 3715554c0a3aSHans de Goede if ( 37167036126aSHariprasad Kelam padapter->bSurpriseRemoved || 3717554c0a3aSHans de Goede (adapter_to_pwrctl(padapter)->rf_pwrstate == rf_off) 3718554c0a3aSHans de Goede ) { 3719554c0a3aSHans de Goede /* If it is in HW/SW Radio OFF or IPS state, we do not check Fw LPS Leave, */ 3720554c0a3aSHans de Goede /* because Fw is unload. */ 3721554c0a3aSHans de Goede *val = true; 3722554c0a3aSHans de Goede } else { 3723554c0a3aSHans de Goede valRCR = rtw_read32(padapter, REG_RCR); 3724554c0a3aSHans de Goede valRCR &= 0x00070000; 3725554c0a3aSHans de Goede if (valRCR) 3726554c0a3aSHans de Goede *val = false; 3727554c0a3aSHans de Goede else 3728554c0a3aSHans de Goede *val = true; 3729554c0a3aSHans de Goede } 3730554c0a3aSHans de Goede } 3731554c0a3aSHans de Goede break; 3732554c0a3aSHans de Goede 3733554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 3734554c0a3aSHans de Goede *val = pHalData->EfuseUsedPercentage; 3735554c0a3aSHans de Goede break; 3736554c0a3aSHans de Goede 3737554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 3738554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseUsedBytes; 3739554c0a3aSHans de Goede break; 3740554c0a3aSHans de Goede 3741554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 3742554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3743554c0a3aSHans de Goede *val = pHalData->EfuseHal.BTEfuseUsedPercentage; 3744554c0a3aSHans de Goede #endif 3745554c0a3aSHans de Goede break; 3746554c0a3aSHans de Goede 3747554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 3748554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3749554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseHal.BTEfuseUsedBytes; 3750554c0a3aSHans de Goede #else 3751554c0a3aSHans de Goede *((u16 *)val) = BTEfuseUsedBytes; 3752554c0a3aSHans de Goede #endif 3753554c0a3aSHans de Goede break; 3754554c0a3aSHans de Goede 3755554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 3756554c0a3aSHans de Goede *val = pHalData->bMacPwrCtrlOn; 3757554c0a3aSHans de Goede break; 3758554c0a3aSHans de Goede case HW_VAR_CHK_HI_QUEUE_EMPTY: 3759554c0a3aSHans de Goede val16 = rtw_read16(padapter, REG_TXPKT_EMPTY); 3760554c0a3aSHans de Goede *val = (val16 & BIT(10)) ? true:false; 3761554c0a3aSHans de Goede break; 3762554c0a3aSHans de Goede default: 3763554c0a3aSHans de Goede GetHwReg(padapter, variable, val); 3764554c0a3aSHans de Goede break; 3765554c0a3aSHans de Goede } 3766554c0a3aSHans de Goede } 3767554c0a3aSHans de Goede 37684d17363dSAndreas Hellmich /* Description: 3769554c0a3aSHans de Goede * Change default setting of specified variable. 3770554c0a3aSHans de Goede */ 37710ba38840SMarco Cesati u8 SetHalDefVar8723B(struct adapter *padapter, enum hal_def_variable variable, void *pval) 3772554c0a3aSHans de Goede { 3773554c0a3aSHans de Goede u8 bResult; 3774554c0a3aSHans de Goede 3775554c0a3aSHans de Goede bResult = _SUCCESS; 3776554c0a3aSHans de Goede 3777554c0a3aSHans de Goede switch (variable) { 3778554c0a3aSHans de Goede default: 3779554c0a3aSHans de Goede bResult = SetHalDefVar(padapter, variable, pval); 3780554c0a3aSHans de Goede break; 3781554c0a3aSHans de Goede } 3782554c0a3aSHans de Goede 3783554c0a3aSHans de Goede return bResult; 3784554c0a3aSHans de Goede } 3785554c0a3aSHans de Goede 37864d17363dSAndreas Hellmich /* Description: 3787554c0a3aSHans de Goede * Query setting of specified variable. 3788554c0a3aSHans de Goede */ 37890ba38840SMarco Cesati u8 GetHalDefVar8723B(struct adapter *padapter, enum hal_def_variable variable, void *pval) 3790554c0a3aSHans de Goede { 3791554c0a3aSHans de Goede u8 bResult; 3792554c0a3aSHans de Goede 3793554c0a3aSHans de Goede bResult = _SUCCESS; 3794554c0a3aSHans de Goede 3795554c0a3aSHans de Goede switch (variable) { 3796554c0a3aSHans de Goede case HAL_DEF_MAX_RECVBUF_SZ: 3797554c0a3aSHans de Goede *((u32 *)pval) = MAX_RECVBUF_SZ; 3798554c0a3aSHans de Goede break; 3799554c0a3aSHans de Goede 3800554c0a3aSHans de Goede case HAL_DEF_RX_PACKET_OFFSET: 3801554c0a3aSHans de Goede *((u32 *)pval) = RXDESC_SIZE + DRVINFO_SZ*8; 3802554c0a3aSHans de Goede break; 3803554c0a3aSHans de Goede 3804554c0a3aSHans de Goede case HW_VAR_MAX_RX_AMPDU_FACTOR: 3805554c0a3aSHans de Goede /* Stanley@BB.SD3 suggests 16K can get stable performance */ 3806554c0a3aSHans de Goede /* The experiment was done on SDIO interface */ 3807554c0a3aSHans de Goede /* coding by Lucas@20130730 */ 380898b32c71SRoss Schmidt *(u32 *)pval = IEEE80211_HT_MAX_AMPDU_16K; 3809554c0a3aSHans de Goede break; 3810554c0a3aSHans de Goede case HAL_DEF_TX_LDPC: 3811554c0a3aSHans de Goede case HAL_DEF_RX_LDPC: 3812554c0a3aSHans de Goede *((u8 *)pval) = false; 3813554c0a3aSHans de Goede break; 3814554c0a3aSHans de Goede case HAL_DEF_TX_STBC: 3815554c0a3aSHans de Goede *((u8 *)pval) = 0; 3816554c0a3aSHans de Goede break; 3817554c0a3aSHans de Goede case HAL_DEF_RX_STBC: 3818554c0a3aSHans de Goede *((u8 *)pval) = 1; 3819554c0a3aSHans de Goede break; 3820554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMER: 3821554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMEE: 3822554c0a3aSHans de Goede *((u8 *)pval) = false; 3823554c0a3aSHans de Goede break; 3824554c0a3aSHans de Goede 3825554c0a3aSHans de Goede case HW_DEF_RA_INFO_DUMP: 3826554c0a3aSHans de Goede { 3827554c0a3aSHans de Goede u8 mac_id = *(u8 *)pval; 3828554c0a3aSHans de Goede u32 cmd; 3829554c0a3aSHans de Goede 3830554c0a3aSHans de Goede cmd = 0x40000100 | mac_id; 3831554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 3832554c0a3aSHans de Goede msleep(10); 38337ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F0); // info 1 3834554c0a3aSHans de Goede 3835554c0a3aSHans de Goede cmd = 0x40000400 | mac_id; 3836554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 3837554c0a3aSHans de Goede msleep(10); 38387ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F0); // info 1 38397ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F4); // info 2 38407ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F8); // rate mask 1 38417ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2FC); // rate mask 2 3842554c0a3aSHans de Goede } 3843554c0a3aSHans de Goede break; 3844554c0a3aSHans de Goede 3845554c0a3aSHans de Goede case HAL_DEF_TX_PAGE_BOUNDARY: 3846554c0a3aSHans de Goede if (!padapter->registrypriv.wifi_spec) { 3847554c0a3aSHans de Goede *(u8 *)pval = TX_PAGE_BOUNDARY_8723B; 3848554c0a3aSHans de Goede } else { 3849554c0a3aSHans de Goede *(u8 *)pval = WMM_NORMAL_TX_PAGE_BOUNDARY_8723B; 3850554c0a3aSHans de Goede } 3851554c0a3aSHans de Goede break; 3852554c0a3aSHans de Goede 3853554c0a3aSHans de Goede case HAL_DEF_MACID_SLEEP: 3854554c0a3aSHans de Goede *(u8 *)pval = true; /* support macid sleep */ 3855554c0a3aSHans de Goede break; 3856554c0a3aSHans de Goede 3857554c0a3aSHans de Goede default: 3858554c0a3aSHans de Goede bResult = GetHalDefVar(padapter, variable, pval); 3859554c0a3aSHans de Goede break; 3860554c0a3aSHans de Goede } 3861554c0a3aSHans de Goede 3862554c0a3aSHans de Goede return bResult; 3863554c0a3aSHans de Goede } 3864554c0a3aSHans de Goede 3865554c0a3aSHans de Goede void rtl8723b_start_thread(struct adapter *padapter) 3866554c0a3aSHans de Goede { 3867554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 3868554c0a3aSHans de Goede 3869554c0a3aSHans de Goede xmitpriv->SdioXmitThread = kthread_run(rtl8723bs_xmit_thread, padapter, "RTWHALXT"); 3870554c0a3aSHans de Goede } 3871554c0a3aSHans de Goede 3872554c0a3aSHans de Goede void rtl8723b_stop_thread(struct adapter *padapter) 3873554c0a3aSHans de Goede { 3874554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 3875554c0a3aSHans de Goede 3876554c0a3aSHans de Goede /* stop xmit_buf_thread */ 3877554c0a3aSHans de Goede if (xmitpriv->SdioXmitThread) { 387809a8ea34SArnd Bergmann complete(&xmitpriv->SdioXmitStart); 387909a8ea34SArnd Bergmann wait_for_completion(&xmitpriv->SdioXmitTerminate); 3880554c0a3aSHans de Goede xmitpriv->SdioXmitThread = NULL; 3881554c0a3aSHans de Goede } 3882554c0a3aSHans de Goede } 3883