158391efdSNathan Chancellor // SPDX-License-Identifier: GPL-2.0 2554c0a3aSHans de Goede /****************************************************************************** 3554c0a3aSHans de Goede * 4554c0a3aSHans de Goede * Copyright(c) 2007 - 2013 Realtek Corporation. All rights reserved. 5554c0a3aSHans de Goede * 6554c0a3aSHans de Goede ******************************************************************************/ 7554c0a3aSHans de Goede #define _HAL_INIT_C_ 8554c0a3aSHans de Goede 9554c0a3aSHans de Goede #include <linux/firmware.h> 10554c0a3aSHans de Goede #include <linux/slab.h> 11554c0a3aSHans de Goede #include <drv_types.h> 12554c0a3aSHans de Goede #include <rtw_debug.h> 13554c0a3aSHans de Goede #include <rtl8723b_hal.h> 14554c0a3aSHans de Goede #include "hal_com_h2c.h" 15554c0a3aSHans de Goede 16554c0a3aSHans de Goede static void _FWDownloadEnable(struct adapter *padapter, bool enable) 17554c0a3aSHans de Goede { 18554c0a3aSHans de Goede u8 tmp, count = 0; 19554c0a3aSHans de Goede 20554c0a3aSHans de Goede if (enable) { 21554c0a3aSHans de Goede /* 8051 enable */ 22554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 23554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, tmp|0x04); 24554c0a3aSHans de Goede 25554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 26554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 27554c0a3aSHans de Goede 28554c0a3aSHans de Goede do { 29554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 30554c0a3aSHans de Goede if (tmp & 0x01) 31554c0a3aSHans de Goede break; 32554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 33554c0a3aSHans de Goede msleep(1); 34554c0a3aSHans de Goede } while (count++ < 100); 35554c0a3aSHans de Goede 36554c0a3aSHans de Goede if (count > 0) 37554c0a3aSHans de Goede DBG_871X("%s: !!!!!!!!Write 0x80 Fail!: count = %d\n", __func__, count); 38554c0a3aSHans de Goede 39554c0a3aSHans de Goede /* 8051 reset */ 40554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL+2); 41554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, tmp&0xf7); 42554c0a3aSHans de Goede } else { 43554c0a3aSHans de Goede /* MCU firmware download disable. */ 44554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 45554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp&0xfe); 46554c0a3aSHans de Goede } 47554c0a3aSHans de Goede } 48554c0a3aSHans de Goede 49554c0a3aSHans de Goede static int _BlockWrite(struct adapter *padapter, void *buffer, u32 buffSize) 50554c0a3aSHans de Goede { 51554c0a3aSHans de Goede int ret = _SUCCESS; 52554c0a3aSHans de Goede 53554c0a3aSHans de Goede u32 blockSize_p1 = 4; /* (Default) Phase #1 : PCI muse use 4-byte write to download FW */ 54554c0a3aSHans de Goede u32 blockSize_p2 = 8; /* Phase #2 : Use 8-byte, if Phase#1 use big size to write FW. */ 55554c0a3aSHans de Goede u32 blockSize_p3 = 1; /* Phase #3 : Use 1-byte, the remnant of FW image. */ 56554c0a3aSHans de Goede u32 blockCount_p1 = 0, blockCount_p2 = 0, blockCount_p3 = 0; 57554c0a3aSHans de Goede u32 remainSize_p1 = 0, remainSize_p2 = 0; 581b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 59554c0a3aSHans de Goede u32 i = 0, offset = 0; 60554c0a3aSHans de Goede 61554c0a3aSHans de Goede /* printk("====>%s %d\n", __func__, __LINE__); */ 62554c0a3aSHans de Goede 63554c0a3aSHans de Goede /* 3 Phase #1 */ 64554c0a3aSHans de Goede blockCount_p1 = buffSize / blockSize_p1; 65554c0a3aSHans de Goede remainSize_p1 = buffSize % blockSize_p1; 66554c0a3aSHans de Goede 67554c0a3aSHans de Goede if (blockCount_p1) { 68554c0a3aSHans de Goede RT_TRACE( 69554c0a3aSHans de Goede _module_hal_init_c_, 70554c0a3aSHans de Goede _drv_notice_, 71554c0a3aSHans de Goede ( 72554c0a3aSHans de Goede "_BlockWrite: [P1] buffSize(%d) blockSize_p1(%d) blockCount_p1(%d) remainSize_p1(%d)\n", 73554c0a3aSHans de Goede buffSize, 74554c0a3aSHans de Goede blockSize_p1, 75554c0a3aSHans de Goede blockCount_p1, 76554c0a3aSHans de Goede remainSize_p1 77554c0a3aSHans de Goede ) 78554c0a3aSHans de Goede ); 79554c0a3aSHans de Goede } 80554c0a3aSHans de Goede 81554c0a3aSHans de Goede for (i = 0; i < blockCount_p1; i++) { 82554c0a3aSHans de Goede ret = rtw_write32(padapter, (FW_8723B_START_ADDRESS + i * blockSize_p1), *((u32 *)(bufferPtr + i * blockSize_p1))); 83554c0a3aSHans de Goede if (ret == _FAIL) { 84554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 85554c0a3aSHans de Goede goto exit; 86554c0a3aSHans de Goede } 87554c0a3aSHans de Goede } 88554c0a3aSHans de Goede 89554c0a3aSHans de Goede /* 3 Phase #2 */ 90554c0a3aSHans de Goede if (remainSize_p1) { 91554c0a3aSHans de Goede offset = blockCount_p1 * blockSize_p1; 92554c0a3aSHans de Goede 93554c0a3aSHans de Goede blockCount_p2 = remainSize_p1/blockSize_p2; 94554c0a3aSHans de Goede remainSize_p2 = remainSize_p1%blockSize_p2; 95554c0a3aSHans de Goede 96554c0a3aSHans de Goede if (blockCount_p2) { 97554c0a3aSHans de Goede RT_TRACE( 98554c0a3aSHans de Goede _module_hal_init_c_, 99554c0a3aSHans de Goede _drv_notice_, 100554c0a3aSHans de Goede ( 101554c0a3aSHans de Goede "_BlockWrite: [P2] buffSize_p2(%d) blockSize_p2(%d) blockCount_p2(%d) remainSize_p2(%d)\n", 102554c0a3aSHans de Goede (buffSize-offset), 103554c0a3aSHans de Goede blockSize_p2, 104554c0a3aSHans de Goede blockCount_p2, 105554c0a3aSHans de Goede remainSize_p2 106554c0a3aSHans de Goede ) 107554c0a3aSHans de Goede ); 108554c0a3aSHans de Goede } 109554c0a3aSHans de Goede 110554c0a3aSHans de Goede } 111554c0a3aSHans de Goede 112554c0a3aSHans de Goede /* 3 Phase #3 */ 113554c0a3aSHans de Goede if (remainSize_p2) { 114554c0a3aSHans de Goede offset = (blockCount_p1 * blockSize_p1) + (blockCount_p2 * blockSize_p2); 115554c0a3aSHans de Goede 116554c0a3aSHans de Goede blockCount_p3 = remainSize_p2 / blockSize_p3; 117554c0a3aSHans de Goede 118554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, 119554c0a3aSHans de Goede ("_BlockWrite: [P3] buffSize_p3(%d) blockSize_p3(%d) blockCount_p3(%d)\n", 120554c0a3aSHans de Goede (buffSize-offset), blockSize_p3, blockCount_p3)); 121554c0a3aSHans de Goede 122554c0a3aSHans de Goede for (i = 0; i < blockCount_p3; i++) { 123554c0a3aSHans de Goede ret = rtw_write8(padapter, (FW_8723B_START_ADDRESS + offset + i), *(bufferPtr + offset + i)); 124554c0a3aSHans de Goede 125554c0a3aSHans de Goede if (ret == _FAIL) { 126554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 127554c0a3aSHans de Goede goto exit; 128554c0a3aSHans de Goede } 129554c0a3aSHans de Goede } 130554c0a3aSHans de Goede } 131554c0a3aSHans de Goede exit: 132554c0a3aSHans de Goede return ret; 133554c0a3aSHans de Goede } 134554c0a3aSHans de Goede 135554c0a3aSHans de Goede static int _PageWrite( 136554c0a3aSHans de Goede struct adapter *padapter, 137554c0a3aSHans de Goede u32 page, 138554c0a3aSHans de Goede void *buffer, 139554c0a3aSHans de Goede u32 size 140554c0a3aSHans de Goede ) 141554c0a3aSHans de Goede { 142554c0a3aSHans de Goede u8 value8; 143554c0a3aSHans de Goede u8 u8Page = (u8) (page & 0x07); 144554c0a3aSHans de Goede 145554c0a3aSHans de Goede value8 = (rtw_read8(padapter, REG_MCUFWDL+2) & 0xF8) | u8Page; 146554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, value8); 147554c0a3aSHans de Goede 148554c0a3aSHans de Goede return _BlockWrite(padapter, buffer, size); 149554c0a3aSHans de Goede } 150554c0a3aSHans de Goede 151554c0a3aSHans de Goede static int _WriteFW(struct adapter *padapter, void *buffer, u32 size) 152554c0a3aSHans de Goede { 153554c0a3aSHans de Goede /* Since we need dynamic decide method of dwonload fw, so we call this function to get chip version. */ 154554c0a3aSHans de Goede /* We can remove _ReadChipVersion from ReadpadapterInfo8192C later. */ 155554c0a3aSHans de Goede int ret = _SUCCESS; 156554c0a3aSHans de Goede u32 pageNums, remainSize; 157554c0a3aSHans de Goede u32 page, offset; 1581b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 159554c0a3aSHans de Goede 160554c0a3aSHans de Goede pageNums = size / MAX_DLFW_PAGE_SIZE; 161554c0a3aSHans de Goede /* RT_ASSERT((pageNums <= 4), ("Page numbers should not greater then 4\n")); */ 162554c0a3aSHans de Goede remainSize = size % MAX_DLFW_PAGE_SIZE; 163554c0a3aSHans de Goede 164554c0a3aSHans de Goede for (page = 0; page < pageNums; page++) { 165554c0a3aSHans de Goede offset = page * MAX_DLFW_PAGE_SIZE; 166554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, MAX_DLFW_PAGE_SIZE); 167554c0a3aSHans de Goede 168554c0a3aSHans de Goede if (ret == _FAIL) { 169554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 170554c0a3aSHans de Goede goto exit; 171554c0a3aSHans de Goede } 172554c0a3aSHans de Goede } 173554c0a3aSHans de Goede 174554c0a3aSHans de Goede if (remainSize) { 175554c0a3aSHans de Goede offset = pageNums * MAX_DLFW_PAGE_SIZE; 176554c0a3aSHans de Goede page = pageNums; 177554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, remainSize); 178554c0a3aSHans de Goede 179554c0a3aSHans de Goede if (ret == _FAIL) { 180554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 181554c0a3aSHans de Goede goto exit; 182554c0a3aSHans de Goede } 183554c0a3aSHans de Goede } 184554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("_WriteFW Done- for Normal chip.\n")); 185554c0a3aSHans de Goede 186554c0a3aSHans de Goede exit: 187554c0a3aSHans de Goede return ret; 188554c0a3aSHans de Goede } 189554c0a3aSHans de Goede 190554c0a3aSHans de Goede void _8051Reset8723(struct adapter *padapter) 191554c0a3aSHans de Goede { 192554c0a3aSHans de Goede u8 cpu_rst; 193554c0a3aSHans de Goede u8 io_rst; 194554c0a3aSHans de Goede 195554c0a3aSHans de Goede 196554c0a3aSHans de Goede /* Reset 8051(WLMCU) IO wrapper */ 197554c0a3aSHans de Goede /* 0x1c[8] = 0 */ 198554c0a3aSHans de Goede /* Suggested by Isaac@SD1 and Gimmy@SD1, coding by Lucas@20130624 */ 199554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 200554c0a3aSHans de Goede io_rst &= ~BIT(0); 201554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 202554c0a3aSHans de Goede 203554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 204554c0a3aSHans de Goede cpu_rst &= ~BIT(2); 205554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 206554c0a3aSHans de Goede 207554c0a3aSHans de Goede /* Enable 8051 IO wrapper */ 208554c0a3aSHans de Goede /* 0x1c[8] = 1 */ 209554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 210554c0a3aSHans de Goede io_rst |= BIT(0); 211554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 212554c0a3aSHans de Goede 213554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 214554c0a3aSHans de Goede cpu_rst |= BIT(2); 215554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 216554c0a3aSHans de Goede 217554c0a3aSHans de Goede DBG_8192C("%s: Finish\n", __func__); 218554c0a3aSHans de Goede } 219554c0a3aSHans de Goede 220f55a6d45SArnd Bergmann u8 g_fwdl_chksum_fail = 0; 221f55a6d45SArnd Bergmann 222554c0a3aSHans de Goede static s32 polling_fwdl_chksum( 223554c0a3aSHans de Goede struct adapter *adapter, u32 min_cnt, u32 timeout_ms 224554c0a3aSHans de Goede ) 225554c0a3aSHans de Goede { 226554c0a3aSHans de Goede s32 ret = _FAIL; 227554c0a3aSHans de Goede u32 value32; 228554c0a3aSHans de Goede unsigned long start = jiffies; 229554c0a3aSHans de Goede u32 cnt = 0; 230554c0a3aSHans de Goede 231554c0a3aSHans de Goede /* polling CheckSum report */ 232554c0a3aSHans de Goede do { 233554c0a3aSHans de Goede cnt++; 234554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 235554c0a3aSHans de Goede if (value32 & FWDL_ChkSum_rpt || adapter->bSurpriseRemoved || adapter->bDriverStopped) 236554c0a3aSHans de Goede break; 237554c0a3aSHans de Goede yield(); 238554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies-start) < timeout_ms || cnt < min_cnt); 239554c0a3aSHans de Goede 240554c0a3aSHans de Goede if (!(value32 & FWDL_ChkSum_rpt)) { 241554c0a3aSHans de Goede goto exit; 242554c0a3aSHans de Goede } 243554c0a3aSHans de Goede 244554c0a3aSHans de Goede if (g_fwdl_chksum_fail) { 245554c0a3aSHans de Goede DBG_871X("%s: fwdl test case: fwdl_chksum_fail\n", __func__); 246554c0a3aSHans de Goede g_fwdl_chksum_fail--; 247554c0a3aSHans de Goede goto exit; 248554c0a3aSHans de Goede } 249554c0a3aSHans de Goede 250554c0a3aSHans de Goede ret = _SUCCESS; 251554c0a3aSHans de Goede 252554c0a3aSHans de Goede exit: 253554c0a3aSHans de Goede DBG_871X( 254554c0a3aSHans de Goede "%s: Checksum report %s! (%u, %dms), REG_MCUFWDL:0x%08x\n", 255554c0a3aSHans de Goede __func__, 256554c0a3aSHans de Goede (ret == _SUCCESS) ? "OK" : "Fail", 257554c0a3aSHans de Goede cnt, 258554c0a3aSHans de Goede jiffies_to_msecs(jiffies-start), 259554c0a3aSHans de Goede value32 260554c0a3aSHans de Goede ); 261554c0a3aSHans de Goede 262554c0a3aSHans de Goede return ret; 263554c0a3aSHans de Goede } 264554c0a3aSHans de Goede 265f55a6d45SArnd Bergmann u8 g_fwdl_wintint_rdy_fail = 0; 266f55a6d45SArnd Bergmann 267554c0a3aSHans de Goede static s32 _FWFreeToGo(struct adapter *adapter, u32 min_cnt, u32 timeout_ms) 268554c0a3aSHans de Goede { 269554c0a3aSHans de Goede s32 ret = _FAIL; 270554c0a3aSHans de Goede u32 value32; 271554c0a3aSHans de Goede unsigned long start = jiffies; 272554c0a3aSHans de Goede u32 cnt = 0; 273554c0a3aSHans de Goede 274554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 275554c0a3aSHans de Goede value32 |= MCUFWDL_RDY; 276554c0a3aSHans de Goede value32 &= ~WINTINI_RDY; 277554c0a3aSHans de Goede rtw_write32(adapter, REG_MCUFWDL, value32); 278554c0a3aSHans de Goede 279554c0a3aSHans de Goede _8051Reset8723(adapter); 280554c0a3aSHans de Goede 281554c0a3aSHans de Goede /* polling for FW ready */ 282554c0a3aSHans de Goede do { 283554c0a3aSHans de Goede cnt++; 284554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 285554c0a3aSHans de Goede if (value32 & WINTINI_RDY || adapter->bSurpriseRemoved || adapter->bDriverStopped) 286554c0a3aSHans de Goede break; 287554c0a3aSHans de Goede yield(); 288554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies - start) < timeout_ms || cnt < min_cnt); 289554c0a3aSHans de Goede 290554c0a3aSHans de Goede if (!(value32 & WINTINI_RDY)) { 291554c0a3aSHans de Goede goto exit; 292554c0a3aSHans de Goede } 293554c0a3aSHans de Goede 294554c0a3aSHans de Goede if (g_fwdl_wintint_rdy_fail) { 295554c0a3aSHans de Goede DBG_871X("%s: fwdl test case: wintint_rdy_fail\n", __func__); 296554c0a3aSHans de Goede g_fwdl_wintint_rdy_fail--; 297554c0a3aSHans de Goede goto exit; 298554c0a3aSHans de Goede } 299554c0a3aSHans de Goede 300554c0a3aSHans de Goede ret = _SUCCESS; 301554c0a3aSHans de Goede 302554c0a3aSHans de Goede exit: 303554c0a3aSHans de Goede DBG_871X( 304554c0a3aSHans de Goede "%s: Polling FW ready %s! (%u, %dms), REG_MCUFWDL:0x%08x\n", 305554c0a3aSHans de Goede __func__, 306554c0a3aSHans de Goede (ret == _SUCCESS) ? "OK" : "Fail", 307554c0a3aSHans de Goede cnt, 308554c0a3aSHans de Goede jiffies_to_msecs(jiffies-start), 309554c0a3aSHans de Goede value32 310554c0a3aSHans de Goede ); 311554c0a3aSHans de Goede 312554c0a3aSHans de Goede return ret; 313554c0a3aSHans de Goede } 314554c0a3aSHans de Goede 315554c0a3aSHans de Goede #define IS_FW_81xxC(padapter) (((GET_HAL_DATA(padapter))->FirmwareSignature & 0xFFF0) == 0x88C0) 316554c0a3aSHans de Goede 317554c0a3aSHans de Goede void rtl8723b_FirmwareSelfReset(struct adapter *padapter) 318554c0a3aSHans de Goede { 319554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 320554c0a3aSHans de Goede u8 u1bTmp; 321554c0a3aSHans de Goede u8 Delay = 100; 322554c0a3aSHans de Goede 323554c0a3aSHans de Goede if ( 324554c0a3aSHans de Goede !(IS_FW_81xxC(padapter) && ((pHalData->FirmwareVersion < 0x21) || (pHalData->FirmwareVersion == 0x21 && pHalData->FirmwareSubVersion < 0x01))) 325554c0a3aSHans de Goede ) { /* after 88C Fw v33.1 */ 326554c0a3aSHans de Goede /* 0x1cf = 0x20. Inform 8051 to reset. 2009.12.25. tynli_test */ 327554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR+3, 0x20); 328554c0a3aSHans de Goede 329554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 330554c0a3aSHans de Goede while (u1bTmp & BIT2) { 331554c0a3aSHans de Goede Delay--; 332554c0a3aSHans de Goede if (Delay == 0) 333554c0a3aSHans de Goede break; 334554c0a3aSHans de Goede udelay(50); 335554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 336554c0a3aSHans de Goede } 337554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, ("-%s: 8051 reset success (%d)\n", __func__, Delay)); 338554c0a3aSHans de Goede 339554c0a3aSHans de Goede if (Delay == 0) { 340554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, ("%s: Force 8051 reset!!!\n", __func__)); 341554c0a3aSHans de Goede /* force firmware reset */ 342554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 343554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, u1bTmp&(~BIT2)); 344554c0a3aSHans de Goede } 345554c0a3aSHans de Goede } 346554c0a3aSHans de Goede } 347554c0a3aSHans de Goede 348554c0a3aSHans de Goede /* */ 349554c0a3aSHans de Goede /* Description: */ 350554c0a3aSHans de Goede /* Download 8192C firmware code. */ 351554c0a3aSHans de Goede /* */ 352554c0a3aSHans de Goede /* */ 353554c0a3aSHans de Goede s32 rtl8723b_FirmwareDownload(struct adapter *padapter, bool bUsedWoWLANFw) 354554c0a3aSHans de Goede { 355554c0a3aSHans de Goede s32 rtStatus = _SUCCESS; 356554c0a3aSHans de Goede u8 write_fw = 0; 357554c0a3aSHans de Goede unsigned long fwdl_start_time; 358554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 359554c0a3aSHans de Goede struct rt_firmware *pFirmware; 360554c0a3aSHans de Goede struct rt_firmware *pBTFirmware; 361554c0a3aSHans de Goede struct rt_firmware_hdr *pFwHdr = NULL; 362554c0a3aSHans de Goede u8 *pFirmwareBuf; 363554c0a3aSHans de Goede u32 FirmwareLen; 364554c0a3aSHans de Goede const struct firmware *fw; 365554c0a3aSHans de Goede struct device *device = dvobj_to_dev(padapter->dvobj); 366554c0a3aSHans de Goede u8 *fwfilepath; 367554c0a3aSHans de Goede struct dvobj_priv *psdpriv = padapter->dvobj; 368554c0a3aSHans de Goede struct debug_priv *pdbgpriv = &psdpriv->drv_dbg; 369554c0a3aSHans de Goede u8 tmp_ps; 370554c0a3aSHans de Goede 371554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("+%s\n", __func__)); 372554c0a3aSHans de Goede #ifdef CONFIG_WOWLAN 373554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, ("+%s, bUsedWoWLANFw:%d\n", __func__, bUsedWoWLANFw)); 374554c0a3aSHans de Goede #endif 375554c0a3aSHans de Goede pFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3767e2b0aaeSLarry Finger if (!pFirmware) 3777e2b0aaeSLarry Finger return _FAIL; 378554c0a3aSHans de Goede pBTFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3797e2b0aaeSLarry Finger if (!pBTFirmware) { 3807e2b0aaeSLarry Finger kfree(pFirmware); 3817e2b0aaeSLarry Finger return _FAIL; 382554c0a3aSHans de Goede } 383554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa3); 384554c0a3aSHans de Goede tmp_ps &= 0xf8; 385554c0a3aSHans de Goede tmp_ps |= 0x02; 386554c0a3aSHans de Goede /* 1. write 0xA3[:2:0] = 3b'010 */ 387554c0a3aSHans de Goede rtw_write8(padapter, 0xa3, tmp_ps); 388554c0a3aSHans de Goede /* 2. read power_state = 0xA0[1:0] */ 389554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa0); 390554c0a3aSHans de Goede tmp_ps &= 0x03; 391554c0a3aSHans de Goede if (tmp_ps != 0x01) { 392554c0a3aSHans de Goede DBG_871X(FUNC_ADPT_FMT" tmp_ps =%x\n", FUNC_ADPT_ARG(padapter), tmp_ps); 393554c0a3aSHans de Goede pdbgpriv->dbg_downloadfw_pwr_state_cnt++; 394554c0a3aSHans de Goede } 395554c0a3aSHans de Goede 396554c0a3aSHans de Goede #ifdef CONFIG_WOWLAN 397554c0a3aSHans de Goede if (bUsedWoWLANFw) 398554c0a3aSHans de Goede fwfilepath = "rtlwifi/rtl8723bs_wowlan.bin"; 399554c0a3aSHans de Goede else 400554c0a3aSHans de Goede #endif /* CONFIG_WOWLAN */ 401554c0a3aSHans de Goede fwfilepath = "rtlwifi/rtl8723bs_nic.bin"; 402554c0a3aSHans de Goede 403b3882852SColin Ian King pr_info("rtl8723bs: acquire FW from file:%s\n", fwfilepath); 404554c0a3aSHans de Goede 405554c0a3aSHans de Goede rtStatus = request_firmware(&fw, fwfilepath, device); 406554c0a3aSHans de Goede if (rtStatus) { 407554c0a3aSHans de Goede pr_err("Request firmware failed with error 0x%x\n", rtStatus); 408554c0a3aSHans de Goede rtStatus = _FAIL; 409554c0a3aSHans de Goede goto exit; 410554c0a3aSHans de Goede } 411554c0a3aSHans de Goede 412554c0a3aSHans de Goede if (!fw) { 413554c0a3aSHans de Goede pr_err("Firmware %s not available\n", fwfilepath); 414554c0a3aSHans de Goede rtStatus = _FAIL; 415554c0a3aSHans de Goede goto exit; 416554c0a3aSHans de Goede } 417554c0a3aSHans de Goede 418554c0a3aSHans de Goede if (fw->size > FW_8723B_SIZE) { 419554c0a3aSHans de Goede rtStatus = _FAIL; 420554c0a3aSHans de Goede RT_TRACE( 421554c0a3aSHans de Goede _module_hal_init_c_, 422554c0a3aSHans de Goede _drv_err_, 423554c0a3aSHans de Goede ("Firmware size exceed 0x%X. Check it.\n", FW_8188E_SIZE) 424554c0a3aSHans de Goede ); 425554c0a3aSHans de Goede goto exit; 426554c0a3aSHans de Goede } 427554c0a3aSHans de Goede 4282d42ac21SDafna Hirschfeld pFirmware->szFwBuffer = kmemdup(fw->data, fw->size, GFP_KERNEL); 429554c0a3aSHans de Goede if (!pFirmware->szFwBuffer) { 430554c0a3aSHans de Goede rtStatus = _FAIL; 431554c0a3aSHans de Goede goto exit; 432554c0a3aSHans de Goede } 433554c0a3aSHans de Goede 434554c0a3aSHans de Goede pFirmware->ulFwLength = fw->size; 435554c0a3aSHans de Goede release_firmware(fw); 436554c0a3aSHans de Goede if (pFirmware->ulFwLength > FW_8723B_SIZE) { 437554c0a3aSHans de Goede rtStatus = _FAIL; 438554c0a3aSHans de Goede DBG_871X_LEVEL(_drv_emerg_, "Firmware size:%u exceed %u\n", pFirmware->ulFwLength, FW_8723B_SIZE); 4397e2b0aaeSLarry Finger goto release_fw1; 440554c0a3aSHans de Goede } 441554c0a3aSHans de Goede 442554c0a3aSHans de Goede pFirmwareBuf = pFirmware->szFwBuffer; 443554c0a3aSHans de Goede FirmwareLen = pFirmware->ulFwLength; 444554c0a3aSHans de Goede 445554c0a3aSHans de Goede /* To Check Fw header. Added by tynli. 2009.12.04. */ 446554c0a3aSHans de Goede pFwHdr = (struct rt_firmware_hdr *)pFirmwareBuf; 447554c0a3aSHans de Goede 448554c0a3aSHans de Goede pHalData->FirmwareVersion = le16_to_cpu(pFwHdr->Version); 449554c0a3aSHans de Goede pHalData->FirmwareSubVersion = le16_to_cpu(pFwHdr->Subversion); 450554c0a3aSHans de Goede pHalData->FirmwareSignature = le16_to_cpu(pFwHdr->Signature); 451554c0a3aSHans de Goede 452554c0a3aSHans de Goede DBG_871X( 453554c0a3aSHans de Goede "%s: fw_ver =%x fw_subver =%04x sig = 0x%x, Month =%02x, Date =%02x, Hour =%02x, Minute =%02x\n", 454554c0a3aSHans de Goede __func__, 455554c0a3aSHans de Goede pHalData->FirmwareVersion, 456554c0a3aSHans de Goede pHalData->FirmwareSubVersion, 457554c0a3aSHans de Goede pHalData->FirmwareSignature, 458554c0a3aSHans de Goede pFwHdr->Month, 459554c0a3aSHans de Goede pFwHdr->Date, 460554c0a3aSHans de Goede pFwHdr->Hour, 461554c0a3aSHans de Goede pFwHdr->Minute 462554c0a3aSHans de Goede ); 463554c0a3aSHans de Goede 464554c0a3aSHans de Goede if (IS_FW_HEADER_EXIST_8723B(pFwHdr)) { 465554c0a3aSHans de Goede DBG_871X("%s(): Shift for fw header!\n", __func__); 466554c0a3aSHans de Goede /* Shift 32 bytes for FW header */ 467554c0a3aSHans de Goede pFirmwareBuf = pFirmwareBuf + 32; 468554c0a3aSHans de Goede FirmwareLen = FirmwareLen - 32; 469554c0a3aSHans de Goede } 470554c0a3aSHans de Goede 471554c0a3aSHans de Goede /* Suggested by Filen. If 8051 is running in RAM code, driver should inform Fw to reset by itself, */ 472554c0a3aSHans de Goede /* or it will cause download Fw fail. 2010.02.01. by tynli. */ 473554c0a3aSHans de Goede if (rtw_read8(padapter, REG_MCUFWDL) & RAM_DL_SEL) { /* 8051 RAM code */ 474554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, 0x00); 475554c0a3aSHans de Goede rtl8723b_FirmwareSelfReset(padapter); 476554c0a3aSHans de Goede } 477554c0a3aSHans de Goede 478554c0a3aSHans de Goede _FWDownloadEnable(padapter, true); 479554c0a3aSHans de Goede fwdl_start_time = jiffies; 480554c0a3aSHans de Goede while ( 481554c0a3aSHans de Goede !padapter->bDriverStopped && 482554c0a3aSHans de Goede !padapter->bSurpriseRemoved && 483554c0a3aSHans de Goede (write_fw++ < 3 || jiffies_to_msecs(jiffies - fwdl_start_time) < 500) 484554c0a3aSHans de Goede ) { 485554c0a3aSHans de Goede /* reset FWDL chksum */ 486554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, rtw_read8(padapter, REG_MCUFWDL)|FWDL_ChkSum_rpt); 487554c0a3aSHans de Goede 488554c0a3aSHans de Goede rtStatus = _WriteFW(padapter, pFirmwareBuf, FirmwareLen); 489554c0a3aSHans de Goede if (rtStatus != _SUCCESS) 490554c0a3aSHans de Goede continue; 491554c0a3aSHans de Goede 492554c0a3aSHans de Goede rtStatus = polling_fwdl_chksum(padapter, 5, 50); 493554c0a3aSHans de Goede if (rtStatus == _SUCCESS) 494554c0a3aSHans de Goede break; 495554c0a3aSHans de Goede } 496554c0a3aSHans de Goede _FWDownloadEnable(padapter, false); 497554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 498554c0a3aSHans de Goede goto fwdl_stat; 499554c0a3aSHans de Goede 500554c0a3aSHans de Goede rtStatus = _FWFreeToGo(padapter, 10, 200); 501554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 502554c0a3aSHans de Goede goto fwdl_stat; 503554c0a3aSHans de Goede 504554c0a3aSHans de Goede fwdl_stat: 505554c0a3aSHans de Goede DBG_871X( 506554c0a3aSHans de Goede "FWDL %s. write_fw:%u, %dms\n", 507554c0a3aSHans de Goede (rtStatus == _SUCCESS)?"success":"fail", 508554c0a3aSHans de Goede write_fw, 509554c0a3aSHans de Goede jiffies_to_msecs(jiffies - fwdl_start_time) 510554c0a3aSHans de Goede ); 511554c0a3aSHans de Goede 512554c0a3aSHans de Goede exit: 513554c0a3aSHans de Goede kfree(pFirmware->szFwBuffer); 514554c0a3aSHans de Goede kfree(pFirmware); 5157e2b0aaeSLarry Finger release_fw1: 516554c0a3aSHans de Goede kfree(pBTFirmware); 517554c0a3aSHans de Goede DBG_871X(" <=== rtl8723b_FirmwareDownload()\n"); 518554c0a3aSHans de Goede return rtStatus; 519554c0a3aSHans de Goede } 520554c0a3aSHans de Goede 521554c0a3aSHans de Goede void rtl8723b_InitializeFirmwareVars(struct adapter *padapter) 522554c0a3aSHans de Goede { 523554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 524554c0a3aSHans de Goede 525554c0a3aSHans de Goede /* Init Fw LPS related. */ 526554c0a3aSHans de Goede adapter_to_pwrctl(padapter)->bFwCurrentInPSMode = false; 527554c0a3aSHans de Goede 528554c0a3aSHans de Goede /* Init H2C cmd. */ 529554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR, 0x0f); 530554c0a3aSHans de Goede 531554c0a3aSHans de Goede /* Init H2C counter. by tynli. 2009.12.09. */ 532554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 533554c0a3aSHans de Goede /* pHalData->H2CQueueHead = 0; */ 534554c0a3aSHans de Goede /* pHalData->H2CQueueTail = 0; */ 535554c0a3aSHans de Goede /* pHalData->H2CStopInsertQueue = false; */ 536554c0a3aSHans de Goede } 537554c0a3aSHans de Goede 538554c0a3aSHans de Goede #if defined(CONFIG_WOWLAN) || defined(CONFIG_AP_WOWLAN) 539554c0a3aSHans de Goede /* */ 540554c0a3aSHans de Goede 541554c0a3aSHans de Goede /* */ 542554c0a3aSHans de Goede /* Description: Prepare some information to Fw for WoWLAN. */ 543554c0a3aSHans de Goede /* (1) Download wowlan Fw. */ 544554c0a3aSHans de Goede /* (2) Download RSVD page packets. */ 545554c0a3aSHans de Goede /* (3) Enable AP offload if needed. */ 546554c0a3aSHans de Goede /* */ 547554c0a3aSHans de Goede /* 2011.04.12 by tynli. */ 548554c0a3aSHans de Goede /* */ 549554c0a3aSHans de Goede void SetFwRelatedForWoWLAN8723b( 550554c0a3aSHans de Goede struct adapter *padapter, u8 bHostIsGoingtoSleep 551554c0a3aSHans de Goede ) 552554c0a3aSHans de Goede { 553554c0a3aSHans de Goede int status = _FAIL; 554554c0a3aSHans de Goede /* */ 555554c0a3aSHans de Goede /* 1. Before WoWLAN we need to re-download WoWLAN Fw. */ 556554c0a3aSHans de Goede /* */ 557554c0a3aSHans de Goede status = rtl8723b_FirmwareDownload(padapter, bHostIsGoingtoSleep); 558554c0a3aSHans de Goede if (status != _SUCCESS) { 559554c0a3aSHans de Goede DBG_871X("SetFwRelatedForWoWLAN8723b(): Re-Download Firmware failed!!\n"); 560554c0a3aSHans de Goede return; 561554c0a3aSHans de Goede } else { 562554c0a3aSHans de Goede DBG_871X("SetFwRelatedForWoWLAN8723b(): Re-Download Firmware Success !!\n"); 563554c0a3aSHans de Goede } 564554c0a3aSHans de Goede /* */ 565554c0a3aSHans de Goede /* 2. Re-Init the variables about Fw related setting. */ 566554c0a3aSHans de Goede /* */ 567554c0a3aSHans de Goede rtl8723b_InitializeFirmwareVars(padapter); 568554c0a3aSHans de Goede } 569554c0a3aSHans de Goede #endif /* CONFIG_WOWLAN */ 570554c0a3aSHans de Goede 571554c0a3aSHans de Goede static void rtl8723b_free_hal_data(struct adapter *padapter) 572554c0a3aSHans de Goede { 573554c0a3aSHans de Goede } 574554c0a3aSHans de Goede 575554c0a3aSHans de Goede /* */ 576554c0a3aSHans de Goede /* Efuse related code */ 577554c0a3aSHans de Goede /* */ 578554c0a3aSHans de Goede static u8 hal_EfuseSwitchToBank( 579554c0a3aSHans de Goede struct adapter *padapter, u8 bank, bool bPseudoTest 580554c0a3aSHans de Goede ) 581554c0a3aSHans de Goede { 582554c0a3aSHans de Goede u8 bRet = false; 583554c0a3aSHans de Goede u32 value32 = 0; 584554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 585554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 586554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 587554c0a3aSHans de Goede #endif 588554c0a3aSHans de Goede 589554c0a3aSHans de Goede 590554c0a3aSHans de Goede DBG_8192C("%s: Efuse switch bank to %d\n", __func__, bank); 591554c0a3aSHans de Goede if (bPseudoTest) { 592554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 593554c0a3aSHans de Goede pEfuseHal->fakeEfuseBank = bank; 594554c0a3aSHans de Goede #else 595554c0a3aSHans de Goede fakeEfuseBank = bank; 596554c0a3aSHans de Goede #endif 597554c0a3aSHans de Goede bRet = true; 598554c0a3aSHans de Goede } else { 599554c0a3aSHans de Goede value32 = rtw_read32(padapter, EFUSE_TEST); 600554c0a3aSHans de Goede bRet = true; 601554c0a3aSHans de Goede switch (bank) { 602554c0a3aSHans de Goede case 0: 603554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 604554c0a3aSHans de Goede break; 605554c0a3aSHans de Goede case 1: 606554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_0); 607554c0a3aSHans de Goede break; 608554c0a3aSHans de Goede case 2: 609554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_1); 610554c0a3aSHans de Goede break; 611554c0a3aSHans de Goede case 3: 612554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_2); 613554c0a3aSHans de Goede break; 614554c0a3aSHans de Goede default: 615554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 616554c0a3aSHans de Goede bRet = false; 617554c0a3aSHans de Goede break; 618554c0a3aSHans de Goede } 619554c0a3aSHans de Goede rtw_write32(padapter, EFUSE_TEST, value32); 620554c0a3aSHans de Goede } 621554c0a3aSHans de Goede 622554c0a3aSHans de Goede return bRet; 623554c0a3aSHans de Goede } 624554c0a3aSHans de Goede 625554c0a3aSHans de Goede static void Hal_GetEfuseDefinition( 626554c0a3aSHans de Goede struct adapter *padapter, 627554c0a3aSHans de Goede u8 efuseType, 628554c0a3aSHans de Goede u8 type, 629554c0a3aSHans de Goede void *pOut, 630554c0a3aSHans de Goede bool bPseudoTest 631554c0a3aSHans de Goede ) 632554c0a3aSHans de Goede { 633554c0a3aSHans de Goede switch (type) { 634554c0a3aSHans de Goede case TYPE_EFUSE_MAX_SECTION: 635554c0a3aSHans de Goede { 636554c0a3aSHans de Goede u8 *pMax_section; 6371b98ee33SHimanshu Jha pMax_section = pOut; 638554c0a3aSHans de Goede 639554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 640554c0a3aSHans de Goede *pMax_section = EFUSE_MAX_SECTION_8723B; 641554c0a3aSHans de Goede else 642554c0a3aSHans de Goede *pMax_section = EFUSE_BT_MAX_SECTION; 643554c0a3aSHans de Goede } 644554c0a3aSHans de Goede break; 645554c0a3aSHans de Goede 646554c0a3aSHans de Goede case TYPE_EFUSE_REAL_CONTENT_LEN: 647554c0a3aSHans de Goede { 648554c0a3aSHans de Goede u16 *pu2Tmp; 6491b98ee33SHimanshu Jha pu2Tmp = pOut; 650554c0a3aSHans de Goede 651554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 652554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 653554c0a3aSHans de Goede else 654554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_CONTENT_LEN; 655554c0a3aSHans de Goede } 656554c0a3aSHans de Goede break; 657554c0a3aSHans de Goede 658554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_BANK: 659554c0a3aSHans de Goede { 660554c0a3aSHans de Goede u16 *pu2Tmp; 6611b98ee33SHimanshu Jha pu2Tmp = pOut; 662554c0a3aSHans de Goede 663554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 664554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 665554c0a3aSHans de Goede else 666554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_BANK_CONTENT_LEN-EFUSE_PROTECT_BYTES_BANK); 667554c0a3aSHans de Goede } 668554c0a3aSHans de Goede break; 669554c0a3aSHans de Goede 670554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_TOTAL: 671554c0a3aSHans de Goede { 672554c0a3aSHans de Goede u16 *pu2Tmp; 6731b98ee33SHimanshu Jha pu2Tmp = pOut; 674554c0a3aSHans de Goede 675554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 676554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 677554c0a3aSHans de Goede else 678554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_CONTENT_LEN-(EFUSE_PROTECT_BYTES_BANK*3)); 679554c0a3aSHans de Goede } 680554c0a3aSHans de Goede break; 681554c0a3aSHans de Goede 682554c0a3aSHans de Goede case TYPE_EFUSE_MAP_LEN: 683554c0a3aSHans de Goede { 684554c0a3aSHans de Goede u16 *pu2Tmp; 6851b98ee33SHimanshu Jha pu2Tmp = pOut; 686554c0a3aSHans de Goede 687554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 688554c0a3aSHans de Goede *pu2Tmp = EFUSE_MAX_MAP_LEN; 689554c0a3aSHans de Goede else 690554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_MAP_LEN; 691554c0a3aSHans de Goede } 692554c0a3aSHans de Goede break; 693554c0a3aSHans de Goede 694554c0a3aSHans de Goede case TYPE_EFUSE_PROTECT_BYTES_BANK: 695554c0a3aSHans de Goede { 696554c0a3aSHans de Goede u8 *pu1Tmp; 6971b98ee33SHimanshu Jha pu1Tmp = pOut; 698554c0a3aSHans de Goede 699554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 700554c0a3aSHans de Goede *pu1Tmp = EFUSE_OOB_PROTECT_BYTES; 701554c0a3aSHans de Goede else 702554c0a3aSHans de Goede *pu1Tmp = EFUSE_PROTECT_BYTES_BANK; 703554c0a3aSHans de Goede } 704554c0a3aSHans de Goede break; 705554c0a3aSHans de Goede 706554c0a3aSHans de Goede case TYPE_EFUSE_CONTENT_LEN_BANK: 707554c0a3aSHans de Goede { 708554c0a3aSHans de Goede u16 *pu2Tmp; 7091b98ee33SHimanshu Jha pu2Tmp = pOut; 710554c0a3aSHans de Goede 711554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 712554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 713554c0a3aSHans de Goede else 714554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_BANK_CONTENT_LEN; 715554c0a3aSHans de Goede } 716554c0a3aSHans de Goede break; 717554c0a3aSHans de Goede 718554c0a3aSHans de Goede default: 719554c0a3aSHans de Goede { 720554c0a3aSHans de Goede u8 *pu1Tmp; 7211b98ee33SHimanshu Jha pu1Tmp = pOut; 722554c0a3aSHans de Goede *pu1Tmp = 0; 723554c0a3aSHans de Goede } 724554c0a3aSHans de Goede break; 725554c0a3aSHans de Goede } 726554c0a3aSHans de Goede } 727554c0a3aSHans de Goede 728554c0a3aSHans de Goede #define VOLTAGE_V25 0x03 729554c0a3aSHans de Goede #define LDOE25_SHIFT 28 730554c0a3aSHans de Goede 731554c0a3aSHans de Goede /* */ 732554c0a3aSHans de Goede /* The following is for compile ok */ 733554c0a3aSHans de Goede /* That should be merged with the original in the future */ 734554c0a3aSHans de Goede /* */ 735554c0a3aSHans de Goede #define EFUSE_ACCESS_ON_8723 0x69 /* For RTL8723 only. */ 736554c0a3aSHans de Goede #define EFUSE_ACCESS_OFF_8723 0x00 /* For RTL8723 only. */ 737554c0a3aSHans de Goede #define REG_EFUSE_ACCESS_8723 0x00CF /* Efuse access protection for RTL8723 */ 738554c0a3aSHans de Goede 739554c0a3aSHans de Goede /* */ 740554c0a3aSHans de Goede static void Hal_BT_EfusePowerSwitch( 741554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 742554c0a3aSHans de Goede ) 743554c0a3aSHans de Goede { 744554c0a3aSHans de Goede u8 tempval; 745554c0a3aSHans de Goede if (PwrState == true) { 746554c0a3aSHans de Goede /* enable BT power cut */ 747554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 748554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 749554c0a3aSHans de Goede tempval |= BIT(6); 750554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 751554c0a3aSHans de Goede 752554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 753554c0a3aSHans de Goede /* So don't wirte 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 754554c0a3aSHans de Goede msleep(1); 755554c0a3aSHans de Goede /* disable BT output isolation */ 756554c0a3aSHans de Goede /* 0x6A[15] = 0 */ 757554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 758554c0a3aSHans de Goede tempval &= ~BIT(7); 759554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 760554c0a3aSHans de Goede } else { 761554c0a3aSHans de Goede /* enable BT output isolation */ 762554c0a3aSHans de Goede /* 0x6A[15] = 1 */ 763554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 764554c0a3aSHans de Goede tempval |= BIT(7); 765554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 766554c0a3aSHans de Goede 767554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 768554c0a3aSHans de Goede /* So don't wirte 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 769554c0a3aSHans de Goede 770554c0a3aSHans de Goede /* disable BT power cut */ 771554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 772554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 773554c0a3aSHans de Goede tempval &= ~BIT(6); 774554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 775554c0a3aSHans de Goede } 776554c0a3aSHans de Goede 777554c0a3aSHans de Goede } 778554c0a3aSHans de Goede static void Hal_EfusePowerSwitch( 779554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 780554c0a3aSHans de Goede ) 781554c0a3aSHans de Goede { 782554c0a3aSHans de Goede u8 tempval; 783554c0a3aSHans de Goede u16 tmpV16; 784554c0a3aSHans de Goede 785554c0a3aSHans de Goede 786554c0a3aSHans de Goede if (PwrState == true) { 787554c0a3aSHans de Goede /* To avoid cannot access efuse regsiters after disable/enable several times during DTM test. */ 788554c0a3aSHans de Goede /* Suggested by SD1 IsaacHsu. 2013.07.08, added by tynli. */ 789554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 790554c0a3aSHans de Goede if (tempval & BIT(0)) { /* SDIO local register is suspend */ 791554c0a3aSHans de Goede u8 count = 0; 792554c0a3aSHans de Goede 793554c0a3aSHans de Goede 794554c0a3aSHans de Goede tempval &= ~BIT(0); 795554c0a3aSHans de Goede rtw_write8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL, tempval); 796554c0a3aSHans de Goede 797554c0a3aSHans de Goede /* check 0x86[1:0]= 10'2h, wait power state to leave suspend */ 798554c0a3aSHans de Goede do { 799554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 800554c0a3aSHans de Goede tempval &= 0x3; 801554c0a3aSHans de Goede if (tempval == 0x02) 802554c0a3aSHans de Goede break; 803554c0a3aSHans de Goede 804554c0a3aSHans de Goede count++; 805554c0a3aSHans de Goede if (count >= 100) 806554c0a3aSHans de Goede break; 807554c0a3aSHans de Goede 808554c0a3aSHans de Goede mdelay(10); 809554c0a3aSHans de Goede } while (1); 810554c0a3aSHans de Goede 811554c0a3aSHans de Goede if (count >= 100) { 812554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": Leave SDIO local register suspend fail! Local 0x86 =%#X\n", 813554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), tempval); 814554c0a3aSHans de Goede } else { 815554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": Leave SDIO local register suspend OK! Local 0x86 =%#X\n", 816554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), tempval); 817554c0a3aSHans de Goede } 818554c0a3aSHans de Goede } 819554c0a3aSHans de Goede 820554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS_8723, EFUSE_ACCESS_ON_8723); 821554c0a3aSHans de Goede 822554c0a3aSHans de Goede /* Reset: 0x0000h[28], default valid */ 823554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_FUNC_EN); 824554c0a3aSHans de Goede if (!(tmpV16 & FEN_ELDR)) { 825554c0a3aSHans de Goede tmpV16 |= FEN_ELDR; 826554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_FUNC_EN, tmpV16); 827554c0a3aSHans de Goede } 828554c0a3aSHans de Goede 829554c0a3aSHans de Goede /* Clock: Gated(0x0008h[5]) 8M(0x0008h[1]) clock from ANA, default valid */ 830554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_CLKR); 831554c0a3aSHans de Goede if ((!(tmpV16 & LOADER_CLK_EN)) || (!(tmpV16 & ANA8M))) { 832554c0a3aSHans de Goede tmpV16 |= (LOADER_CLK_EN | ANA8M); 833554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_CLKR, tmpV16); 834554c0a3aSHans de Goede } 835554c0a3aSHans de Goede 836554c0a3aSHans de Goede if (bWrite == true) { 837554c0a3aSHans de Goede /* Enable LDO 2.5V before read/write action */ 838554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 839554c0a3aSHans de Goede tempval &= 0x0F; 840554c0a3aSHans de Goede tempval |= (VOLTAGE_V25 << 4); 841554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval | 0x80)); 842554c0a3aSHans de Goede 843554c0a3aSHans de Goede /* rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_ON); */ 844554c0a3aSHans de Goede } 845554c0a3aSHans de Goede } else { 846554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_OFF); 847554c0a3aSHans de Goede 848554c0a3aSHans de Goede if (bWrite == true) { 849554c0a3aSHans de Goede /* Disable LDO 2.5V after read/write action */ 850554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 851554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval & 0x7F)); 852554c0a3aSHans de Goede } 853554c0a3aSHans de Goede 854554c0a3aSHans de Goede } 855554c0a3aSHans de Goede } 856554c0a3aSHans de Goede 857554c0a3aSHans de Goede static void hal_ReadEFuse_WiFi( 858554c0a3aSHans de Goede struct adapter *padapter, 859554c0a3aSHans de Goede u16 _offset, 860554c0a3aSHans de Goede u16 _size_byte, 861554c0a3aSHans de Goede u8 *pbuf, 862554c0a3aSHans de Goede bool bPseudoTest 863554c0a3aSHans de Goede ) 864554c0a3aSHans de Goede { 865554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 866554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 867554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 868554c0a3aSHans de Goede #endif 869554c0a3aSHans de Goede u8 *efuseTbl = NULL; 870554c0a3aSHans de Goede u16 eFuse_Addr = 0; 871554c0a3aSHans de Goede u8 offset, wden; 872554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 873554c0a3aSHans de Goede u16 i, total, used; 874554c0a3aSHans de Goede u8 efuse_usage = 0; 875554c0a3aSHans de Goede 876554c0a3aSHans de Goede /* DBG_871X("YJ: ====>%s():_offset =%d _size_byte =%d bPseudoTest =%d\n", __func__, _offset, _size_byte, bPseudoTest); */ 877554c0a3aSHans de Goede /* */ 878554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 879554c0a3aSHans de Goede /* */ 880554c0a3aSHans de Goede if ((_offset+_size_byte) > EFUSE_MAX_MAP_LEN) { 881554c0a3aSHans de Goede DBG_8192C("%s: Invalid offset(%#x) with read bytes(%#x)!!\n", __func__, _offset, _size_byte); 882554c0a3aSHans de Goede return; 883554c0a3aSHans de Goede } 884554c0a3aSHans de Goede 8852ef2b7c2SJoe Perches efuseTbl = rtw_malloc(EFUSE_MAX_MAP_LEN); 886554c0a3aSHans de Goede if (efuseTbl == NULL) { 887554c0a3aSHans de Goede DBG_8192C("%s: alloc efuseTbl fail!\n", __func__); 888554c0a3aSHans de Goede return; 889554c0a3aSHans de Goede } 890554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 891554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_MAX_MAP_LEN); 892554c0a3aSHans de Goede 893554c0a3aSHans de Goede 894f55a6d45SArnd Bergmann #ifdef DEBUG 895554c0a3aSHans de Goede if (0) { 896554c0a3aSHans de Goede for (i = 0; i < 256; i++) 897554c0a3aSHans de Goede efuse_OneByteRead(padapter, i, &efuseTbl[i], false); 898554c0a3aSHans de Goede DBG_871X("Efuse Content:\n"); 899554c0a3aSHans de Goede for (i = 0; i < 256; i++) { 900554c0a3aSHans de Goede if (i % 16 == 0) 901554c0a3aSHans de Goede printk("\n"); 902554c0a3aSHans de Goede printk("%02X ", efuseTbl[i]); 903554c0a3aSHans de Goede } 904554c0a3aSHans de Goede printk("\n"); 905554c0a3aSHans de Goede } 906554c0a3aSHans de Goede #endif 907554c0a3aSHans de Goede 908554c0a3aSHans de Goede 909554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 910554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 911554c0a3aSHans de Goede 912554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 913554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 914554c0a3aSHans de Goede if (efuseHeader == 0xFF) { 915554c0a3aSHans de Goede DBG_8192C("%s: data end at address =%#x\n", __func__, eFuse_Addr-1); 916554c0a3aSHans de Goede break; 917554c0a3aSHans de Goede } 918554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[0x%X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseHeader); */ 919554c0a3aSHans de Goede 920554c0a3aSHans de Goede /* Check PG header for section num. */ 921554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 922554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 923554c0a3aSHans de Goede /* DBG_8192C("%s: extended header offset = 0x%X\n", __func__, offset); */ 924554c0a3aSHans de Goede 925554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 926554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[0x%X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseExtHdr); */ 927554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 928554c0a3aSHans de Goede continue; 929554c0a3aSHans de Goede 930554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 931554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 932554c0a3aSHans de Goede } else { 933554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 934554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 935554c0a3aSHans de Goede } 936554c0a3aSHans de Goede /* DBG_8192C("%s: Offset =%d Worden = 0x%X\n", __func__, offset, wden); */ 937554c0a3aSHans de Goede 938554c0a3aSHans de Goede if (offset < EFUSE_MAX_SECTION_8723B) { 939554c0a3aSHans de Goede u16 addr; 940554c0a3aSHans de Goede /* Get word enable value from PG header */ 941554c0a3aSHans de Goede /* DBG_8192C("%s: Offset =%d Worden = 0x%X\n", __func__, offset, wden); */ 942554c0a3aSHans de Goede 943554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 944554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 945554c0a3aSHans de Goede /* Check word enable condition in the section */ 946554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 947554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 948554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseData); */ 949554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 950554c0a3aSHans de Goede 951554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 952554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseData); */ 953554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 954554c0a3aSHans de Goede } 955554c0a3aSHans de Goede addr += 2; 956554c0a3aSHans de Goede } 957554c0a3aSHans de Goede } else { 958554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: offset(%d) is illegal!!\n", __func__, offset); 959554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 960554c0a3aSHans de Goede } 961554c0a3aSHans de Goede } 962554c0a3aSHans de Goede 963554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 964554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 965554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 966554c0a3aSHans de Goede 967f55a6d45SArnd Bergmann #ifdef DEBUG 968554c0a3aSHans de Goede if (1) { 969554c0a3aSHans de Goede DBG_871X("Efuse Realmap:\n"); 970554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) { 971554c0a3aSHans de Goede if (i % 16 == 0) 972554c0a3aSHans de Goede printk("\n"); 973554c0a3aSHans de Goede printk("%02X ", pbuf[i]); 974554c0a3aSHans de Goede } 975554c0a3aSHans de Goede printk("\n"); 976554c0a3aSHans de Goede } 977554c0a3aSHans de Goede #endif 978554c0a3aSHans de Goede /* Calculate Efuse utilization */ 979554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 980554c0a3aSHans de Goede used = eFuse_Addr - 1; 981554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 982554c0a3aSHans de Goede if (bPseudoTest) { 983554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 984554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = used; 985554c0a3aSHans de Goede #else 986554c0a3aSHans de Goede fakeEfuseUsedBytes = used; 987554c0a3aSHans de Goede #endif 988554c0a3aSHans de Goede } else { 989554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&used); 990554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_USAGE, (u8 *)&efuse_usage); 991554c0a3aSHans de Goede } 992554c0a3aSHans de Goede 993554c0a3aSHans de Goede kfree(efuseTbl); 994554c0a3aSHans de Goede } 995554c0a3aSHans de Goede 996554c0a3aSHans de Goede static void hal_ReadEFuse_BT( 997554c0a3aSHans de Goede struct adapter *padapter, 998554c0a3aSHans de Goede u16 _offset, 999554c0a3aSHans de Goede u16 _size_byte, 1000554c0a3aSHans de Goede u8 *pbuf, 1001554c0a3aSHans de Goede bool bPseudoTest 1002554c0a3aSHans de Goede ) 1003554c0a3aSHans de Goede { 1004554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1005554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1006554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 1007554c0a3aSHans de Goede #endif 1008554c0a3aSHans de Goede u8 *efuseTbl; 1009554c0a3aSHans de Goede u8 bank; 1010554c0a3aSHans de Goede u16 eFuse_Addr; 1011554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 1012554c0a3aSHans de Goede u8 offset, wden; 1013554c0a3aSHans de Goede u16 i, total, used; 1014554c0a3aSHans de Goede u8 efuse_usage; 1015554c0a3aSHans de Goede 1016554c0a3aSHans de Goede 1017554c0a3aSHans de Goede /* */ 1018554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 1019554c0a3aSHans de Goede /* */ 1020554c0a3aSHans de Goede if ((_offset+_size_byte) > EFUSE_BT_MAP_LEN) { 1021554c0a3aSHans de Goede DBG_8192C("%s: Invalid offset(%#x) with read bytes(%#x)!!\n", __func__, _offset, _size_byte); 1022554c0a3aSHans de Goede return; 1023554c0a3aSHans de Goede } 1024554c0a3aSHans de Goede 1025554c0a3aSHans de Goede efuseTbl = rtw_malloc(EFUSE_BT_MAP_LEN); 1026554c0a3aSHans de Goede if (efuseTbl == NULL) { 1027554c0a3aSHans de Goede DBG_8192C("%s: efuseTbl malloc fail!\n", __func__); 1028554c0a3aSHans de Goede return; 1029554c0a3aSHans de Goede } 1030554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 1031554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_BT_MAP_LEN); 1032554c0a3aSHans de Goede 1033554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &total, bPseudoTest); 1034554c0a3aSHans de Goede 1035554c0a3aSHans de Goede for (bank = 1; bank < 3; bank++) { /* 8723b Max bake 0~2 */ 1036554c0a3aSHans de Goede if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) { 1037554c0a3aSHans de Goede DBG_8192C("%s: hal_EfuseSwitchToBank Fail!!\n", __func__); 1038554c0a3aSHans de Goede goto exit; 1039554c0a3aSHans de Goede } 1040554c0a3aSHans de Goede 1041554c0a3aSHans de Goede eFuse_Addr = 0; 1042554c0a3aSHans de Goede 1043554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 1044554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 1045554c0a3aSHans de Goede if (efuseHeader == 0xFF) 1046554c0a3aSHans de Goede break; 1047554c0a3aSHans de Goede DBG_8192C("%s: efuse[%#X]= 0x%02x (header)\n", __func__, (((bank-1)*EFUSE_REAL_CONTENT_LEN_8723B)+eFuse_Addr-1), efuseHeader); 1048554c0a3aSHans de Goede 1049554c0a3aSHans de Goede /* Check PG header for section num. */ 1050554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 1051554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 1052554c0a3aSHans de Goede DBG_8192C("%s: extended header offset_2_0 = 0x%X\n", __func__, offset); 1053554c0a3aSHans de Goede 1054554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 1055554c0a3aSHans de Goede DBG_8192C("%s: efuse[%#X]= 0x%02x (ext header)\n", __func__, (((bank-1)*EFUSE_REAL_CONTENT_LEN_8723B)+eFuse_Addr-1), efuseExtHdr); 1056554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 1057554c0a3aSHans de Goede continue; 1058554c0a3aSHans de Goede 1059554c0a3aSHans de Goede 1060554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 1061554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 1062554c0a3aSHans de Goede } else { 1063554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 1064554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 1065554c0a3aSHans de Goede } 1066554c0a3aSHans de Goede 1067554c0a3aSHans de Goede if (offset < EFUSE_BT_MAX_SECTION) { 1068554c0a3aSHans de Goede u16 addr; 1069554c0a3aSHans de Goede 1070554c0a3aSHans de Goede /* Get word enable value from PG header */ 1071554c0a3aSHans de Goede DBG_8192C("%s: Offset =%d Worden =%#X\n", __func__, offset, wden); 1072554c0a3aSHans de Goede 1073554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 1074554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 1075554c0a3aSHans de Goede /* Check word enable condition in the section */ 1076554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 1077554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 1078554c0a3aSHans de Goede DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseData); 1079554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 1080554c0a3aSHans de Goede 1081554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 1082554c0a3aSHans de Goede DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, eFuse_Addr-1, efuseData); 1083554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 1084554c0a3aSHans de Goede } 1085554c0a3aSHans de Goede addr += 2; 1086554c0a3aSHans de Goede } 1087554c0a3aSHans de Goede } else { 1088554c0a3aSHans de Goede DBG_8192C("%s: offset(%d) is illegal!!\n", __func__, offset); 1089554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 1090554c0a3aSHans de Goede } 1091554c0a3aSHans de Goede } 1092554c0a3aSHans de Goede 1093554c0a3aSHans de Goede if ((eFuse_Addr-1) < total) { 1094554c0a3aSHans de Goede DBG_8192C("%s: bank(%d) data end at %#x\n", __func__, bank, eFuse_Addr-1); 1095554c0a3aSHans de Goede break; 1096554c0a3aSHans de Goede } 1097554c0a3aSHans de Goede } 1098554c0a3aSHans de Goede 1099554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 1100554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 1101554c0a3aSHans de Goede 1102554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 1103554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 1104554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 1105554c0a3aSHans de Goede 1106554c0a3aSHans de Goede /* */ 1107554c0a3aSHans de Goede /* Calculate Efuse utilization. */ 1108554c0a3aSHans de Goede /* */ 1109554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 1110554c0a3aSHans de Goede used = (EFUSE_BT_REAL_BANK_CONTENT_LEN*(bank-1)) + eFuse_Addr - 1; 1111554c0a3aSHans de Goede DBG_8192C("%s: bank(%d) data end at %#x , used =%d\n", __func__, bank, eFuse_Addr-1, used); 1112554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 1113554c0a3aSHans de Goede if (bPseudoTest) { 1114554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1115554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = used; 1116554c0a3aSHans de Goede #else 1117554c0a3aSHans de Goede fakeBTEfuseUsedBytes = used; 1118554c0a3aSHans de Goede #endif 1119554c0a3aSHans de Goede } else { 1120554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&used); 1121554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_USAGE, (u8 *)&efuse_usage); 1122554c0a3aSHans de Goede } 1123554c0a3aSHans de Goede 1124554c0a3aSHans de Goede exit: 1125554c0a3aSHans de Goede kfree(efuseTbl); 1126554c0a3aSHans de Goede } 1127554c0a3aSHans de Goede 1128554c0a3aSHans de Goede static void Hal_ReadEFuse( 1129554c0a3aSHans de Goede struct adapter *padapter, 1130554c0a3aSHans de Goede u8 efuseType, 1131554c0a3aSHans de Goede u16 _offset, 1132554c0a3aSHans de Goede u16 _size_byte, 1133554c0a3aSHans de Goede u8 *pbuf, 1134554c0a3aSHans de Goede bool bPseudoTest 1135554c0a3aSHans de Goede ) 1136554c0a3aSHans de Goede { 1137554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1138554c0a3aSHans de Goede hal_ReadEFuse_WiFi(padapter, _offset, _size_byte, pbuf, bPseudoTest); 1139554c0a3aSHans de Goede else 1140554c0a3aSHans de Goede hal_ReadEFuse_BT(padapter, _offset, _size_byte, pbuf, bPseudoTest); 1141554c0a3aSHans de Goede } 1142554c0a3aSHans de Goede 1143554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_WiFi( 1144554c0a3aSHans de Goede struct adapter *padapter, bool bPseudoTest 1145554c0a3aSHans de Goede ) 1146554c0a3aSHans de Goede { 1147554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1148554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1149554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 1150554c0a3aSHans de Goede #endif 1151554c0a3aSHans de Goede u16 efuse_addr = 0; 1152554c0a3aSHans de Goede u16 start_addr = 0; /* for debug */ 1153554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1154554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1155554c0a3aSHans de Goede u32 count = 0; /* for debug */ 1156554c0a3aSHans de Goede 1157554c0a3aSHans de Goede 1158554c0a3aSHans de Goede if (bPseudoTest) { 1159554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1160554c0a3aSHans de Goede efuse_addr = (u16)pEfuseHal->fakeEfuseUsedBytes; 1161554c0a3aSHans de Goede #else 1162554c0a3aSHans de Goede efuse_addr = (u16)fakeEfuseUsedBytes; 1163554c0a3aSHans de Goede #endif 1164554c0a3aSHans de Goede } else 1165554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 1166554c0a3aSHans de Goede 1167554c0a3aSHans de Goede start_addr = efuse_addr; 1168554c0a3aSHans de Goede DBG_8192C("%s: start_efuse_addr = 0x%X\n", __func__, efuse_addr); 1169554c0a3aSHans de Goede 1170554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 1171554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 1172554c0a3aSHans de Goede 1173554c0a3aSHans de Goede count = 0; 1174554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 1175554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) == false) { 1176554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: efuse_OneByteRead Fail! addr = 0x%X !!\n", __func__, efuse_addr); 1177554c0a3aSHans de Goede goto error; 1178554c0a3aSHans de Goede } 1179554c0a3aSHans de Goede 1180554c0a3aSHans de Goede if (efuse_data == 0xFF) 1181554c0a3aSHans de Goede break; 1182554c0a3aSHans de Goede 1183554c0a3aSHans de Goede if ((start_addr != 0) && (efuse_addr == start_addr)) { 1184554c0a3aSHans de Goede count++; 1185554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": [WARNING] efuse raw 0x%X = 0x%02X not 0xFF!!(%d times)\n", 1186554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), efuse_addr, efuse_data, count); 1187554c0a3aSHans de Goede 1188554c0a3aSHans de Goede efuse_data = 0xFF; 1189554c0a3aSHans de Goede if (count < 4) { 1190554c0a3aSHans de Goede /* try again! */ 1191554c0a3aSHans de Goede 1192554c0a3aSHans de Goede if (count > 2) { 1193554c0a3aSHans de Goede /* try again form address 0 */ 1194554c0a3aSHans de Goede efuse_addr = 0; 1195554c0a3aSHans de Goede start_addr = 0; 1196554c0a3aSHans de Goede } 1197554c0a3aSHans de Goede 1198554c0a3aSHans de Goede continue; 1199554c0a3aSHans de Goede } 1200554c0a3aSHans de Goede 1201554c0a3aSHans de Goede goto error; 1202554c0a3aSHans de Goede } 1203554c0a3aSHans de Goede 1204554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1205554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1206554c0a3aSHans de Goede efuse_addr++; 1207554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1208554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) 1209554c0a3aSHans de Goede continue; 1210554c0a3aSHans de Goede 1211554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1212554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1213554c0a3aSHans de Goede } else { 1214554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1215554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1216554c0a3aSHans de Goede } 1217554c0a3aSHans de Goede 1218554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1219554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1220554c0a3aSHans de Goede } 1221554c0a3aSHans de Goede 1222554c0a3aSHans de Goede if (bPseudoTest) { 1223554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1224554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = efuse_addr; 1225554c0a3aSHans de Goede #else 1226554c0a3aSHans de Goede fakeEfuseUsedBytes = efuse_addr; 1227554c0a3aSHans de Goede #endif 1228554c0a3aSHans de Goede } else 1229554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 1230554c0a3aSHans de Goede 1231554c0a3aSHans de Goede goto exit; 1232554c0a3aSHans de Goede 1233554c0a3aSHans de Goede error: 1234554c0a3aSHans de Goede /* report max size to prevent wirte efuse */ 1235554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_addr, bPseudoTest); 1236554c0a3aSHans de Goede 1237554c0a3aSHans de Goede exit: 1238554c0a3aSHans de Goede DBG_8192C("%s: CurrentSize =%d\n", __func__, efuse_addr); 1239554c0a3aSHans de Goede 1240554c0a3aSHans de Goede return efuse_addr; 1241554c0a3aSHans de Goede } 1242554c0a3aSHans de Goede 1243554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_BT(struct adapter *padapter, u8 bPseudoTest) 1244554c0a3aSHans de Goede { 1245554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1246554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1247554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 1248554c0a3aSHans de Goede #endif 1249554c0a3aSHans de Goede u16 btusedbytes; 1250554c0a3aSHans de Goede u16 efuse_addr; 1251554c0a3aSHans de Goede u8 bank, startBank; 1252554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1253554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1254554c0a3aSHans de Goede u16 retU2 = 0; 1255554c0a3aSHans de Goede 1256554c0a3aSHans de Goede if (bPseudoTest) { 1257554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1258554c0a3aSHans de Goede btusedbytes = pEfuseHal->fakeBTEfuseUsedBytes; 1259554c0a3aSHans de Goede #else 1260554c0a3aSHans de Goede btusedbytes = fakeBTEfuseUsedBytes; 1261554c0a3aSHans de Goede #endif 1262554c0a3aSHans de Goede } else 1263554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&btusedbytes); 1264554c0a3aSHans de Goede 1265554c0a3aSHans de Goede efuse_addr = (u16)((btusedbytes%EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1266554c0a3aSHans de Goede startBank = (u8)(1+(btusedbytes/EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1267554c0a3aSHans de Goede 1268554c0a3aSHans de Goede DBG_8192C("%s: start from bank =%d addr = 0x%X\n", __func__, startBank, efuse_addr); 1269554c0a3aSHans de Goede 1270554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &retU2, bPseudoTest); 1271554c0a3aSHans de Goede 1272554c0a3aSHans de Goede for (bank = startBank; bank < 3; bank++) { 1273554c0a3aSHans de Goede if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) { 1274554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: switch bank(%d) Fail!!\n", __func__, bank); 1275554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1276554c0a3aSHans de Goede break; 1277554c0a3aSHans de Goede } 1278554c0a3aSHans de Goede 1279554c0a3aSHans de Goede /* only when bank is switched we have to reset the efuse_addr. */ 1280554c0a3aSHans de Goede if (bank != startBank) 1281554c0a3aSHans de Goede efuse_addr = 0; 1282554c0a3aSHans de Goede #if 1 1283554c0a3aSHans de Goede 1284554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 1285554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) == false) { 1286554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: efuse_OneByteRead Fail! addr = 0x%X !!\n", __func__, efuse_addr); 1287554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1288554c0a3aSHans de Goede break; 1289554c0a3aSHans de Goede } 1290554c0a3aSHans de Goede DBG_8192C("%s: efuse_OneByteRead ! addr = 0x%X !efuse_data = 0x%X! bank =%d\n", __func__, efuse_addr, efuse_data, bank); 1291554c0a3aSHans de Goede 1292554c0a3aSHans de Goede if (efuse_data == 0xFF) 1293554c0a3aSHans de Goede break; 1294554c0a3aSHans de Goede 1295554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1296554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1297554c0a3aSHans de Goede efuse_addr++; 1298554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1299554c0a3aSHans de Goede DBG_8192C("%s: efuse_OneByteRead EXT_HEADER ! addr = 0x%X !efuse_data = 0x%X! bank =%d\n", __func__, efuse_addr, efuse_data, bank); 1300554c0a3aSHans de Goede 1301554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1302554c0a3aSHans de Goede efuse_addr++; 1303554c0a3aSHans de Goede continue; 1304554c0a3aSHans de Goede } 1305554c0a3aSHans de Goede 1306554c0a3aSHans de Goede /* hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); */ 1307554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1308554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1309554c0a3aSHans de Goede } else { 1310554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1311554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1312554c0a3aSHans de Goede } 1313554c0a3aSHans de Goede 1314554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT": Offset =%d Worden =%#X\n", 1315554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), hoffset, hworden); 1316554c0a3aSHans de Goede 1317554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1318554c0a3aSHans de Goede /* read next header */ 1319554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1320554c0a3aSHans de Goede } 1321554c0a3aSHans de Goede #else 1322554c0a3aSHans de Goede while ( 1323554c0a3aSHans de Goede bContinual && 1324554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) && 1325554c0a3aSHans de Goede AVAILABLE_EFUSE_ADDR(efuse_addr) 1326554c0a3aSHans de Goede ) { 1327554c0a3aSHans de Goede if (efuse_data != 0xFF) { 1328554c0a3aSHans de Goede if ((efuse_data&0x1F) == 0x0F) { /* extended header */ 1329554c0a3aSHans de Goede hoffset = efuse_data; 1330554c0a3aSHans de Goede efuse_addr++; 1331554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1332554c0a3aSHans de Goede if ((efuse_data & 0x0F) == 0x0F) { 1333554c0a3aSHans de Goede efuse_addr++; 1334554c0a3aSHans de Goede continue; 1335554c0a3aSHans de Goede } else { 1336554c0a3aSHans de Goede hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1337554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1338554c0a3aSHans de Goede } 1339554c0a3aSHans de Goede } else { 1340554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1341554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1342554c0a3aSHans de Goede } 1343554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1344554c0a3aSHans de Goede /* read next header */ 1345554c0a3aSHans de Goede efuse_addr = efuse_addr + (word_cnts*2)+1; 1346554c0a3aSHans de Goede } else 1347554c0a3aSHans de Goede bContinual = false; 1348554c0a3aSHans de Goede } 1349554c0a3aSHans de Goede #endif 1350554c0a3aSHans de Goede 1351554c0a3aSHans de Goede 1352554c0a3aSHans de Goede /* Check if we need to check next bank efuse */ 1353554c0a3aSHans de Goede if (efuse_addr < retU2) 1354554c0a3aSHans de Goede break; /* don't need to check next bank. */ 1355554c0a3aSHans de Goede } 1356554c0a3aSHans de Goede 1357554c0a3aSHans de Goede retU2 = ((bank-1)*EFUSE_BT_REAL_BANK_CONTENT_LEN)+efuse_addr; 1358554c0a3aSHans de Goede if (bPseudoTest) { 1359554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = retU2; 1360554c0a3aSHans de Goede /* RT_DISP(FEEPROM, EFUSE_PG, ("Hal_EfuseGetCurrentSize_BT92C(), already use %u bytes\n", pEfuseHal->fakeBTEfuseUsedBytes)); */ 1361554c0a3aSHans de Goede } else { 1362554c0a3aSHans de Goede pEfuseHal->BTEfuseUsedBytes = retU2; 1363554c0a3aSHans de Goede /* RT_DISP(FEEPROM, EFUSE_PG, ("Hal_EfuseGetCurrentSize_BT92C(), already use %u bytes\n", pEfuseHal->BTEfuseUsedBytes)); */ 1364554c0a3aSHans de Goede } 1365554c0a3aSHans de Goede 1366554c0a3aSHans de Goede DBG_8192C("%s: CurrentSize =%d\n", __func__, retU2); 1367554c0a3aSHans de Goede return retU2; 1368554c0a3aSHans de Goede } 1369554c0a3aSHans de Goede 1370554c0a3aSHans de Goede static u16 Hal_EfuseGetCurrentSize( 1371554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, bool bPseudoTest 1372554c0a3aSHans de Goede ) 1373554c0a3aSHans de Goede { 1374554c0a3aSHans de Goede u16 ret = 0; 1375554c0a3aSHans de Goede 1376554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1377554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_WiFi(padapter, bPseudoTest); 1378554c0a3aSHans de Goede else 1379554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_BT(padapter, bPseudoTest); 1380554c0a3aSHans de Goede 1381554c0a3aSHans de Goede return ret; 1382554c0a3aSHans de Goede } 1383554c0a3aSHans de Goede 1384554c0a3aSHans de Goede static u8 Hal_EfuseWordEnableDataWrite( 1385554c0a3aSHans de Goede struct adapter *padapter, 1386554c0a3aSHans de Goede u16 efuse_addr, 1387554c0a3aSHans de Goede u8 word_en, 1388554c0a3aSHans de Goede u8 *data, 1389554c0a3aSHans de Goede bool bPseudoTest 1390554c0a3aSHans de Goede ) 1391554c0a3aSHans de Goede { 1392554c0a3aSHans de Goede u16 tmpaddr = 0; 1393554c0a3aSHans de Goede u16 start_addr = efuse_addr; 1394554c0a3aSHans de Goede u8 badworden = 0x0F; 1395554c0a3aSHans de Goede u8 tmpdata[PGPKT_DATA_SIZE]; 1396554c0a3aSHans de Goede 1397554c0a3aSHans de Goede 1398554c0a3aSHans de Goede /* DBG_8192C("%s: efuse_addr =%#x word_en =%#x\n", __func__, efuse_addr, word_en); */ 1399554c0a3aSHans de Goede memset(tmpdata, 0xFF, PGPKT_DATA_SIZE); 1400554c0a3aSHans de Goede 1401554c0a3aSHans de Goede if (!(word_en & BIT(0))) { 1402554c0a3aSHans de Goede tmpaddr = start_addr; 1403554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[0], bPseudoTest); 1404554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[1], bPseudoTest); 1405554c0a3aSHans de Goede 1406554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[0], bPseudoTest); 1407554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[1], bPseudoTest); 1408554c0a3aSHans de Goede if ((data[0] != tmpdata[0]) || (data[1] != tmpdata[1])) { 1409554c0a3aSHans de Goede badworden &= (~BIT(0)); 1410554c0a3aSHans de Goede } 1411554c0a3aSHans de Goede } 1412554c0a3aSHans de Goede if (!(word_en & BIT(1))) { 1413554c0a3aSHans de Goede tmpaddr = start_addr; 1414554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[2], bPseudoTest); 1415554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[3], bPseudoTest); 1416554c0a3aSHans de Goede 1417554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[2], bPseudoTest); 1418554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[3], bPseudoTest); 1419554c0a3aSHans de Goede if ((data[2] != tmpdata[2]) || (data[3] != tmpdata[3])) { 1420554c0a3aSHans de Goede badworden &= (~BIT(1)); 1421554c0a3aSHans de Goede } 1422554c0a3aSHans de Goede } 1423554c0a3aSHans de Goede 1424554c0a3aSHans de Goede if (!(word_en & BIT(2))) { 1425554c0a3aSHans de Goede tmpaddr = start_addr; 1426554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[4], bPseudoTest); 1427554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[5], bPseudoTest); 1428554c0a3aSHans de Goede 1429554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[4], bPseudoTest); 1430554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[5], bPseudoTest); 1431554c0a3aSHans de Goede if ((data[4] != tmpdata[4]) || (data[5] != tmpdata[5])) { 1432554c0a3aSHans de Goede badworden &= (~BIT(2)); 1433554c0a3aSHans de Goede } 1434554c0a3aSHans de Goede } 1435554c0a3aSHans de Goede 1436554c0a3aSHans de Goede if (!(word_en & BIT(3))) { 1437554c0a3aSHans de Goede tmpaddr = start_addr; 1438554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[6], bPseudoTest); 1439554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[7], bPseudoTest); 1440554c0a3aSHans de Goede 1441554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[6], bPseudoTest); 1442554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[7], bPseudoTest); 1443554c0a3aSHans de Goede if ((data[6] != tmpdata[6]) || (data[7] != tmpdata[7])) { 1444554c0a3aSHans de Goede badworden &= (~BIT(3)); 1445554c0a3aSHans de Goede } 1446554c0a3aSHans de Goede } 1447554c0a3aSHans de Goede 1448554c0a3aSHans de Goede return badworden; 1449554c0a3aSHans de Goede } 1450554c0a3aSHans de Goede 1451554c0a3aSHans de Goede static s32 Hal_EfusePgPacketRead( 1452554c0a3aSHans de Goede struct adapter *padapter, 1453554c0a3aSHans de Goede u8 offset, 1454554c0a3aSHans de Goede u8 *data, 1455554c0a3aSHans de Goede bool bPseudoTest 1456554c0a3aSHans de Goede ) 1457554c0a3aSHans de Goede { 1458554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1459554c0a3aSHans de Goede u16 efuse_addr = 0; 1460554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1461554c0a3aSHans de Goede u8 i; 1462554c0a3aSHans de Goede u8 max_section = 0; 1463554c0a3aSHans de Goede s32 ret; 1464554c0a3aSHans de Goede 1465554c0a3aSHans de Goede 1466554c0a3aSHans de Goede if (data == NULL) 1467554c0a3aSHans de Goede return false; 1468554c0a3aSHans de Goede 1469554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_EFUSE_MAX_SECTION, &max_section, bPseudoTest); 1470554c0a3aSHans de Goede if (offset > max_section) { 1471554c0a3aSHans de Goede DBG_8192C("%s: Packet offset(%d) is illegal(>%d)!\n", __func__, offset, max_section); 1472554c0a3aSHans de Goede return false; 1473554c0a3aSHans de Goede } 1474554c0a3aSHans de Goede 1475554c0a3aSHans de Goede memset(data, 0xFF, PGPKT_DATA_SIZE); 1476554c0a3aSHans de Goede ret = true; 1477554c0a3aSHans de Goede 1478554c0a3aSHans de Goede /* */ 1479554c0a3aSHans de Goede /* <Roger_TODO> Efuse has been pre-programmed dummy 5Bytes at the end of Efuse by CP. */ 1480554c0a3aSHans de Goede /* Skip dummy parts to prevent unexpected data read from Efuse. */ 1481554c0a3aSHans de Goede /* By pass right now. 2009.02.19. */ 1482554c0a3aSHans de Goede /* */ 1483554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 1484554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest) == false) { 1485554c0a3aSHans de Goede ret = false; 1486554c0a3aSHans de Goede break; 1487554c0a3aSHans de Goede } 1488554c0a3aSHans de Goede 1489554c0a3aSHans de Goede if (efuse_data == 0xFF) 1490554c0a3aSHans de Goede break; 1491554c0a3aSHans de Goede 1492554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1493554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1494554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1495554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1496554c0a3aSHans de Goede DBG_8192C("%s: Error!! All words disabled!\n", __func__); 1497554c0a3aSHans de Goede continue; 1498554c0a3aSHans de Goede } 1499554c0a3aSHans de Goede 1500554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1501554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1502554c0a3aSHans de Goede } else { 1503554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1504554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1505554c0a3aSHans de Goede } 1506554c0a3aSHans de Goede 1507554c0a3aSHans de Goede if (hoffset == offset) { 1508554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 1509554c0a3aSHans de Goede /* Check word enable condition in the section */ 1510554c0a3aSHans de Goede if (!(hworden & (0x01<<i))) { 1511554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1512554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, efuse_addr+tmpidx, efuse_data); */ 1513554c0a3aSHans de Goede data[i*2] = efuse_data; 1514554c0a3aSHans de Goede 1515554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1516554c0a3aSHans de Goede /* DBG_8192C("%s: efuse[%#X]= 0x%02X\n", __func__, efuse_addr+tmpidx, efuse_data); */ 1517554c0a3aSHans de Goede data[(i*2)+1] = efuse_data; 1518554c0a3aSHans de Goede } 1519554c0a3aSHans de Goede } 1520554c0a3aSHans de Goede } else { 1521554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1522554c0a3aSHans de Goede efuse_addr += word_cnts*2; 1523554c0a3aSHans de Goede } 1524554c0a3aSHans de Goede } 1525554c0a3aSHans de Goede 1526554c0a3aSHans de Goede return ret; 1527554c0a3aSHans de Goede } 1528554c0a3aSHans de Goede 1529554c0a3aSHans de Goede static u8 hal_EfusePgCheckAvailableAddr( 1530554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, u8 bPseudoTest 1531554c0a3aSHans de Goede ) 1532554c0a3aSHans de Goede { 1533554c0a3aSHans de Goede u16 max_available = 0; 1534554c0a3aSHans de Goede u16 current_size; 1535554c0a3aSHans de Goede 1536554c0a3aSHans de Goede 1537554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &max_available, bPseudoTest); 1538554c0a3aSHans de Goede /* DBG_8192C("%s: max_available =%d\n", __func__, max_available); */ 1539554c0a3aSHans de Goede 1540554c0a3aSHans de Goede current_size = Efuse_GetCurrentSize(padapter, efuseType, bPseudoTest); 1541554c0a3aSHans de Goede if (current_size >= max_available) { 1542554c0a3aSHans de Goede DBG_8192C("%s: Error!! current_size(%d)>max_available(%d)\n", __func__, current_size, max_available); 1543554c0a3aSHans de Goede return false; 1544554c0a3aSHans de Goede } 1545554c0a3aSHans de Goede return true; 1546554c0a3aSHans de Goede } 1547554c0a3aSHans de Goede 1548554c0a3aSHans de Goede static void hal_EfuseConstructPGPkt( 1549554c0a3aSHans de Goede u8 offset, 1550554c0a3aSHans de Goede u8 word_en, 1551554c0a3aSHans de Goede u8 *pData, 1552554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt 1553554c0a3aSHans de Goede ) 1554554c0a3aSHans de Goede { 1555554c0a3aSHans de Goede memset(pTargetPkt->data, 0xFF, PGPKT_DATA_SIZE); 1556554c0a3aSHans de Goede pTargetPkt->offset = offset; 1557554c0a3aSHans de Goede pTargetPkt->word_en = word_en; 1558554c0a3aSHans de Goede efuse_WordEnableDataRead(word_en, pData, pTargetPkt->data); 1559554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1560554c0a3aSHans de Goede } 1561554c0a3aSHans de Goede 1562554c0a3aSHans de Goede static u8 hal_EfusePartialWriteCheck( 1563554c0a3aSHans de Goede struct adapter *padapter, 1564554c0a3aSHans de Goede u8 efuseType, 1565554c0a3aSHans de Goede u16 *pAddr, 1566554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt, 1567554c0a3aSHans de Goede u8 bPseudoTest 1568554c0a3aSHans de Goede ) 1569554c0a3aSHans de Goede { 1570554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1571554c0a3aSHans de Goede PEFUSE_HAL pEfuseHal = &pHalData->EfuseHal; 1572554c0a3aSHans de Goede u8 bRet = false; 1573554c0a3aSHans de Goede u16 startAddr = 0, efuse_max_available_len = 0, efuse_max = 0; 1574554c0a3aSHans de Goede u8 efuse_data = 0; 1575554c0a3aSHans de Goede 1576554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_max_available_len, bPseudoTest); 1577554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_EFUSE_CONTENT_LEN_BANK, &efuse_max, bPseudoTest); 1578554c0a3aSHans de Goede 1579554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) { 1580554c0a3aSHans de Goede if (bPseudoTest) { 1581554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1582554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeEfuseUsedBytes; 1583554c0a3aSHans de Goede #else 1584554c0a3aSHans de Goede startAddr = (u16)fakeEfuseUsedBytes; 1585554c0a3aSHans de Goede #endif 1586554c0a3aSHans de Goede } else 1587554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&startAddr); 1588554c0a3aSHans de Goede } else { 1589554c0a3aSHans de Goede if (bPseudoTest) { 1590554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1591554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeBTEfuseUsedBytes; 1592554c0a3aSHans de Goede #else 1593554c0a3aSHans de Goede startAddr = (u16)fakeBTEfuseUsedBytes; 1594554c0a3aSHans de Goede #endif 1595554c0a3aSHans de Goede } else 1596554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&startAddr); 1597554c0a3aSHans de Goede } 1598554c0a3aSHans de Goede startAddr %= efuse_max; 1599554c0a3aSHans de Goede DBG_8192C("%s: startAddr =%#X\n", __func__, startAddr); 1600554c0a3aSHans de Goede 1601554c0a3aSHans de Goede while (1) { 1602554c0a3aSHans de Goede if (startAddr >= efuse_max_available_len) { 1603554c0a3aSHans de Goede bRet = false; 1604554c0a3aSHans de Goede DBG_8192C("%s: startAddr(%d) >= efuse_max_available_len(%d)\n", __func__, startAddr, efuse_max_available_len); 1605554c0a3aSHans de Goede break; 1606554c0a3aSHans de Goede } 1607554c0a3aSHans de Goede 1608554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest) && (efuse_data != 0xFF)) { 1609554c0a3aSHans de Goede #if 1 1610554c0a3aSHans de Goede bRet = false; 1611554c0a3aSHans de Goede DBG_8192C("%s: Something Wrong! last bytes(%#X = 0x%02X) is not 0xFF\n", 1612554c0a3aSHans de Goede __func__, startAddr, efuse_data); 1613554c0a3aSHans de Goede break; 1614554c0a3aSHans de Goede #else 1615554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1616554c0a3aSHans de Goede cur_header = efuse_data; 1617554c0a3aSHans de Goede startAddr++; 1618554c0a3aSHans de Goede efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest); 1619554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1620554c0a3aSHans de Goede DBG_8192C("%s: Error condition, all words disabled!", __func__); 1621554c0a3aSHans de Goede bRet = false; 1622554c0a3aSHans de Goede break; 1623554c0a3aSHans de Goede } else { 1624554c0a3aSHans de Goede curPkt.offset = ((cur_header & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1625554c0a3aSHans de Goede curPkt.word_en = efuse_data & 0x0F; 1626554c0a3aSHans de Goede } 1627554c0a3aSHans de Goede } else { 1628554c0a3aSHans de Goede cur_header = efuse_data; 1629554c0a3aSHans de Goede curPkt.offset = (cur_header>>4) & 0x0F; 1630554c0a3aSHans de Goede curPkt.word_en = cur_header & 0x0F; 1631554c0a3aSHans de Goede } 1632554c0a3aSHans de Goede 1633554c0a3aSHans de Goede curPkt.word_cnts = Efuse_CalculateWordCnts(curPkt.word_en); 1634554c0a3aSHans de Goede /* if same header is found but no data followed */ 1635554c0a3aSHans de Goede /* write some part of data followed by the header. */ 1636554c0a3aSHans de Goede if ( 1637554c0a3aSHans de Goede (curPkt.offset == pTargetPkt->offset) && 1638554c0a3aSHans de Goede (hal_EfuseCheckIfDatafollowed(padapter, curPkt.word_cnts, startAddr+1, bPseudoTest) == false) && 1639554c0a3aSHans de Goede wordEnMatched(pTargetPkt, &curPkt, &matched_wden) == true 1640554c0a3aSHans de Goede ) { 1641554c0a3aSHans de Goede DBG_8192C("%s: Need to partial write data by the previous wrote header\n", __func__); 1642554c0a3aSHans de Goede /* Here to write partial data */ 1643554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, startAddr+1, matched_wden, pTargetPkt->data, bPseudoTest); 1644554c0a3aSHans de Goede if (badworden != 0x0F) { 1645554c0a3aSHans de Goede u32 PgWriteSuccess = 0; 1646554c0a3aSHans de Goede /* if write fail on some words, write these bad words again */ 1647554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1648554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1649554c0a3aSHans de Goede else 1650554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite_BT(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1651554c0a3aSHans de Goede 1652554c0a3aSHans de Goede if (!PgWriteSuccess) { 1653554c0a3aSHans de Goede bRet = false; /* write fail, return */ 1654554c0a3aSHans de Goede break; 1655554c0a3aSHans de Goede } 1656554c0a3aSHans de Goede } 1657554c0a3aSHans de Goede /* partial write ok, update the target packet for later use */ 1658554c0a3aSHans de Goede for (i = 0; i < 4; i++) { 1659554c0a3aSHans de Goede if ((matched_wden & (0x1<<i)) == 0) { /* this word has been written */ 1660554c0a3aSHans de Goede pTargetPkt->word_en |= (0x1<<i); /* disable the word */ 1661554c0a3aSHans de Goede } 1662554c0a3aSHans de Goede } 1663554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1664554c0a3aSHans de Goede } 1665554c0a3aSHans de Goede /* read from next header */ 1666554c0a3aSHans de Goede startAddr = startAddr + (curPkt.word_cnts*2) + 1; 1667554c0a3aSHans de Goede #endif 1668554c0a3aSHans de Goede } else { 1669554c0a3aSHans de Goede /* not used header, 0xff */ 1670554c0a3aSHans de Goede *pAddr = startAddr; 1671554c0a3aSHans de Goede /* DBG_8192C("%s: Started from unused header offset =%d\n", __func__, startAddr)); */ 1672554c0a3aSHans de Goede bRet = true; 1673554c0a3aSHans de Goede break; 1674554c0a3aSHans de Goede } 1675554c0a3aSHans de Goede } 1676554c0a3aSHans de Goede 1677554c0a3aSHans de Goede return bRet; 1678554c0a3aSHans de Goede } 1679554c0a3aSHans de Goede 1680554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite1ByteHeader( 1681554c0a3aSHans de Goede struct adapter *padapter, 1682554c0a3aSHans de Goede u8 efuseType, 1683554c0a3aSHans de Goede u16 *pAddr, 1684554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt, 1685554c0a3aSHans de Goede u8 bPseudoTest 1686554c0a3aSHans de Goede ) 1687554c0a3aSHans de Goede { 1688554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1689554c0a3aSHans de Goede u16 efuse_addr = *pAddr; 1690554c0a3aSHans de Goede u8 repeatcnt = 0; 1691554c0a3aSHans de Goede 1692554c0a3aSHans de Goede 1693554c0a3aSHans de Goede /* DBG_8192C("%s\n", __func__); */ 1694554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset << 4) & 0xf0) | pTargetPkt->word_en; 1695554c0a3aSHans de Goede 1696554c0a3aSHans de Goede do { 1697554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1698554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1699554c0a3aSHans de Goede if (tmp_header != 0xFF) 1700554c0a3aSHans de Goede break; 1701554c0a3aSHans de Goede if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) { 1702554c0a3aSHans de Goede DBG_8192C("%s: Repeat over limit for pg_header!!\n", __func__); 1703554c0a3aSHans de Goede return false; 1704554c0a3aSHans de Goede } 1705554c0a3aSHans de Goede } while (1); 1706554c0a3aSHans de Goede 1707554c0a3aSHans de Goede if (tmp_header != pg_header) { 1708554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: PG Header Fail!!(pg = 0x%02X read = 0x%02X)\n", __func__, pg_header, tmp_header); 1709554c0a3aSHans de Goede return false; 1710554c0a3aSHans de Goede } 1711554c0a3aSHans de Goede 1712554c0a3aSHans de Goede *pAddr = efuse_addr; 1713554c0a3aSHans de Goede 1714554c0a3aSHans de Goede return true; 1715554c0a3aSHans de Goede } 1716554c0a3aSHans de Goede 1717554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite2ByteHeader( 1718554c0a3aSHans de Goede struct adapter *padapter, 1719554c0a3aSHans de Goede u8 efuseType, 1720554c0a3aSHans de Goede u16 *pAddr, 1721554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt, 1722554c0a3aSHans de Goede u8 bPseudoTest 1723554c0a3aSHans de Goede ) 1724554c0a3aSHans de Goede { 1725554c0a3aSHans de Goede u16 efuse_addr, efuse_max_available_len = 0; 1726554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1727554c0a3aSHans de Goede u8 repeatcnt = 0; 1728554c0a3aSHans de Goede 1729554c0a3aSHans de Goede 1730554c0a3aSHans de Goede /* DBG_8192C("%s\n", __func__); */ 1731554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &efuse_max_available_len, bPseudoTest); 1732554c0a3aSHans de Goede 1733554c0a3aSHans de Goede efuse_addr = *pAddr; 1734554c0a3aSHans de Goede if (efuse_addr >= efuse_max_available_len) { 173554f6f4deSColin Ian King DBG_8192C("%s: addr(%d) over available (%d)!!\n", __func__, 173654f6f4deSColin Ian King efuse_addr, efuse_max_available_len); 1737554c0a3aSHans de Goede return false; 1738554c0a3aSHans de Goede } 1739554c0a3aSHans de Goede 1740554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x07) << 5) | 0x0F; 1741554c0a3aSHans de Goede /* DBG_8192C("%s: pg_header = 0x%x\n", __func__, pg_header); */ 1742554c0a3aSHans de Goede 1743554c0a3aSHans de Goede do { 1744554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1745554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1746554c0a3aSHans de Goede if (tmp_header != 0xFF) 1747554c0a3aSHans de Goede break; 1748554c0a3aSHans de Goede if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) { 1749554c0a3aSHans de Goede DBG_8192C("%s: Repeat over limit for pg_header!!\n", __func__); 1750554c0a3aSHans de Goede return false; 1751554c0a3aSHans de Goede } 1752554c0a3aSHans de Goede } while (1); 1753554c0a3aSHans de Goede 1754554c0a3aSHans de Goede if (tmp_header != pg_header) { 1755554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: PG Header Fail!!(pg = 0x%02X read = 0x%02X)\n", __func__, pg_header, tmp_header); 1756554c0a3aSHans de Goede return false; 1757554c0a3aSHans de Goede } 1758554c0a3aSHans de Goede 1759554c0a3aSHans de Goede /* to write ext_header */ 1760554c0a3aSHans de Goede efuse_addr++; 1761554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x78) << 1) | pTargetPkt->word_en; 1762554c0a3aSHans de Goede 1763554c0a3aSHans de Goede do { 1764554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1765554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1766554c0a3aSHans de Goede if (tmp_header != 0xFF) 1767554c0a3aSHans de Goede break; 1768554c0a3aSHans de Goede if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) { 1769554c0a3aSHans de Goede DBG_8192C("%s: Repeat over limit for ext_header!!\n", __func__); 1770554c0a3aSHans de Goede return false; 1771554c0a3aSHans de Goede } 1772554c0a3aSHans de Goede } while (1); 1773554c0a3aSHans de Goede 1774554c0a3aSHans de Goede if (tmp_header != pg_header) { /* offset PG fail */ 1775554c0a3aSHans de Goede DBG_8192C(KERN_ERR "%s: PG EXT Header Fail!!(pg = 0x%02X read = 0x%02X)\n", __func__, pg_header, tmp_header); 1776554c0a3aSHans de Goede return false; 1777554c0a3aSHans de Goede } 1778554c0a3aSHans de Goede 1779554c0a3aSHans de Goede *pAddr = efuse_addr; 1780554c0a3aSHans de Goede 1781554c0a3aSHans de Goede return true; 1782554c0a3aSHans de Goede } 1783554c0a3aSHans de Goede 1784554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteHeader( 1785554c0a3aSHans de Goede struct adapter *padapter, 1786554c0a3aSHans de Goede u8 efuseType, 1787554c0a3aSHans de Goede u16 *pAddr, 1788554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt, 1789554c0a3aSHans de Goede u8 bPseudoTest 1790554c0a3aSHans de Goede ) 1791554c0a3aSHans de Goede { 1792554c0a3aSHans de Goede u8 bRet = false; 1793554c0a3aSHans de Goede 1794554c0a3aSHans de Goede if (pTargetPkt->offset >= EFUSE_MAX_SECTION_BASE) 1795554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite2ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1796554c0a3aSHans de Goede else 1797554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite1ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1798554c0a3aSHans de Goede 1799554c0a3aSHans de Goede return bRet; 1800554c0a3aSHans de Goede } 1801554c0a3aSHans de Goede 1802554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteData( 1803554c0a3aSHans de Goede struct adapter *padapter, 1804554c0a3aSHans de Goede u8 efuseType, 1805554c0a3aSHans de Goede u16 *pAddr, 1806554c0a3aSHans de Goede PPGPKT_STRUCT pTargetPkt, 1807554c0a3aSHans de Goede u8 bPseudoTest 1808554c0a3aSHans de Goede ) 1809554c0a3aSHans de Goede { 1810554c0a3aSHans de Goede u16 efuse_addr; 1811554c0a3aSHans de Goede u8 badworden; 1812554c0a3aSHans de Goede 1813554c0a3aSHans de Goede 1814554c0a3aSHans de Goede efuse_addr = *pAddr; 1815554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, efuse_addr+1, pTargetPkt->word_en, pTargetPkt->data, bPseudoTest); 1816554c0a3aSHans de Goede if (badworden != 0x0F) { 1817554c0a3aSHans de Goede DBG_8192C("%s: Fail!!\n", __func__); 1818554c0a3aSHans de Goede return false; 1819554c0a3aSHans de Goede } 1820554c0a3aSHans de Goede 1821554c0a3aSHans de Goede /* DBG_8192C("%s: ok\n", __func__); */ 1822554c0a3aSHans de Goede return true; 1823554c0a3aSHans de Goede } 1824554c0a3aSHans de Goede 1825554c0a3aSHans de Goede static s32 Hal_EfusePgPacketWrite( 1826554c0a3aSHans de Goede struct adapter *padapter, 1827554c0a3aSHans de Goede u8 offset, 1828554c0a3aSHans de Goede u8 word_en, 1829554c0a3aSHans de Goede u8 *pData, 1830554c0a3aSHans de Goede bool bPseudoTest 1831554c0a3aSHans de Goede ) 1832554c0a3aSHans de Goede { 1833554c0a3aSHans de Goede PGPKT_STRUCT targetPkt; 1834554c0a3aSHans de Goede u16 startAddr = 0; 1835554c0a3aSHans de Goede u8 efuseType = EFUSE_WIFI; 1836554c0a3aSHans de Goede 1837554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1838554c0a3aSHans de Goede return false; 1839554c0a3aSHans de Goede 1840554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1841554c0a3aSHans de Goede 1842554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1843554c0a3aSHans de Goede return false; 1844554c0a3aSHans de Goede 1845554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1846554c0a3aSHans de Goede return false; 1847554c0a3aSHans de Goede 1848554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1849554c0a3aSHans de Goede return false; 1850554c0a3aSHans de Goede 1851554c0a3aSHans de Goede return true; 1852554c0a3aSHans de Goede } 1853554c0a3aSHans de Goede 1854554c0a3aSHans de Goede static bool Hal_EfusePgPacketWrite_BT( 1855554c0a3aSHans de Goede struct adapter *padapter, 1856554c0a3aSHans de Goede u8 offset, 1857554c0a3aSHans de Goede u8 word_en, 1858554c0a3aSHans de Goede u8 *pData, 1859554c0a3aSHans de Goede bool bPseudoTest 1860554c0a3aSHans de Goede ) 1861554c0a3aSHans de Goede { 1862554c0a3aSHans de Goede PGPKT_STRUCT targetPkt; 1863554c0a3aSHans de Goede u16 startAddr = 0; 1864554c0a3aSHans de Goede u8 efuseType = EFUSE_BT; 1865554c0a3aSHans de Goede 1866554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1867554c0a3aSHans de Goede return false; 1868554c0a3aSHans de Goede 1869554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1870554c0a3aSHans de Goede 1871554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1872554c0a3aSHans de Goede return false; 1873554c0a3aSHans de Goede 1874554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1875554c0a3aSHans de Goede return false; 1876554c0a3aSHans de Goede 1877554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1878554c0a3aSHans de Goede return false; 1879554c0a3aSHans de Goede 1880554c0a3aSHans de Goede return true; 1881554c0a3aSHans de Goede } 1882554c0a3aSHans de Goede 1883554c0a3aSHans de Goede static HAL_VERSION ReadChipVersion8723B(struct adapter *padapter) 1884554c0a3aSHans de Goede { 1885554c0a3aSHans de Goede u32 value32; 1886554c0a3aSHans de Goede HAL_VERSION ChipVersion; 1887554c0a3aSHans de Goede struct hal_com_data *pHalData; 1888554c0a3aSHans de Goede 1889554c0a3aSHans de Goede /* YJ, TODO, move read chip type here */ 1890554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 1891554c0a3aSHans de Goede 1892554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_SYS_CFG); 1893554c0a3aSHans de Goede ChipVersion.ICType = CHIP_8723B; 1894554c0a3aSHans de Goede ChipVersion.ChipType = ((value32 & RTL_ID) ? TEST_CHIP : NORMAL_CHIP); 1895554c0a3aSHans de Goede ChipVersion.RFType = RF_TYPE_1T1R; 1896554c0a3aSHans de Goede ChipVersion.VendorType = ((value32 & VENDOR_ID) ? CHIP_VENDOR_UMC : CHIP_VENDOR_TSMC); 1897554c0a3aSHans de Goede ChipVersion.CUTVersion = (value32 & CHIP_VER_RTL_MASK)>>CHIP_VER_RTL_SHIFT; /* IC version (CUT) */ 1898554c0a3aSHans de Goede 1899554c0a3aSHans de Goede /* For regulator mode. by tynli. 2011.01.14 */ 1900554c0a3aSHans de Goede pHalData->RegulatorMode = ((value32 & SPS_SEL) ? RT_LDO_REGULATOR : RT_SWITCHING_REGULATOR); 1901554c0a3aSHans de Goede 1902554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_GPIO_OUTSTS); 1903554c0a3aSHans de Goede ChipVersion.ROMVer = ((value32 & RF_RL_ID) >> 20); /* ROM code version. */ 1904554c0a3aSHans de Goede 1905554c0a3aSHans de Goede /* For multi-function consideration. Added by Roger, 2010.10.06. */ 1906554c0a3aSHans de Goede pHalData->MultiFunc = RT_MULTI_FUNC_NONE; 1907554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 1908554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & WL_FUNC_EN) ? RT_MULTI_FUNC_WIFI : 0); 1909554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & BT_FUNC_EN) ? RT_MULTI_FUNC_BT : 0); 1910554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & GPS_FUNC_EN) ? RT_MULTI_FUNC_GPS : 0); 1911554c0a3aSHans de Goede pHalData->PolarityCtl = ((value32 & WL_HWPDN_SL) ? RT_POLARITY_HIGH_ACT : RT_POLARITY_LOW_ACT); 1912554c0a3aSHans de Goede #if 1 1913554c0a3aSHans de Goede dump_chip_info(ChipVersion); 1914554c0a3aSHans de Goede #endif 1915554c0a3aSHans de Goede pHalData->VersionID = ChipVersion; 1916554c0a3aSHans de Goede if (IS_1T2R(ChipVersion)) 1917554c0a3aSHans de Goede pHalData->rf_type = RF_1T2R; 1918554c0a3aSHans de Goede else if (IS_2T2R(ChipVersion)) 1919554c0a3aSHans de Goede pHalData->rf_type = RF_2T2R; 1920554c0a3aSHans de Goede else 1921554c0a3aSHans de Goede pHalData->rf_type = RF_1T1R; 1922554c0a3aSHans de Goede 1923554c0a3aSHans de Goede MSG_8192C("RF_Type is %x!!\n", pHalData->rf_type); 1924554c0a3aSHans de Goede 1925554c0a3aSHans de Goede return ChipVersion; 1926554c0a3aSHans de Goede } 1927554c0a3aSHans de Goede 1928554c0a3aSHans de Goede static void rtl8723b_read_chip_version(struct adapter *padapter) 1929554c0a3aSHans de Goede { 1930554c0a3aSHans de Goede ReadChipVersion8723B(padapter); 1931554c0a3aSHans de Goede } 1932554c0a3aSHans de Goede 1933554c0a3aSHans de Goede void rtl8723b_InitBeaconParameters(struct adapter *padapter) 1934554c0a3aSHans de Goede { 1935554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1936554c0a3aSHans de Goede u16 val16; 1937554c0a3aSHans de Goede u8 val8; 1938554c0a3aSHans de Goede 1939554c0a3aSHans de Goede 1940554c0a3aSHans de Goede val8 = DIS_TSF_UDT; 1941554c0a3aSHans de Goede val16 = val8 | (val8 << 8); /* port0 and port1 */ 1942554c0a3aSHans de Goede 1943554c0a3aSHans de Goede /* Enable prot0 beacon function for PSTDMA */ 1944554c0a3aSHans de Goede val16 |= EN_BCN_FUNCTION; 1945554c0a3aSHans de Goede 1946554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_CTRL, val16); 1947554c0a3aSHans de Goede 1948554c0a3aSHans de Goede /* TODO: Remove these magic number */ 1949554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0x6404);/* ms */ 1950554c0a3aSHans de Goede /* Firmware will control REG_DRVERLYINT when power saving is enable, */ 1951554c0a3aSHans de Goede /* so don't set this register on STA mode. */ 1952554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_STATION_STATE) == false) 1953554c0a3aSHans de Goede rtw_write8(padapter, REG_DRVERLYINT, DRIVER_EARLY_INT_TIME_8723B); /* 5ms */ 1954554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, BCN_DMA_ATIME_INT_TIME_8723B); /* 2ms */ 1955554c0a3aSHans de Goede 1956554c0a3aSHans de Goede /* Suggested by designer timchen. Change beacon AIFS to the largest number */ 1957554c0a3aSHans de Goede /* beacause test chip does not contension before sending beacon. by tynli. 2009.11.03 */ 1958554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x660F); 1959554c0a3aSHans de Goede 1960554c0a3aSHans de Goede pHalData->RegBcnCtrlVal = rtw_read8(padapter, REG_BCN_CTRL); 1961554c0a3aSHans de Goede pHalData->RegTxPause = rtw_read8(padapter, REG_TXPAUSE); 1962554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl = rtw_read8(padapter, REG_FWHW_TXQ_CTRL+2); 1963554c0a3aSHans de Goede pHalData->RegReg542 = rtw_read8(padapter, REG_TBTT_PROHIBIT+2); 1964554c0a3aSHans de Goede pHalData->RegCR_1 = rtw_read8(padapter, REG_CR+1); 1965554c0a3aSHans de Goede } 1966554c0a3aSHans de Goede 1967554c0a3aSHans de Goede void _InitBurstPktLen_8723BS(struct adapter *Adapter) 1968554c0a3aSHans de Goede { 1969554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 1970554c0a3aSHans de Goede 1971554c0a3aSHans de Goede rtw_write8(Adapter, 0x4c7, rtw_read8(Adapter, 0x4c7)|BIT(7)); /* enable single pkt ampdu */ 1972554c0a3aSHans de Goede rtw_write8(Adapter, REG_RX_PKT_LIMIT_8723B, 0x18); /* for VHT packet length 11K */ 1973554c0a3aSHans de Goede rtw_write8(Adapter, REG_MAX_AGGR_NUM_8723B, 0x1F); 1974554c0a3aSHans de Goede rtw_write8(Adapter, REG_PIFS_8723B, 0x00); 1975554c0a3aSHans de Goede rtw_write8(Adapter, REG_FWHW_TXQ_CTRL_8723B, rtw_read8(Adapter, REG_FWHW_TXQ_CTRL)&(~BIT(7))); 1976554c0a3aSHans de Goede if (pHalData->AMPDUBurstMode) 1977554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_BURST_MODE_8723B, 0x5F); 1978554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_MAX_TIME_8723B, 0x70); 1979554c0a3aSHans de Goede 1980554c0a3aSHans de Goede /* ARFB table 9 for 11ac 5G 2SS */ 1981554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B, 0x00000010); 1982554c0a3aSHans de Goede if (IS_NORMAL_CHIP(pHalData->VersionID)) 1983554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0xfffff000); 1984554c0a3aSHans de Goede else 1985554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0x3e0ff000); 1986554c0a3aSHans de Goede 1987554c0a3aSHans de Goede /* ARFB table 10 for 11ac 5G 1SS */ 1988554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B, 0x00000010); 1989554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B+4, 0x003ff000); 1990554c0a3aSHans de Goede } 1991554c0a3aSHans de Goede 1992554c0a3aSHans de Goede static void ResumeTxBeacon(struct adapter *padapter) 1993554c0a3aSHans de Goede { 1994554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1995554c0a3aSHans de Goede 1996554c0a3aSHans de Goede 1997554c0a3aSHans de Goede /* 2010.03.01. Marked by tynli. No need to call workitem beacause we record the value */ 1998554c0a3aSHans de Goede /* which should be read from register to a global variable. */ 1999554c0a3aSHans de Goede 2000554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("+ResumeTxBeacon\n")); 2001554c0a3aSHans de Goede 2002554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl |= BIT(6); 2003554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 2004554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0xff); 2005554c0a3aSHans de Goede pHalData->RegReg542 |= BIT(0); 2006554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 2007554c0a3aSHans de Goede } 2008554c0a3aSHans de Goede 2009554c0a3aSHans de Goede static void StopTxBeacon(struct adapter *padapter) 2010554c0a3aSHans de Goede { 2011554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2012554c0a3aSHans de Goede 2013554c0a3aSHans de Goede 2014554c0a3aSHans de Goede /* 2010.03.01. Marked by tynli. No need to call workitem beacause we record the value */ 2015554c0a3aSHans de Goede /* which should be read from register to a global variable. */ 2016554c0a3aSHans de Goede 2017554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("+StopTxBeacon\n")); 2018554c0a3aSHans de Goede 2019554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl &= ~BIT(6); 2020554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 2021554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0x64); 2022554c0a3aSHans de Goede pHalData->RegReg542 &= ~BIT(0); 2023554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 2024554c0a3aSHans de Goede 2025554c0a3aSHans de Goede CheckFwRsvdPageContent(padapter); /* 2010.06.23. Added by tynli. */ 2026554c0a3aSHans de Goede } 2027554c0a3aSHans de Goede 2028554c0a3aSHans de Goede static void _BeaconFunctionEnable(struct adapter *padapter, u8 Enable, u8 Linked) 2029554c0a3aSHans de Goede { 2030554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT | EN_BCN_FUNCTION | DIS_BCNQ_SUB); 2031554c0a3aSHans de Goede rtw_write8(padapter, REG_RD_CTRL+1, 0x6F); 2032554c0a3aSHans de Goede } 2033554c0a3aSHans de Goede 2034554c0a3aSHans de Goede static void rtl8723b_SetBeaconRelatedRegisters(struct adapter *padapter) 2035554c0a3aSHans de Goede { 2036554c0a3aSHans de Goede u8 val8; 2037554c0a3aSHans de Goede u32 value32; 2038554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 2039554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &pmlmeext->mlmext_info; 2040554c0a3aSHans de Goede u32 bcn_ctrl_reg; 2041554c0a3aSHans de Goede 2042554c0a3aSHans de Goede /* reset TSF, enable update TSF, correcting TSF On Beacon */ 2043554c0a3aSHans de Goede 2044554c0a3aSHans de Goede /* REG_BCN_INTERVAL */ 2045554c0a3aSHans de Goede /* REG_BCNDMATIM */ 2046554c0a3aSHans de Goede /* REG_ATIMWND */ 2047554c0a3aSHans de Goede /* REG_TBTT_PROHIBIT */ 2048554c0a3aSHans de Goede /* REG_DRVERLYINT */ 2049554c0a3aSHans de Goede /* REG_BCN_MAX_ERR */ 2050554c0a3aSHans de Goede /* REG_BCNTCFG (0x510) */ 2051554c0a3aSHans de Goede /* REG_DUAL_TSF_RST */ 2052554c0a3aSHans de Goede /* REG_BCN_CTRL (0x550) */ 2053554c0a3aSHans de Goede 2054554c0a3aSHans de Goede 2055554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 2056554c0a3aSHans de Goede 2057554c0a3aSHans de Goede /* */ 2058554c0a3aSHans de Goede /* ATIM window */ 2059554c0a3aSHans de Goede /* */ 2060554c0a3aSHans de Goede rtw_write16(padapter, REG_ATIMWND, 2); 2061554c0a3aSHans de Goede 2062554c0a3aSHans de Goede /* */ 2063554c0a3aSHans de Goede /* Beacon interval (in unit of TU). */ 2064554c0a3aSHans de Goede /* */ 2065554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, pmlmeinfo->bcn_interval); 2066554c0a3aSHans de Goede 2067554c0a3aSHans de Goede rtl8723b_InitBeaconParameters(padapter); 2068554c0a3aSHans de Goede 2069554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, 0x09); 2070554c0a3aSHans de Goede 2071554c0a3aSHans de Goede /* */ 2072554c0a3aSHans de Goede /* Reset TSF Timer to zero, added by Roger. 2008.06.24 */ 2073554c0a3aSHans de Goede /* */ 2074554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_TCR); 2075554c0a3aSHans de Goede value32 &= ~TSFRST; 2076554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 2077554c0a3aSHans de Goede 2078554c0a3aSHans de Goede value32 |= TSFRST; 2079554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 2080554c0a3aSHans de Goede 2081554c0a3aSHans de Goede /* NOTE: Fix test chip's bug (about contention windows's randomness) */ 2082554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE|WIFI_AP_STATE) == true) { 2083554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_CCK, 0x50); 2084554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_OFDM, 0x50); 2085554c0a3aSHans de Goede } 2086554c0a3aSHans de Goede 2087554c0a3aSHans de Goede _BeaconFunctionEnable(padapter, true, true); 2088554c0a3aSHans de Goede 2089554c0a3aSHans de Goede ResumeTxBeacon(padapter); 2090554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 2091554c0a3aSHans de Goede val8 |= DIS_BCNQ_SUB; 2092554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 2093554c0a3aSHans de Goede } 2094554c0a3aSHans de Goede 2095554c0a3aSHans de Goede static void rtl8723b_GetHalODMVar( 2096554c0a3aSHans de Goede struct adapter *Adapter, 2097554c0a3aSHans de Goede enum HAL_ODM_VARIABLE eVariable, 2098554c0a3aSHans de Goede void *pValue1, 2099554c0a3aSHans de Goede void *pValue2 2100554c0a3aSHans de Goede ) 2101554c0a3aSHans de Goede { 2102554c0a3aSHans de Goede GetHalODMVar(Adapter, eVariable, pValue1, pValue2); 2103554c0a3aSHans de Goede } 2104554c0a3aSHans de Goede 2105554c0a3aSHans de Goede static void rtl8723b_SetHalODMVar( 2106554c0a3aSHans de Goede struct adapter *Adapter, 2107554c0a3aSHans de Goede enum HAL_ODM_VARIABLE eVariable, 2108554c0a3aSHans de Goede void *pValue1, 2109554c0a3aSHans de Goede bool bSet 2110554c0a3aSHans de Goede ) 2111554c0a3aSHans de Goede { 2112554c0a3aSHans de Goede SetHalODMVar(Adapter, eVariable, pValue1, bSet); 2113554c0a3aSHans de Goede } 2114554c0a3aSHans de Goede 2115554c0a3aSHans de Goede static void hal_notch_filter_8723b(struct adapter *adapter, bool enable) 2116554c0a3aSHans de Goede { 2117554c0a3aSHans de Goede if (enable) { 2118554c0a3aSHans de Goede DBG_871X("Enable notch filter\n"); 2119554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) | BIT1); 2120554c0a3aSHans de Goede } else { 2121554c0a3aSHans de Goede DBG_871X("Disable notch filter\n"); 2122554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) & ~BIT1); 2123554c0a3aSHans de Goede } 2124554c0a3aSHans de Goede } 2125554c0a3aSHans de Goede 2126554c0a3aSHans de Goede static void UpdateHalRAMask8723B(struct adapter *padapter, u32 mac_id, u8 rssi_level) 2127554c0a3aSHans de Goede { 2128554c0a3aSHans de Goede u32 mask, rate_bitmap; 2129554c0a3aSHans de Goede u8 shortGIrate = false; 2130554c0a3aSHans de Goede struct sta_info *psta; 2131554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2132554c0a3aSHans de Goede struct dm_priv *pdmpriv = &pHalData->dmpriv; 2133554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 2134554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &(pmlmeext->mlmext_info); 2135554c0a3aSHans de Goede 2136554c0a3aSHans de Goede DBG_871X("%s(): mac_id =%d rssi_level =%d\n", __func__, mac_id, rssi_level); 2137554c0a3aSHans de Goede 2138554c0a3aSHans de Goede if (mac_id >= NUM_STA) /* CAM_SIZE */ 2139554c0a3aSHans de Goede return; 2140554c0a3aSHans de Goede 2141554c0a3aSHans de Goede psta = pmlmeinfo->FW_sta_info[mac_id].psta; 2142554c0a3aSHans de Goede if (psta == NULL) 2143554c0a3aSHans de Goede return; 2144554c0a3aSHans de Goede 2145554c0a3aSHans de Goede shortGIrate = query_ra_short_GI(psta); 2146554c0a3aSHans de Goede 2147554c0a3aSHans de Goede mask = psta->ra_mask; 2148554c0a3aSHans de Goede 2149554c0a3aSHans de Goede rate_bitmap = 0xffffffff; 2150554c0a3aSHans de Goede rate_bitmap = ODM_Get_Rate_Bitmap(&pHalData->odmpriv, mac_id, mask, rssi_level); 2151554c0a3aSHans de Goede DBG_871X("%s => mac_id:%d, networkType:0x%02x, mask:0x%08x\n\t ==> rssi_level:%d, rate_bitmap:0x%08x\n", 2152554c0a3aSHans de Goede __func__, mac_id, psta->wireless_mode, mask, rssi_level, rate_bitmap); 2153554c0a3aSHans de Goede 2154554c0a3aSHans de Goede mask &= rate_bitmap; 2155554c0a3aSHans de Goede 2156554c0a3aSHans de Goede rate_bitmap = rtw_btcoex_GetRaMask(padapter); 2157554c0a3aSHans de Goede mask &= ~rate_bitmap; 2158554c0a3aSHans de Goede 2159554c0a3aSHans de Goede #ifdef CONFIG_CMCC_TEST 2160554c0a3aSHans de Goede if (pmlmeext->cur_wireless_mode & WIRELESS_11G) { 2161554c0a3aSHans de Goede if (mac_id == 0) { 2162554c0a3aSHans de Goede DBG_871X("CMCC_BT update raid entry, mask = 0x%x\n", mask); 2163554c0a3aSHans de Goede mask &= 0xffffff00; /* disable CCK & <24M OFDM rate for 11G mode for CMCC */ 2164554c0a3aSHans de Goede DBG_871X("CMCC_BT update raid entry, mask = 0x%x\n", mask); 2165554c0a3aSHans de Goede } 2166554c0a3aSHans de Goede } 2167554c0a3aSHans de Goede #endif 2168554c0a3aSHans de Goede 2169554c0a3aSHans de Goede if (pHalData->fw_ractrl == true) { 2170554c0a3aSHans de Goede rtl8723b_set_FwMacIdConfig_cmd(padapter, mac_id, psta->raid, psta->bw_mode, shortGIrate, mask); 2171554c0a3aSHans de Goede } 2172554c0a3aSHans de Goede 2173554c0a3aSHans de Goede /* set correct initial date rate for each mac_id */ 2174554c0a3aSHans de Goede pdmpriv->INIDATA_RATE[mac_id] = psta->init_rate; 2175554c0a3aSHans de Goede DBG_871X("%s(): mac_id =%d raid = 0x%x bw =%d mask = 0x%x init_rate = 0x%x\n", __func__, mac_id, psta->raid, psta->bw_mode, mask, psta->init_rate); 2176554c0a3aSHans de Goede } 2177554c0a3aSHans de Goede 2178554c0a3aSHans de Goede 2179554c0a3aSHans de Goede void rtl8723b_set_hal_ops(struct hal_ops *pHalFunc) 2180554c0a3aSHans de Goede { 2181554c0a3aSHans de Goede pHalFunc->free_hal_data = &rtl8723b_free_hal_data; 2182554c0a3aSHans de Goede 2183554c0a3aSHans de Goede pHalFunc->dm_init = &rtl8723b_init_dm_priv; 2184554c0a3aSHans de Goede 2185554c0a3aSHans de Goede pHalFunc->read_chip_version = &rtl8723b_read_chip_version; 2186554c0a3aSHans de Goede 2187554c0a3aSHans de Goede pHalFunc->UpdateRAMaskHandler = &UpdateHalRAMask8723B; 2188554c0a3aSHans de Goede 2189554c0a3aSHans de Goede pHalFunc->set_bwmode_handler = &PHY_SetBWMode8723B; 2190554c0a3aSHans de Goede pHalFunc->set_channel_handler = &PHY_SwChnl8723B; 2191554c0a3aSHans de Goede pHalFunc->set_chnl_bw_handler = &PHY_SetSwChnlBWMode8723B; 2192554c0a3aSHans de Goede 2193554c0a3aSHans de Goede pHalFunc->set_tx_power_level_handler = &PHY_SetTxPowerLevel8723B; 2194554c0a3aSHans de Goede pHalFunc->get_tx_power_level_handler = &PHY_GetTxPowerLevel8723B; 2195554c0a3aSHans de Goede 2196554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog = &rtl8723b_HalDmWatchDog; 2197554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog_in_lps = &rtl8723b_HalDmWatchDog_in_LPS; 2198554c0a3aSHans de Goede 2199554c0a3aSHans de Goede 2200554c0a3aSHans de Goede pHalFunc->SetBeaconRelatedRegistersHandler = &rtl8723b_SetBeaconRelatedRegisters; 2201554c0a3aSHans de Goede 2202554c0a3aSHans de Goede pHalFunc->Add_RateATid = &rtl8723b_Add_RateATid; 2203554c0a3aSHans de Goede 2204554c0a3aSHans de Goede pHalFunc->run_thread = &rtl8723b_start_thread; 2205554c0a3aSHans de Goede pHalFunc->cancel_thread = &rtl8723b_stop_thread; 2206554c0a3aSHans de Goede 2207554c0a3aSHans de Goede pHalFunc->read_bbreg = &PHY_QueryBBReg_8723B; 2208554c0a3aSHans de Goede pHalFunc->write_bbreg = &PHY_SetBBReg_8723B; 2209554c0a3aSHans de Goede pHalFunc->read_rfreg = &PHY_QueryRFReg_8723B; 2210554c0a3aSHans de Goede pHalFunc->write_rfreg = &PHY_SetRFReg_8723B; 2211554c0a3aSHans de Goede 2212554c0a3aSHans de Goede /* Efuse related function */ 2213554c0a3aSHans de Goede pHalFunc->BTEfusePowerSwitch = &Hal_BT_EfusePowerSwitch; 2214554c0a3aSHans de Goede pHalFunc->EfusePowerSwitch = &Hal_EfusePowerSwitch; 2215554c0a3aSHans de Goede pHalFunc->ReadEFuse = &Hal_ReadEFuse; 2216554c0a3aSHans de Goede pHalFunc->EFUSEGetEfuseDefinition = &Hal_GetEfuseDefinition; 2217554c0a3aSHans de Goede pHalFunc->EfuseGetCurrentSize = &Hal_EfuseGetCurrentSize; 2218554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketRead = &Hal_EfusePgPacketRead; 2219554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite = &Hal_EfusePgPacketWrite; 2220554c0a3aSHans de Goede pHalFunc->Efuse_WordEnableDataWrite = &Hal_EfuseWordEnableDataWrite; 2221554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite_BT = &Hal_EfusePgPacketWrite_BT; 2222554c0a3aSHans de Goede 2223554c0a3aSHans de Goede pHalFunc->GetHalODMVarHandler = &rtl8723b_GetHalODMVar; 2224554c0a3aSHans de Goede pHalFunc->SetHalODMVarHandler = &rtl8723b_SetHalODMVar; 2225554c0a3aSHans de Goede 2226554c0a3aSHans de Goede pHalFunc->xmit_thread_handler = &hal_xmit_handler; 2227554c0a3aSHans de Goede pHalFunc->hal_notch_filter = &hal_notch_filter_8723b; 2228554c0a3aSHans de Goede 2229554c0a3aSHans de Goede pHalFunc->c2h_handler = c2h_handler_8723b; 2230554c0a3aSHans de Goede pHalFunc->c2h_id_filter_ccx = c2h_id_filter_ccx_8723b; 2231554c0a3aSHans de Goede 2232554c0a3aSHans de Goede pHalFunc->fill_h2c_cmd = &FillH2CCmd8723B; 2233554c0a3aSHans de Goede } 2234554c0a3aSHans de Goede 2235554c0a3aSHans de Goede void rtl8723b_InitAntenna_Selection(struct adapter *padapter) 2236554c0a3aSHans de Goede { 2237554c0a3aSHans de Goede struct hal_com_data *pHalData; 2238554c0a3aSHans de Goede u8 val; 2239554c0a3aSHans de Goede 2240554c0a3aSHans de Goede 2241554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 2242554c0a3aSHans de Goede 2243554c0a3aSHans de Goede val = rtw_read8(padapter, REG_LEDCFG2); 2244554c0a3aSHans de Goede /* Let 8051 take control antenna settting */ 2245554c0a3aSHans de Goede val |= BIT(7); /* DPDT_SEL_EN, 0x4C[23] */ 2246554c0a3aSHans de Goede rtw_write8(padapter, REG_LEDCFG2, val); 2247554c0a3aSHans de Goede } 2248554c0a3aSHans de Goede 2249554c0a3aSHans de Goede void rtl8723b_init_default_value(struct adapter *padapter) 2250554c0a3aSHans de Goede { 2251554c0a3aSHans de Goede struct hal_com_data *pHalData; 2252554c0a3aSHans de Goede struct dm_priv *pdmpriv; 2253554c0a3aSHans de Goede u8 i; 2254554c0a3aSHans de Goede 2255554c0a3aSHans de Goede 2256554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 2257554c0a3aSHans de Goede pdmpriv = &pHalData->dmpriv; 2258554c0a3aSHans de Goede 2259554c0a3aSHans de Goede padapter->registrypriv.wireless_mode = WIRELESS_11BG_24N; 2260554c0a3aSHans de Goede 2261554c0a3aSHans de Goede /* init default value */ 2262554c0a3aSHans de Goede pHalData->fw_ractrl = false; 2263554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 2264554c0a3aSHans de Goede if (!adapter_to_pwrctl(padapter)->bkeepfwalive) 2265554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 2266554c0a3aSHans de Goede 2267554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 2268554c0a3aSHans de Goede 2269554c0a3aSHans de Goede /* init dm default value */ 2270554c0a3aSHans de Goede pdmpriv->TM_Trigger = 0;/* for IQK */ 2271554c0a3aSHans de Goede /* pdmpriv->binitialized = false; */ 2272554c0a3aSHans de Goede /* pdmpriv->prv_traffic_idx = 3; */ 2273554c0a3aSHans de Goede /* pdmpriv->initialize = 0; */ 2274554c0a3aSHans de Goede 2275554c0a3aSHans de Goede pdmpriv->ThermalValue_HP_index = 0; 2276554c0a3aSHans de Goede for (i = 0; i < HP_THERMAL_NUM; i++) 2277554c0a3aSHans de Goede pdmpriv->ThermalValue_HP[i] = 0; 2278554c0a3aSHans de Goede 2279554c0a3aSHans de Goede /* init Efuse variables */ 2280554c0a3aSHans de Goede pHalData->EfuseUsedBytes = 0; 2281554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = 0; 2282554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 2283554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseBank = 0; 2284554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseUsedBytes = 0; 2285554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseContent, 0xFF, EFUSE_MAX_HW_SIZE); 2286554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseInitMap, 0xFF, EFUSE_MAX_MAP_LEN); 2287554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseModifiedMap, 0xFF, EFUSE_MAX_MAP_LEN); 2288554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = 0; 2289554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = 0; 2290554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2291554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2292554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2293554c0a3aSHans de Goede pHalData->EfuseHal.fakeBTEfuseUsedBytes = 0; 2294554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2295554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2296554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2297554c0a3aSHans de Goede #endif 2298554c0a3aSHans de Goede } 2299554c0a3aSHans de Goede 2300554c0a3aSHans de Goede u8 GetEEPROMSize8723B(struct adapter *padapter) 2301554c0a3aSHans de Goede { 2302554c0a3aSHans de Goede u8 size = 0; 2303554c0a3aSHans de Goede u32 cr; 2304554c0a3aSHans de Goede 2305554c0a3aSHans de Goede cr = rtw_read16(padapter, REG_9346CR); 2306554c0a3aSHans de Goede /* 6: EEPROM used is 93C46, 4: boot from E-Fuse. */ 2307554c0a3aSHans de Goede size = (cr & BOOT_FROM_EEPROM) ? 6 : 4; 2308554c0a3aSHans de Goede 2309554c0a3aSHans de Goede MSG_8192C("EEPROM type is %s\n", size == 4 ? "E-FUSE" : "93C46"); 2310554c0a3aSHans de Goede 2311554c0a3aSHans de Goede return size; 2312554c0a3aSHans de Goede } 2313554c0a3aSHans de Goede 2314554c0a3aSHans de Goede /* */ 2315554c0a3aSHans de Goede /* */ 2316554c0a3aSHans de Goede /* LLT R/W/Init function */ 2317554c0a3aSHans de Goede /* */ 2318554c0a3aSHans de Goede /* */ 2319554c0a3aSHans de Goede s32 rtl8723b_InitLLTTable(struct adapter *padapter) 2320554c0a3aSHans de Goede { 2321554c0a3aSHans de Goede unsigned long start, passing_time; 2322554c0a3aSHans de Goede u32 val32; 2323554c0a3aSHans de Goede s32 ret; 2324554c0a3aSHans de Goede 2325554c0a3aSHans de Goede 2326554c0a3aSHans de Goede ret = _FAIL; 2327554c0a3aSHans de Goede 2328554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2329554c0a3aSHans de Goede val32 |= BIT_AUTO_INIT_LLT; 2330554c0a3aSHans de Goede rtw_write32(padapter, REG_AUTO_LLT, val32); 2331554c0a3aSHans de Goede 2332554c0a3aSHans de Goede start = jiffies; 2333554c0a3aSHans de Goede 2334554c0a3aSHans de Goede do { 2335554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2336554c0a3aSHans de Goede if (!(val32 & BIT_AUTO_INIT_LLT)) { 2337554c0a3aSHans de Goede ret = _SUCCESS; 2338554c0a3aSHans de Goede break; 2339554c0a3aSHans de Goede } 2340554c0a3aSHans de Goede 2341554c0a3aSHans de Goede passing_time = jiffies_to_msecs(jiffies - start); 2342554c0a3aSHans de Goede if (passing_time > 1000) { 2343554c0a3aSHans de Goede DBG_8192C( 2344554c0a3aSHans de Goede "%s: FAIL!! REG_AUTO_LLT(0x%X) =%08x\n", 2345554c0a3aSHans de Goede __func__, 2346554c0a3aSHans de Goede REG_AUTO_LLT, 2347554c0a3aSHans de Goede val32 2348554c0a3aSHans de Goede ); 2349554c0a3aSHans de Goede break; 2350554c0a3aSHans de Goede } 2351554c0a3aSHans de Goede 2352554c0a3aSHans de Goede msleep(1); 2353554c0a3aSHans de Goede } while (1); 2354554c0a3aSHans de Goede 2355554c0a3aSHans de Goede return ret; 2356554c0a3aSHans de Goede } 2357554c0a3aSHans de Goede 2358554c0a3aSHans de Goede static bool Hal_GetChnlGroup8723B(u8 Channel, u8 *pGroup) 2359554c0a3aSHans de Goede { 2360554c0a3aSHans de Goede bool bIn24G = true; 2361554c0a3aSHans de Goede 2362554c0a3aSHans de Goede if (Channel <= 14) { 2363554c0a3aSHans de Goede bIn24G = true; 2364554c0a3aSHans de Goede 2365554c0a3aSHans de Goede if (1 <= Channel && Channel <= 2) 2366554c0a3aSHans de Goede *pGroup = 0; 2367554c0a3aSHans de Goede else if (3 <= Channel && Channel <= 5) 2368554c0a3aSHans de Goede *pGroup = 1; 2369554c0a3aSHans de Goede else if (6 <= Channel && Channel <= 8) 2370554c0a3aSHans de Goede *pGroup = 2; 2371554c0a3aSHans de Goede else if (9 <= Channel && Channel <= 11) 2372554c0a3aSHans de Goede *pGroup = 3; 2373554c0a3aSHans de Goede else if (12 <= Channel && Channel <= 14) 2374554c0a3aSHans de Goede *pGroup = 4; 2375554c0a3aSHans de Goede else { 2376554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("==>Hal_GetChnlGroup8723B in 2.4 G, but Channel %d in Group not found\n", Channel)); 2377554c0a3aSHans de Goede } 2378554c0a3aSHans de Goede } else { 2379554c0a3aSHans de Goede bIn24G = false; 2380554c0a3aSHans de Goede 2381554c0a3aSHans de Goede if (36 <= Channel && Channel <= 42) 2382554c0a3aSHans de Goede *pGroup = 0; 2383554c0a3aSHans de Goede else if (44 <= Channel && Channel <= 48) 2384554c0a3aSHans de Goede *pGroup = 1; 2385554c0a3aSHans de Goede else if (50 <= Channel && Channel <= 58) 2386554c0a3aSHans de Goede *pGroup = 2; 2387554c0a3aSHans de Goede else if (60 <= Channel && Channel <= 64) 2388554c0a3aSHans de Goede *pGroup = 3; 2389554c0a3aSHans de Goede else if (100 <= Channel && Channel <= 106) 2390554c0a3aSHans de Goede *pGroup = 4; 2391554c0a3aSHans de Goede else if (108 <= Channel && Channel <= 114) 2392554c0a3aSHans de Goede *pGroup = 5; 2393554c0a3aSHans de Goede else if (116 <= Channel && Channel <= 122) 2394554c0a3aSHans de Goede *pGroup = 6; 2395554c0a3aSHans de Goede else if (124 <= Channel && Channel <= 130) 2396554c0a3aSHans de Goede *pGroup = 7; 2397554c0a3aSHans de Goede else if (132 <= Channel && Channel <= 138) 2398554c0a3aSHans de Goede *pGroup = 8; 2399554c0a3aSHans de Goede else if (140 <= Channel && Channel <= 144) 2400554c0a3aSHans de Goede *pGroup = 9; 2401554c0a3aSHans de Goede else if (149 <= Channel && Channel <= 155) 2402554c0a3aSHans de Goede *pGroup = 10; 2403554c0a3aSHans de Goede else if (157 <= Channel && Channel <= 161) 2404554c0a3aSHans de Goede *pGroup = 11; 2405554c0a3aSHans de Goede else if (165 <= Channel && Channel <= 171) 2406554c0a3aSHans de Goede *pGroup = 12; 2407554c0a3aSHans de Goede else if (173 <= Channel && Channel <= 177) 2408554c0a3aSHans de Goede *pGroup = 13; 2409554c0a3aSHans de Goede else { 2410554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("==>Hal_GetChnlGroup8723B in 5G, but Channel %d in Group not found\n", Channel)); 2411554c0a3aSHans de Goede } 2412554c0a3aSHans de Goede 2413554c0a3aSHans de Goede } 2414554c0a3aSHans de Goede RT_TRACE( 2415554c0a3aSHans de Goede _module_hci_hal_init_c_, 2416554c0a3aSHans de Goede _drv_info_, 2417554c0a3aSHans de Goede ( 2418554c0a3aSHans de Goede "<==Hal_GetChnlGroup8723B, (%s) Channel = %d, Group =%d,\n", 2419554c0a3aSHans de Goede bIn24G ? "2.4G" : "5G", 2420554c0a3aSHans de Goede Channel, 2421554c0a3aSHans de Goede *pGroup 2422554c0a3aSHans de Goede ) 2423554c0a3aSHans de Goede ); 2424554c0a3aSHans de Goede return bIn24G; 2425554c0a3aSHans de Goede } 2426554c0a3aSHans de Goede 2427554c0a3aSHans de Goede void Hal_InitPGData(struct adapter *padapter, u8 *PROMContent) 2428554c0a3aSHans de Goede { 2429554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2430554c0a3aSHans de Goede 2431554c0a3aSHans de Goede if (false == pEEPROM->bautoload_fail_flag) { /* autoload OK. */ 2432554c0a3aSHans de Goede if (!pEEPROM->EepromOrEfuse) { 2433554c0a3aSHans de Goede /* Read EFUSE real map to shadow. */ 2434554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2435554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2436554c0a3aSHans de Goede } 2437554c0a3aSHans de Goede } else {/* autoload fail */ 2438554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("AutoLoad Fail reported from CR9346!!\n")); 2439554c0a3aSHans de Goede if (false == pEEPROM->EepromOrEfuse) 2440554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2441554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2442554c0a3aSHans de Goede } 2443554c0a3aSHans de Goede } 2444554c0a3aSHans de Goede 2445554c0a3aSHans de Goede void Hal_EfuseParseIDCode(struct adapter *padapter, u8 *hwinfo) 2446554c0a3aSHans de Goede { 2447554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2448554c0a3aSHans de Goede /* struct hal_com_data *pHalData = GET_HAL_DATA(padapter); */ 2449554c0a3aSHans de Goede u16 EEPROMId; 2450554c0a3aSHans de Goede 2451554c0a3aSHans de Goede 2452554c0a3aSHans de Goede /* Checl 0x8129 again for making sure autoload status!! */ 2453554c0a3aSHans de Goede EEPROMId = le16_to_cpu(*((__le16 *)hwinfo)); 2454554c0a3aSHans de Goede if (EEPROMId != RTL_EEPROM_ID) { 2455554c0a3aSHans de Goede DBG_8192C("EEPROM ID(%#x) is invalid!!\n", EEPROMId); 2456554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = true; 2457554c0a3aSHans de Goede } else 2458554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = false; 2459554c0a3aSHans de Goede 2460554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, ("EEPROM ID = 0x%04x\n", EEPROMId)); 2461554c0a3aSHans de Goede } 2462554c0a3aSHans de Goede 2463554c0a3aSHans de Goede static void Hal_ReadPowerValueFromPROM_8723B( 2464554c0a3aSHans de Goede struct adapter *Adapter, 2465554c0a3aSHans de Goede struct TxPowerInfo24G *pwrInfo24G, 2466554c0a3aSHans de Goede u8 *PROMContent, 2467554c0a3aSHans de Goede bool AutoLoadFail 2468554c0a3aSHans de Goede ) 2469554c0a3aSHans de Goede { 2470554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2471554c0a3aSHans de Goede u32 rfPath, eeAddr = EEPROM_TX_PWR_INX_8723B, group, TxCount = 0; 2472554c0a3aSHans de Goede 2473554c0a3aSHans de Goede memset(pwrInfo24G, 0, sizeof(struct TxPowerInfo24G)); 2474554c0a3aSHans de Goede 2475554c0a3aSHans de Goede if (0xFF == PROMContent[eeAddr+1]) 2476554c0a3aSHans de Goede AutoLoadFail = true; 2477554c0a3aSHans de Goede 2478554c0a3aSHans de Goede if (AutoLoadFail) { 2479554c0a3aSHans de Goede DBG_871X("%s(): Use Default value!\n", __func__); 2480554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2481554c0a3aSHans de Goede /* 2.4G default value */ 2482554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2483554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2484554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2485554c0a3aSHans de Goede } 2486554c0a3aSHans de Goede 2487554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2488554c0a3aSHans de Goede if (TxCount == 0) { 2489554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][0] = EEPROM_DEFAULT_24G_HT20_DIFF; 2490554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][0] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2491554c0a3aSHans de Goede } else { 2492554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2493554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2494554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2495554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2496554c0a3aSHans de Goede } 2497554c0a3aSHans de Goede } 2498554c0a3aSHans de Goede } 2499554c0a3aSHans de Goede 2500554c0a3aSHans de Goede return; 2501554c0a3aSHans de Goede } 2502554c0a3aSHans de Goede 2503554c0a3aSHans de Goede pHalData->bTXPowerDataReadFromEEPORM = true; /* YJ, move, 120316 */ 2504554c0a3aSHans de Goede 2505554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2506554c0a3aSHans de Goede /* 2 2.4G default value */ 2507554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2508554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = PROMContent[eeAddr++]; 2509554c0a3aSHans de Goede if (pwrInfo24G->IndexCCK_Base[rfPath][group] == 0xFF) 2510554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2511554c0a3aSHans de Goede } 2512554c0a3aSHans de Goede 2513554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G-1; group++) { 2514554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = PROMContent[eeAddr++]; 2515554c0a3aSHans de Goede if (pwrInfo24G->IndexBW40_Base[rfPath][group] == 0xFF) 2516554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2517554c0a3aSHans de Goede } 2518554c0a3aSHans de Goede 2519554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2520554c0a3aSHans de Goede if (TxCount == 0) { 2521554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = 0; 2522554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2523554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_HT20_DIFF; 2524554c0a3aSHans de Goede else { 2525554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2526554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2527554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2528554c0a3aSHans de Goede } 2529554c0a3aSHans de Goede 2530554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2531554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2532554c0a3aSHans de Goede else { 2533554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2534554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2535554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2536554c0a3aSHans de Goede } 2537554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = 0; 2538554c0a3aSHans de Goede eeAddr++; 2539554c0a3aSHans de Goede } else { 2540554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2541554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2542554c0a3aSHans de Goede else { 2543554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2544554c0a3aSHans de Goede if (pwrInfo24G->BW40_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2545554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] |= 0xF0; 2546554c0a3aSHans de Goede } 2547554c0a3aSHans de Goede 2548554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2549554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2550554c0a3aSHans de Goede else { 2551554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2552554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2553554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2554554c0a3aSHans de Goede } 2555554c0a3aSHans de Goede eeAddr++; 2556554c0a3aSHans de Goede 2557554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2558554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2559554c0a3aSHans de Goede else { 2560554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2561554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2562554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2563554c0a3aSHans de Goede } 2564554c0a3aSHans de Goede 2565554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2566554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2567554c0a3aSHans de Goede else { 2568554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2569554c0a3aSHans de Goede if (pwrInfo24G->CCK_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2570554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] |= 0xF0; 2571554c0a3aSHans de Goede } 2572554c0a3aSHans de Goede eeAddr++; 2573554c0a3aSHans de Goede } 2574554c0a3aSHans de Goede } 2575554c0a3aSHans de Goede } 2576554c0a3aSHans de Goede } 2577554c0a3aSHans de Goede 2578554c0a3aSHans de Goede 2579554c0a3aSHans de Goede void Hal_EfuseParseTxPowerInfo_8723B( 2580554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, bool AutoLoadFail 2581554c0a3aSHans de Goede ) 2582554c0a3aSHans de Goede { 2583554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2584554c0a3aSHans de Goede struct TxPowerInfo24G pwrInfo24G; 2585554c0a3aSHans de Goede u8 rfPath, ch, TxCount = 1; 2586554c0a3aSHans de Goede 2587554c0a3aSHans de Goede Hal_ReadPowerValueFromPROM_8723B(padapter, &pwrInfo24G, PROMContent, AutoLoadFail); 2588554c0a3aSHans de Goede for (rfPath = 0 ; rfPath < MAX_RF_PATH ; rfPath++) { 2589554c0a3aSHans de Goede for (ch = 0 ; ch < CHANNEL_MAX_NUMBER; ch++) { 2590554c0a3aSHans de Goede u8 group = 0; 2591554c0a3aSHans de Goede 2592554c0a3aSHans de Goede Hal_GetChnlGroup8723B(ch+1, &group); 2593554c0a3aSHans de Goede 2594554c0a3aSHans de Goede if (ch == 14-1) { 2595554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][5]; 2596554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2597554c0a3aSHans de Goede } else { 2598554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][group]; 2599554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2600554c0a3aSHans de Goede } 2601f55a6d45SArnd Bergmann #ifdef DEBUG 2602554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("======= Path %d, ChannelIndex %d, Group %d =======\n", rfPath, ch, group)); 2603554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("Index24G_CCK_Base[%d][%d] = 0x%x\n", rfPath, ch, pHalData->Index24G_CCK_Base[rfPath][ch])); 2604554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("Index24G_BW40_Base[%d][%d] = 0x%x\n", rfPath, ch, pHalData->Index24G_BW40_Base[rfPath][ch])); 2605554c0a3aSHans de Goede #endif 2606554c0a3aSHans de Goede } 2607554c0a3aSHans de Goede 2608554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2609554c0a3aSHans de Goede pHalData->CCK_24G_Diff[rfPath][TxCount] = pwrInfo24G.CCK_Diff[rfPath][TxCount]; 2610554c0a3aSHans de Goede pHalData->OFDM_24G_Diff[rfPath][TxCount] = pwrInfo24G.OFDM_Diff[rfPath][TxCount]; 2611554c0a3aSHans de Goede pHalData->BW20_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW20_Diff[rfPath][TxCount]; 2612554c0a3aSHans de Goede pHalData->BW40_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW40_Diff[rfPath][TxCount]; 2613554c0a3aSHans de Goede 2614f55a6d45SArnd Bergmann #ifdef DEBUG 2615554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("--------------------------------------- 2.4G ---------------------------------------\n")); 2616554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("CCK_24G_Diff[%d][%d]= %d\n", rfPath, TxCount, pHalData->CCK_24G_Diff[rfPath][TxCount])); 2617554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("OFDM_24G_Diff[%d][%d]= %d\n", rfPath, TxCount, pHalData->OFDM_24G_Diff[rfPath][TxCount])); 2618554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("BW20_24G_Diff[%d][%d]= %d\n", rfPath, TxCount, pHalData->BW20_24G_Diff[rfPath][TxCount])); 2619554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_info_, ("BW40_24G_Diff[%d][%d]= %d\n", rfPath, TxCount, pHalData->BW40_24G_Diff[rfPath][TxCount])); 2620554c0a3aSHans de Goede #endif 2621554c0a3aSHans de Goede } 2622554c0a3aSHans de Goede } 2623554c0a3aSHans de Goede 2624554c0a3aSHans de Goede /* 2010/10/19 MH Add Regulator recognize for CU. */ 2625554c0a3aSHans de Goede if (!AutoLoadFail) { 2626554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (PROMContent[EEPROM_RF_BOARD_OPTION_8723B]&0x7); /* bit0~2 */ 2627554c0a3aSHans de Goede if (PROMContent[EEPROM_RF_BOARD_OPTION_8723B] == 0xFF) 2628554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (EEPROM_DEFAULT_BOARD_OPTION&0x7); /* bit0~2 */ 2629554c0a3aSHans de Goede } else 2630554c0a3aSHans de Goede pHalData->EEPROMRegulatory = 0; 2631554c0a3aSHans de Goede 2632554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("EEPROMRegulatory = 0x%x\n", pHalData->EEPROMRegulatory)); 2633554c0a3aSHans de Goede } 2634554c0a3aSHans de Goede 2635554c0a3aSHans de Goede void Hal_EfuseParseBTCoexistInfo_8723B( 2636554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2637554c0a3aSHans de Goede ) 2638554c0a3aSHans de Goede { 2639554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2640554c0a3aSHans de Goede u8 tempval; 2641554c0a3aSHans de Goede u32 tmpu4; 2642554c0a3aSHans de Goede 2643554c0a3aSHans de Goede if (!AutoLoadFail) { 2644554c0a3aSHans de Goede tmpu4 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 2645554c0a3aSHans de Goede if (tmpu4 & BT_FUNC_EN) 2646554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = true; 2647554c0a3aSHans de Goede else 2648554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2649554c0a3aSHans de Goede 2650554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2651554c0a3aSHans de Goede 2652554c0a3aSHans de Goede tempval = hwinfo[EEPROM_RF_BT_SETTING_8723B]; 2653554c0a3aSHans de Goede if (tempval != 0xFF) { 2654554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = tempval & BIT(0); 2655554c0a3aSHans de Goede /* EFUSE_0xC3[6] == 0, S1(Main)-ODM_RF_PATH_A; */ 2656554c0a3aSHans de Goede /* EFUSE_0xC3[6] == 1, S0(Aux)-ODM_RF_PATH_B */ 2657554c0a3aSHans de Goede pHalData->ant_path = (tempval & BIT(6))?ODM_RF_PATH_B:ODM_RF_PATH_A; 2658554c0a3aSHans de Goede } else { 2659554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2660554c0a3aSHans de Goede if (pHalData->PackageType == PACKAGE_QFN68) 2661554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_B; 2662554c0a3aSHans de Goede else 2663554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_A; 2664554c0a3aSHans de Goede } 2665554c0a3aSHans de Goede } else { 2666554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2667554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2668554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2669554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_A; 2670554c0a3aSHans de Goede } 2671554c0a3aSHans de Goede 2672554c0a3aSHans de Goede if (padapter->registrypriv.ant_num > 0) { 2673554c0a3aSHans de Goede DBG_8192C( 2674554c0a3aSHans de Goede "%s: Apply driver defined antenna number(%d) to replace origin(%d)\n", 2675554c0a3aSHans de Goede __func__, 2676554c0a3aSHans de Goede padapter->registrypriv.ant_num, 2677554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum == Ant_x2 ? 2 : 1 2678554c0a3aSHans de Goede ); 2679554c0a3aSHans de Goede 2680554c0a3aSHans de Goede switch (padapter->registrypriv.ant_num) { 2681554c0a3aSHans de Goede case 1: 2682554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2683554c0a3aSHans de Goede break; 2684554c0a3aSHans de Goede case 2: 2685554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x2; 2686554c0a3aSHans de Goede break; 2687554c0a3aSHans de Goede default: 2688554c0a3aSHans de Goede DBG_8192C( 2689554c0a3aSHans de Goede "%s: Discard invalid driver defined antenna number(%d)!\n", 2690554c0a3aSHans de Goede __func__, 2691554c0a3aSHans de Goede padapter->registrypriv.ant_num 2692554c0a3aSHans de Goede ); 2693554c0a3aSHans de Goede break; 2694554c0a3aSHans de Goede } 2695554c0a3aSHans de Goede } 2696554c0a3aSHans de Goede 2697554c0a3aSHans de Goede rtw_btcoex_SetBTCoexist(padapter, pHalData->EEPROMBluetoothCoexist); 2698554c0a3aSHans de Goede rtw_btcoex_SetChipType(padapter, pHalData->EEPROMBluetoothType); 2699554c0a3aSHans de Goede rtw_btcoex_SetPGAntNum(padapter, pHalData->EEPROMBluetoothAntNum == Ant_x2 ? 2 : 1); 2700554c0a3aSHans de Goede if (pHalData->EEPROMBluetoothAntNum == Ant_x1) 2701554c0a3aSHans de Goede rtw_btcoex_SetSingleAntPath(padapter, pHalData->ant_path); 2702554c0a3aSHans de Goede 2703554c0a3aSHans de Goede DBG_8192C( 2704554c0a3aSHans de Goede "%s: %s BT-coex, ant_num =%d\n", 2705554c0a3aSHans de Goede __func__, 2706554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist == true ? "Enable" : "Disable", 2707554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum == Ant_x2 ? 2 : 1 2708554c0a3aSHans de Goede ); 2709554c0a3aSHans de Goede } 2710554c0a3aSHans de Goede 2711554c0a3aSHans de Goede void Hal_EfuseParseEEPROMVer_8723B( 2712554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2713554c0a3aSHans de Goede ) 2714554c0a3aSHans de Goede { 2715554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2716554c0a3aSHans de Goede 2717554c0a3aSHans de Goede /* RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("%s(): AutoLoadFail = %d\n", __func__, AutoLoadFail)); */ 2718554c0a3aSHans de Goede if (!AutoLoadFail) 2719554c0a3aSHans de Goede pHalData->EEPROMVersion = hwinfo[EEPROM_VERSION_8723B]; 2720554c0a3aSHans de Goede else 2721554c0a3aSHans de Goede pHalData->EEPROMVersion = 1; 2722554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("Hal_EfuseParseEEPROMVer(), EEVer = %d\n", 2723554c0a3aSHans de Goede pHalData->EEPROMVersion)); 2724554c0a3aSHans de Goede } 2725554c0a3aSHans de Goede 2726554c0a3aSHans de Goede 2727554c0a3aSHans de Goede 2728554c0a3aSHans de Goede void Hal_EfuseParsePackageType_8723B( 2729554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2730554c0a3aSHans de Goede ) 2731554c0a3aSHans de Goede { 2732554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2733554c0a3aSHans de Goede u8 package; 2734554c0a3aSHans de Goede u8 efuseContent; 2735554c0a3aSHans de Goede 2736554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, true); 2737554c0a3aSHans de Goede efuse_OneByteRead(padapter, 0x1FB, &efuseContent, false); 2738554c0a3aSHans de Goede DBG_871X("%s phy efuse read 0x1FB =%x\n", __func__, efuseContent); 2739554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, false); 2740554c0a3aSHans de Goede 2741554c0a3aSHans de Goede package = efuseContent & 0x7; 2742554c0a3aSHans de Goede switch (package) { 2743554c0a3aSHans de Goede case 0x4: 2744554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA79; 2745554c0a3aSHans de Goede break; 2746554c0a3aSHans de Goede case 0x5: 2747554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA90; 2748554c0a3aSHans de Goede break; 2749554c0a3aSHans de Goede case 0x6: 2750554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_QFN68; 2751554c0a3aSHans de Goede break; 2752554c0a3aSHans de Goede case 0x7: 2753554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA80; 2754554c0a3aSHans de Goede break; 2755554c0a3aSHans de Goede 2756554c0a3aSHans de Goede default: 2757554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_DEFAULT; 2758554c0a3aSHans de Goede break; 2759554c0a3aSHans de Goede } 2760554c0a3aSHans de Goede 2761554c0a3aSHans de Goede DBG_871X("PackageType = 0x%X\n", pHalData->PackageType); 2762554c0a3aSHans de Goede } 2763554c0a3aSHans de Goede 2764554c0a3aSHans de Goede 2765554c0a3aSHans de Goede void Hal_EfuseParseVoltage_8723B( 2766554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2767554c0a3aSHans de Goede ) 2768554c0a3aSHans de Goede { 2769554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2770554c0a3aSHans de Goede 2771554c0a3aSHans de Goede /* memcpy(pEEPROM->adjuseVoltageVal, &hwinfo[EEPROM_Voltage_ADDR_8723B], 1); */ 2772554c0a3aSHans de Goede DBG_871X("%s hwinfo[EEPROM_Voltage_ADDR_8723B] =%02x\n", __func__, hwinfo[EEPROM_Voltage_ADDR_8723B]); 2773554c0a3aSHans de Goede pEEPROM->adjuseVoltageVal = (hwinfo[EEPROM_Voltage_ADDR_8723B] & 0xf0) >> 4; 2774554c0a3aSHans de Goede DBG_871X("%s pEEPROM->adjuseVoltageVal =%x\n", __func__, pEEPROM->adjuseVoltageVal); 2775554c0a3aSHans de Goede } 2776554c0a3aSHans de Goede 2777554c0a3aSHans de Goede void Hal_EfuseParseChnlPlan_8723B( 2778554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2779554c0a3aSHans de Goede ) 2780554c0a3aSHans de Goede { 2781554c0a3aSHans de Goede padapter->mlmepriv.ChannelPlan = hal_com_config_channel_plan( 2782554c0a3aSHans de Goede padapter, 2783554c0a3aSHans de Goede hwinfo ? hwinfo[EEPROM_ChannelPlan_8723B] : 0xFF, 2784554c0a3aSHans de Goede padapter->registrypriv.channel_plan, 2785554c0a3aSHans de Goede RT_CHANNEL_DOMAIN_WORLD_NULL, 2786554c0a3aSHans de Goede AutoLoadFail 2787554c0a3aSHans de Goede ); 2788554c0a3aSHans de Goede 2789554c0a3aSHans de Goede Hal_ChannelPlanToRegulation(padapter, padapter->mlmepriv.ChannelPlan); 2790554c0a3aSHans de Goede 2791554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("EEPROM ChannelPlan = 0x%02x\n", padapter->mlmepriv.ChannelPlan)); 2792554c0a3aSHans de Goede } 2793554c0a3aSHans de Goede 2794554c0a3aSHans de Goede void Hal_EfuseParseCustomerID_8723B( 2795554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2796554c0a3aSHans de Goede ) 2797554c0a3aSHans de Goede { 2798554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2799554c0a3aSHans de Goede 2800554c0a3aSHans de Goede /* RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("%s(): AutoLoadFail = %d\n", __func__, AutoLoadFail)); */ 2801554c0a3aSHans de Goede if (!AutoLoadFail) 2802554c0a3aSHans de Goede pHalData->EEPROMCustomerID = hwinfo[EEPROM_CustomID_8723B]; 2803554c0a3aSHans de Goede else 2804554c0a3aSHans de Goede pHalData->EEPROMCustomerID = 0; 2805554c0a3aSHans de Goede 2806554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("EEPROM Customer ID: 0x%2x\n", pHalData->EEPROMCustomerID)); 2807554c0a3aSHans de Goede } 2808554c0a3aSHans de Goede 2809554c0a3aSHans de Goede void Hal_EfuseParseAntennaDiversity_8723B( 2810554c0a3aSHans de Goede struct adapter *padapter, 2811554c0a3aSHans de Goede u8 *hwinfo, 2812554c0a3aSHans de Goede bool AutoLoadFail 2813554c0a3aSHans de Goede ) 2814554c0a3aSHans de Goede { 2815554c0a3aSHans de Goede } 2816554c0a3aSHans de Goede 2817554c0a3aSHans de Goede void Hal_EfuseParseXtal_8723B( 2818554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2819554c0a3aSHans de Goede ) 2820554c0a3aSHans de Goede { 2821554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2822554c0a3aSHans de Goede 2823554c0a3aSHans de Goede /* RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("%s(): AutoLoadFail = %d\n", __func__, AutoLoadFail)); */ 2824554c0a3aSHans de Goede if (!AutoLoadFail) { 2825554c0a3aSHans de Goede pHalData->CrystalCap = hwinfo[EEPROM_XTAL_8723B]; 2826554c0a3aSHans de Goede if (pHalData->CrystalCap == 0xFF) 2827554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; /* what value should 8812 set? */ 2828554c0a3aSHans de Goede } else 2829554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; 2830554c0a3aSHans de Goede 2831554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("EEPROM CrystalCap: 0x%2x\n", pHalData->CrystalCap)); 2832554c0a3aSHans de Goede } 2833554c0a3aSHans de Goede 2834554c0a3aSHans de Goede 2835554c0a3aSHans de Goede void Hal_EfuseParseThermalMeter_8723B( 2836554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, u8 AutoLoadFail 2837554c0a3aSHans de Goede ) 2838554c0a3aSHans de Goede { 2839554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2840554c0a3aSHans de Goede 2841554c0a3aSHans de Goede /* RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("%s(): AutoLoadFail = %d\n", __func__, AutoLoadFail)); */ 2842554c0a3aSHans de Goede /* */ 2843554c0a3aSHans de Goede /* ThermalMeter from EEPROM */ 2844554c0a3aSHans de Goede /* */ 2845554c0a3aSHans de Goede if (false == AutoLoadFail) 2846554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = PROMContent[EEPROM_THERMAL_METER_8723B]; 2847554c0a3aSHans de Goede else 2848554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2849554c0a3aSHans de Goede 2850554c0a3aSHans de Goede if ((pHalData->EEPROMThermalMeter == 0xff) || (true == AutoLoadFail)) { 2851554c0a3aSHans de Goede pHalData->bAPKThermalMeterIgnore = true; 2852554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2853554c0a3aSHans de Goede } 2854554c0a3aSHans de Goede 2855554c0a3aSHans de Goede RT_TRACE(_module_hci_hal_init_c_, _drv_notice_, ("EEPROM ThermalMeter = 0x%x\n", pHalData->EEPROMThermalMeter)); 2856554c0a3aSHans de Goede } 2857554c0a3aSHans de Goede 2858554c0a3aSHans de Goede 2859554c0a3aSHans de Goede void Hal_ReadRFGainOffset( 2860554c0a3aSHans de Goede struct adapter *Adapter, u8 *PROMContent, bool AutoloadFail 2861554c0a3aSHans de Goede ) 2862554c0a3aSHans de Goede { 2863554c0a3aSHans de Goede /* */ 2864554c0a3aSHans de Goede /* BB_RF Gain Offset from EEPROM */ 2865554c0a3aSHans de Goede /* */ 2866554c0a3aSHans de Goede 2867554c0a3aSHans de Goede if (!AutoloadFail) { 2868554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = PROMContent[EEPROM_RF_GAIN_OFFSET]; 2869554c0a3aSHans de Goede DBG_871X("AutoloadFail =%x,\n", AutoloadFail); 2870554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = EFUSE_Read1Byte(Adapter, EEPROM_RF_GAIN_VAL); 2871554c0a3aSHans de Goede DBG_871X("Adapter->eeprompriv.EEPROMRFGainVal =%x\n", Adapter->eeprompriv.EEPROMRFGainVal); 2872554c0a3aSHans de Goede } else { 2873554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = 0; 2874554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = 0xFF; 2875554c0a3aSHans de Goede DBG_871X("else AutoloadFail =%x,\n", AutoloadFail); 2876554c0a3aSHans de Goede } 2877554c0a3aSHans de Goede DBG_871X("EEPRORFGainOffset = 0x%02x\n", Adapter->eeprompriv.EEPROMRFGainOffset); 2878554c0a3aSHans de Goede } 2879554c0a3aSHans de Goede 2880554c0a3aSHans de Goede u8 BWMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2881554c0a3aSHans de Goede { 2882554c0a3aSHans de Goede u8 BWSettingOfDesc = 0; 2883554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2884554c0a3aSHans de Goede 2885554c0a3aSHans de Goede /* DBG_871X("BWMapping pHalData->CurrentChannelBW %d, pattrib->bwmode %d\n", pHalData->CurrentChannelBW, pattrib->bwmode); */ 2886554c0a3aSHans de Goede 2887554c0a3aSHans de Goede if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_80) { 2888554c0a3aSHans de Goede if (pattrib->bwmode == CHANNEL_WIDTH_80) 2889554c0a3aSHans de Goede BWSettingOfDesc = 2; 2890554c0a3aSHans de Goede else if (pattrib->bwmode == CHANNEL_WIDTH_40) 2891554c0a3aSHans de Goede BWSettingOfDesc = 1; 2892554c0a3aSHans de Goede else 2893554c0a3aSHans de Goede BWSettingOfDesc = 0; 2894554c0a3aSHans de Goede } else if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 2895554c0a3aSHans de Goede if ((pattrib->bwmode == CHANNEL_WIDTH_40) || (pattrib->bwmode == CHANNEL_WIDTH_80)) 2896554c0a3aSHans de Goede BWSettingOfDesc = 1; 2897554c0a3aSHans de Goede else 2898554c0a3aSHans de Goede BWSettingOfDesc = 0; 2899554c0a3aSHans de Goede } else 2900554c0a3aSHans de Goede BWSettingOfDesc = 0; 2901554c0a3aSHans de Goede 2902554c0a3aSHans de Goede /* if (pTcb->bBTTxPacket) */ 2903554c0a3aSHans de Goede /* BWSettingOfDesc = 0; */ 2904554c0a3aSHans de Goede 2905554c0a3aSHans de Goede return BWSettingOfDesc; 2906554c0a3aSHans de Goede } 2907554c0a3aSHans de Goede 2908554c0a3aSHans de Goede u8 SCMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2909554c0a3aSHans de Goede { 2910554c0a3aSHans de Goede u8 SCSettingOfDesc = 0; 2911554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2912554c0a3aSHans de Goede 2913554c0a3aSHans de Goede /* DBG_871X("SCMapping: pHalData->CurrentChannelBW %d, pHalData->nCur80MhzPrimeSC %d, pHalData->nCur40MhzPrimeSC %d\n", pHalData->CurrentChannelBW, pHalData->nCur80MhzPrimeSC, pHalData->nCur40MhzPrimeSC); */ 2914554c0a3aSHans de Goede 2915554c0a3aSHans de Goede if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_80) { 2916554c0a3aSHans de Goede if (pattrib->bwmode == CHANNEL_WIDTH_80) { 2917554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_DONOT_CARE; 2918554c0a3aSHans de Goede } else if (pattrib->bwmode == CHANNEL_WIDTH_40) { 2919554c0a3aSHans de Goede if (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) 2920554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_40_LOWER_OF_80MHZ; 2921554c0a3aSHans de Goede else if (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) 2922554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_40_UPPER_OF_80MHZ; 2923554c0a3aSHans de Goede else 2924554c0a3aSHans de Goede DBG_871X("SCMapping: Not Correct Primary40MHz Setting\n"); 2925554c0a3aSHans de Goede } else { 2926554c0a3aSHans de Goede if ((pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) && (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER)) 2927554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_LOWEST_OF_80MHZ; 2928554c0a3aSHans de Goede else if ((pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) && (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER)) 2929554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_LOWER_OF_80MHZ; 2930554c0a3aSHans de Goede else if ((pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) && (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER)) 2931554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_UPPER_OF_80MHZ; 2932554c0a3aSHans de Goede else if ((pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) && (pHalData->nCur80MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER)) 2933554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_UPPERST_OF_80MHZ; 2934554c0a3aSHans de Goede else 2935554c0a3aSHans de Goede DBG_871X("SCMapping: Not Correct Primary40MHz Setting\n"); 2936554c0a3aSHans de Goede } 2937554c0a3aSHans de Goede } else if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 2938554c0a3aSHans de Goede /* DBG_871X("SCMapping: HT Case: pHalData->CurrentChannelBW %d, pHalData->nCur40MhzPrimeSC %d\n", pHalData->CurrentChannelBW, pHalData->nCur40MhzPrimeSC); */ 2939554c0a3aSHans de Goede 2940554c0a3aSHans de Goede if (pattrib->bwmode == CHANNEL_WIDTH_40) { 2941554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_DONOT_CARE; 2942554c0a3aSHans de Goede } else if (pattrib->bwmode == CHANNEL_WIDTH_20) { 2943554c0a3aSHans de Goede if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) { 2944554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_UPPER_OF_80MHZ; 2945554c0a3aSHans de Goede } else if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) { 2946554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_20_LOWER_OF_80MHZ; 2947554c0a3aSHans de Goede } else { 2948554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_DONOT_CARE; 2949554c0a3aSHans de Goede } 2950554c0a3aSHans de Goede } 2951554c0a3aSHans de Goede } else { 2952554c0a3aSHans de Goede SCSettingOfDesc = VHT_DATA_SC_DONOT_CARE; 2953554c0a3aSHans de Goede } 2954554c0a3aSHans de Goede 2955554c0a3aSHans de Goede return SCSettingOfDesc; 2956554c0a3aSHans de Goede } 2957554c0a3aSHans de Goede 2958554c0a3aSHans de Goede static void rtl8723b_cal_txdesc_chksum(struct tx_desc *ptxdesc) 2959554c0a3aSHans de Goede { 2960554c0a3aSHans de Goede u16 *usPtr = (u16 *)ptxdesc; 2961554c0a3aSHans de Goede u32 count; 2962554c0a3aSHans de Goede u32 index; 2963554c0a3aSHans de Goede u16 checksum = 0; 2964554c0a3aSHans de Goede 2965554c0a3aSHans de Goede 2966554c0a3aSHans de Goede /* Clear first */ 2967554c0a3aSHans de Goede ptxdesc->txdw7 &= cpu_to_le32(0xffff0000); 2968554c0a3aSHans de Goede 2969554c0a3aSHans de Goede /* checksume is always calculated by first 32 bytes, */ 2970554c0a3aSHans de Goede /* and it doesn't depend on TX DESC length. */ 2971554c0a3aSHans de Goede /* Thomas, Lucas@SD4, 20130515 */ 2972554c0a3aSHans de Goede count = 16; 2973554c0a3aSHans de Goede 2974554c0a3aSHans de Goede for (index = 0; index < count; index++) { 2975554c0a3aSHans de Goede checksum |= le16_to_cpu(*(__le16 *)(usPtr + index)); 2976554c0a3aSHans de Goede } 2977554c0a3aSHans de Goede 2978554c0a3aSHans de Goede ptxdesc->txdw7 |= cpu_to_le32(checksum & 0x0000ffff); 2979554c0a3aSHans de Goede } 2980554c0a3aSHans de Goede 2981554c0a3aSHans de Goede static u8 fill_txdesc_sectype(struct pkt_attrib *pattrib) 2982554c0a3aSHans de Goede { 2983554c0a3aSHans de Goede u8 sectype = 0; 2984554c0a3aSHans de Goede if ((pattrib->encrypt > 0) && !pattrib->bswenc) { 2985554c0a3aSHans de Goede switch (pattrib->encrypt) { 2986554c0a3aSHans de Goede /* SEC_TYPE */ 2987554c0a3aSHans de Goede case _WEP40_: 2988554c0a3aSHans de Goede case _WEP104_: 2989554c0a3aSHans de Goede case _TKIP_: 2990554c0a3aSHans de Goede case _TKIP_WTMIC_: 2991554c0a3aSHans de Goede sectype = 1; 2992554c0a3aSHans de Goede break; 2993554c0a3aSHans de Goede 2994554c0a3aSHans de Goede case _AES_: 2995554c0a3aSHans de Goede sectype = 3; 2996554c0a3aSHans de Goede break; 2997554c0a3aSHans de Goede 2998554c0a3aSHans de Goede case _NO_PRIVACY_: 2999554c0a3aSHans de Goede default: 3000554c0a3aSHans de Goede break; 3001554c0a3aSHans de Goede } 3002554c0a3aSHans de Goede } 3003554c0a3aSHans de Goede return sectype; 3004554c0a3aSHans de Goede } 3005554c0a3aSHans de Goede 3006554c0a3aSHans de Goede static void fill_txdesc_vcs_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, PTXDESC_8723B ptxdesc) 3007554c0a3aSHans de Goede { 3008554c0a3aSHans de Goede /* DBG_8192C("cvs_mode =%d\n", pattrib->vcs_mode); */ 3009554c0a3aSHans de Goede 3010554c0a3aSHans de Goede if (pattrib->vcs_mode) { 3011554c0a3aSHans de Goede switch (pattrib->vcs_mode) { 3012554c0a3aSHans de Goede case RTS_CTS: 3013554c0a3aSHans de Goede ptxdesc->rtsen = 1; 3014554c0a3aSHans de Goede /* ENABLE HW RTS */ 3015554c0a3aSHans de Goede ptxdesc->hw_rts_en = 1; 3016554c0a3aSHans de Goede break; 3017554c0a3aSHans de Goede 3018554c0a3aSHans de Goede case CTS_TO_SELF: 3019554c0a3aSHans de Goede ptxdesc->cts2self = 1; 3020554c0a3aSHans de Goede break; 3021554c0a3aSHans de Goede 3022554c0a3aSHans de Goede case NONE_VCS: 3023554c0a3aSHans de Goede default: 3024554c0a3aSHans de Goede break; 3025554c0a3aSHans de Goede } 3026554c0a3aSHans de Goede 3027554c0a3aSHans de Goede ptxdesc->rtsrate = 8; /* RTS Rate =24M */ 3028554c0a3aSHans de Goede ptxdesc->rts_ratefb_lmt = 0xF; 3029554c0a3aSHans de Goede 3030554c0a3aSHans de Goede if (padapter->mlmeextpriv.mlmext_info.preamble_mode == PREAMBLE_SHORT) 3031554c0a3aSHans de Goede ptxdesc->rts_short = 1; 3032554c0a3aSHans de Goede 3033554c0a3aSHans de Goede /* Set RTS BW */ 3034554c0a3aSHans de Goede if (pattrib->ht_en) 3035554c0a3aSHans de Goede ptxdesc->rts_sc = SCMapping_8723B(padapter, pattrib); 3036554c0a3aSHans de Goede } 3037554c0a3aSHans de Goede } 3038554c0a3aSHans de Goede 3039554c0a3aSHans de Goede static void fill_txdesc_phy_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, PTXDESC_8723B ptxdesc) 3040554c0a3aSHans de Goede { 3041554c0a3aSHans de Goede /* DBG_8192C("bwmode =%d, ch_off =%d\n", pattrib->bwmode, pattrib->ch_offset); */ 3042554c0a3aSHans de Goede 3043554c0a3aSHans de Goede if (pattrib->ht_en) { 3044554c0a3aSHans de Goede ptxdesc->data_bw = BWMapping_8723B(padapter, pattrib); 3045554c0a3aSHans de Goede 3046554c0a3aSHans de Goede ptxdesc->data_sc = SCMapping_8723B(padapter, pattrib); 3047554c0a3aSHans de Goede } 3048554c0a3aSHans de Goede } 3049554c0a3aSHans de Goede 3050554c0a3aSHans de Goede static void rtl8723b_fill_default_txdesc( 3051554c0a3aSHans de Goede struct xmit_frame *pxmitframe, u8 *pbuf 3052554c0a3aSHans de Goede ) 3053554c0a3aSHans de Goede { 3054554c0a3aSHans de Goede struct adapter *padapter; 3055554c0a3aSHans de Goede struct hal_com_data *pHalData; 3056554c0a3aSHans de Goede struct dm_priv *pdmpriv; 3057554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 3058554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 3059554c0a3aSHans de Goede struct pkt_attrib *pattrib; 3060554c0a3aSHans de Goede PTXDESC_8723B ptxdesc; 3061554c0a3aSHans de Goede s32 bmcst; 3062554c0a3aSHans de Goede 3063554c0a3aSHans de Goede memset(pbuf, 0, TXDESC_SIZE); 3064554c0a3aSHans de Goede 3065554c0a3aSHans de Goede padapter = pxmitframe->padapter; 3066554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 3067554c0a3aSHans de Goede pdmpriv = &pHalData->dmpriv; 3068554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 3069554c0a3aSHans de Goede pmlmeinfo = &(pmlmeext->mlmext_info); 3070554c0a3aSHans de Goede 3071554c0a3aSHans de Goede pattrib = &pxmitframe->attrib; 3072554c0a3aSHans de Goede bmcst = IS_MCAST(pattrib->ra); 3073554c0a3aSHans de Goede 3074554c0a3aSHans de Goede ptxdesc = (PTXDESC_8723B)pbuf; 3075554c0a3aSHans de Goede 3076554c0a3aSHans de Goede if (pxmitframe->frame_tag == DATA_FRAMETAG) { 3077554c0a3aSHans de Goede u8 drv_userate = 0; 3078554c0a3aSHans de Goede 3079554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 3080554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; 3081554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 3082554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 3083554c0a3aSHans de Goede 3084554c0a3aSHans de Goede ptxdesc->sectype = fill_txdesc_sectype(pattrib); 3085554c0a3aSHans de Goede fill_txdesc_vcs_8723b(padapter, pattrib, ptxdesc); 3086554c0a3aSHans de Goede 3087554c0a3aSHans de Goede if (pattrib->icmp_pkt == 1 && padapter->registrypriv.wifi_spec == 1) 3088554c0a3aSHans de Goede drv_userate = 1; 3089554c0a3aSHans de Goede 3090554c0a3aSHans de Goede if ( 3091554c0a3aSHans de Goede (pattrib->ether_type != 0x888e) && 3092554c0a3aSHans de Goede (pattrib->ether_type != 0x0806) && 3093554c0a3aSHans de Goede (pattrib->ether_type != 0x88B4) && 3094554c0a3aSHans de Goede (pattrib->dhcp_pkt != 1) && 3095554c0a3aSHans de Goede (drv_userate != 1) 3096554c0a3aSHans de Goede #ifdef CONFIG_AUTO_AP_MODE 3097554c0a3aSHans de Goede && (pattrib->pctrl != true) 3098554c0a3aSHans de Goede #endif 3099554c0a3aSHans de Goede ) { 3100554c0a3aSHans de Goede /* Non EAP & ARP & DHCP type data packet */ 3101554c0a3aSHans de Goede 3102554c0a3aSHans de Goede if (pattrib->ampdu_en == true) { 3103554c0a3aSHans de Goede ptxdesc->agg_en = 1; /* AGG EN */ 3104554c0a3aSHans de Goede ptxdesc->max_agg_num = 0x1f; 3105554c0a3aSHans de Goede ptxdesc->ampdu_density = pattrib->ampdu_spacing; 3106554c0a3aSHans de Goede } else 3107554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 3108554c0a3aSHans de Goede 3109554c0a3aSHans de Goede fill_txdesc_phy_8723b(padapter, pattrib, ptxdesc); 3110554c0a3aSHans de Goede 3111554c0a3aSHans de Goede ptxdesc->data_ratefb_lmt = 0x1F; 3112554c0a3aSHans de Goede 3113554c0a3aSHans de Goede if (pHalData->fw_ractrl == false) { 3114554c0a3aSHans de Goede ptxdesc->userate = 1; 3115554c0a3aSHans de Goede 3116554c0a3aSHans de Goede if (pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & BIT(7)) 3117554c0a3aSHans de Goede ptxdesc->data_short = 1; 3118554c0a3aSHans de Goede 3119554c0a3aSHans de Goede ptxdesc->datarate = pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & 0x7F; 3120554c0a3aSHans de Goede } 3121554c0a3aSHans de Goede 3122554c0a3aSHans de Goede if (padapter->fix_rate != 0xFF) { /* modify data rate by iwpriv */ 3123554c0a3aSHans de Goede ptxdesc->userate = 1; 3124554c0a3aSHans de Goede if (padapter->fix_rate & BIT(7)) 3125554c0a3aSHans de Goede ptxdesc->data_short = 1; 3126554c0a3aSHans de Goede 3127554c0a3aSHans de Goede ptxdesc->datarate = (padapter->fix_rate & 0x7F); 3128554c0a3aSHans de Goede ptxdesc->disdatafb = 1; 3129554c0a3aSHans de Goede } 3130554c0a3aSHans de Goede 3131554c0a3aSHans de Goede if (pattrib->ldpc) 3132554c0a3aSHans de Goede ptxdesc->data_ldpc = 1; 3133554c0a3aSHans de Goede if (pattrib->stbc) 3134554c0a3aSHans de Goede ptxdesc->data_stbc = 1; 3135554c0a3aSHans de Goede 3136554c0a3aSHans de Goede #ifdef CONFIG_CMCC_TEST 3137554c0a3aSHans de Goede ptxdesc->data_short = 1; /* use cck short premble */ 3138554c0a3aSHans de Goede #endif 3139554c0a3aSHans de Goede } else { 3140554c0a3aSHans de Goede /* EAP data packet and ARP packet. */ 3141554c0a3aSHans de Goede /* Use the 1M data rate to send the EAP/ARP packet. */ 3142554c0a3aSHans de Goede /* This will maybe make the handshake smooth. */ 3143554c0a3aSHans de Goede 3144554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 3145554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 3146554c0a3aSHans de Goede if (pmlmeinfo->preamble_mode == PREAMBLE_SHORT) 3147554c0a3aSHans de Goede ptxdesc->data_short = 1;/* DATA_SHORT */ 3148554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 3149554c0a3aSHans de Goede DBG_871X("YJ: %s(): ARP Data: userate =%d, datarate = 0x%x\n", __func__, ptxdesc->userate, ptxdesc->datarate); 3150554c0a3aSHans de Goede } 3151554c0a3aSHans de Goede 3152554c0a3aSHans de Goede ptxdesc->usb_txagg_num = pxmitframe->agg_num; 3153554c0a3aSHans de Goede } else if (pxmitframe->frame_tag == MGNT_FRAMETAG) { 3154554c0a3aSHans de Goede /* RT_TRACE(_module_hal_xmit_c_, _drv_notice_, ("%s: MGNT_FRAMETAG\n", __func__)); */ 3155554c0a3aSHans de Goede 3156554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 3157554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 3158554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 3159554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 3160554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate, 1M */ 3161554c0a3aSHans de Goede 3162554c0a3aSHans de Goede ptxdesc->mbssid = pattrib->mbssid & 0xF; 3163554c0a3aSHans de Goede 3164554c0a3aSHans de Goede ptxdesc->rty_lmt_en = 1; /* retry limit enable */ 3165554c0a3aSHans de Goede if (pattrib->retry_ctrl == true) { 3166554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 6; 3167554c0a3aSHans de Goede } else { 3168554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 12; 3169554c0a3aSHans de Goede } 3170554c0a3aSHans de Goede 3171554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 3172554c0a3aSHans de Goede 3173554c0a3aSHans de Goede /* CCX-TXRPT ack for xmit mgmt frames. */ 3174554c0a3aSHans de Goede if (pxmitframe->ack_report) { 3175554c0a3aSHans de Goede #ifdef DBG_CCX 3176554c0a3aSHans de Goede DBG_8192C("%s set spe_rpt\n", __func__); 3177554c0a3aSHans de Goede #endif 3178554c0a3aSHans de Goede ptxdesc->spe_rpt = 1; 3179554c0a3aSHans de Goede ptxdesc->sw_define = (u8)(GET_PRIMARY_ADAPTER(padapter)->xmitpriv.seq_no); 3180554c0a3aSHans de Goede } 3181554c0a3aSHans de Goede } else if (pxmitframe->frame_tag == TXAGG_FRAMETAG) { 3182554c0a3aSHans de Goede RT_TRACE(_module_hal_xmit_c_, _drv_warning_, ("%s: TXAGG_FRAMETAG\n", __func__)); 3183554c0a3aSHans de Goede } else { 3184554c0a3aSHans de Goede RT_TRACE(_module_hal_xmit_c_, _drv_warning_, ("%s: frame_tag = 0x%x\n", __func__, pxmitframe->frame_tag)); 3185554c0a3aSHans de Goede 3186554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 3187554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 3188554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 3189554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 3190554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 3191554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 3192554c0a3aSHans de Goede } 3193554c0a3aSHans de Goede 3194554c0a3aSHans de Goede ptxdesc->pktlen = pattrib->last_txcmdsz; 3195554c0a3aSHans de Goede ptxdesc->offset = TXDESC_SIZE + OFFSET_SZ; 3196554c0a3aSHans de Goede 3197554c0a3aSHans de Goede if (bmcst) 3198554c0a3aSHans de Goede ptxdesc->bmc = 1; 3199554c0a3aSHans de Goede 3200554c0a3aSHans de Goede /* 2009.11.05. tynli_test. Suggested by SD4 Filen for FW LPS. */ 3201554c0a3aSHans de Goede /* (1) The sequence number of each non-Qos frame / broadcast / multicast / */ 3202554c0a3aSHans de Goede /* mgnt frame should be controled by Hw because Fw will also send null data */ 3203554c0a3aSHans de Goede /* which we cannot control when Fw LPS enable. */ 3204554c0a3aSHans de Goede /* --> default enable non-Qos data sequense number. 2010.06.23. by tynli. */ 3205554c0a3aSHans de Goede /* (2) Enable HW SEQ control for beacon packet, because we use Hw beacon. */ 3206554c0a3aSHans de Goede /* (3) Use HW Qos SEQ to control the seq num of Ext port non-Qos packets. */ 3207554c0a3aSHans de Goede /* 2010.06.23. Added by tynli. */ 3208554c0a3aSHans de Goede if (!pattrib->qos_en) /* Hw set sequence number */ 3209554c0a3aSHans de Goede ptxdesc->en_hwseq = 1; /* HWSEQ_EN */ 3210554c0a3aSHans de Goede } 3211554c0a3aSHans de Goede 3212554c0a3aSHans de Goede /* 3213554c0a3aSHans de Goede *Description: 3214554c0a3aSHans de Goede * 3215554c0a3aSHans de Goede *Parameters: 3216554c0a3aSHans de Goede * pxmitframe xmitframe 3217554c0a3aSHans de Goede * pbuf where to fill tx desc 3218554c0a3aSHans de Goede */ 3219554c0a3aSHans de Goede void rtl8723b_update_txdesc(struct xmit_frame *pxmitframe, u8 *pbuf) 3220554c0a3aSHans de Goede { 3221554c0a3aSHans de Goede struct tx_desc *pdesc; 3222554c0a3aSHans de Goede 3223554c0a3aSHans de Goede rtl8723b_fill_default_txdesc(pxmitframe, pbuf); 3224554c0a3aSHans de Goede 3225554c0a3aSHans de Goede pdesc = (struct tx_desc *)pbuf; 3226554c0a3aSHans de Goede pdesc->txdw0 = pdesc->txdw0; 3227554c0a3aSHans de Goede pdesc->txdw1 = pdesc->txdw1; 3228554c0a3aSHans de Goede pdesc->txdw2 = pdesc->txdw2; 3229554c0a3aSHans de Goede pdesc->txdw3 = pdesc->txdw3; 3230554c0a3aSHans de Goede pdesc->txdw4 = pdesc->txdw4; 3231554c0a3aSHans de Goede pdesc->txdw5 = pdesc->txdw5; 3232554c0a3aSHans de Goede pdesc->txdw6 = pdesc->txdw6; 3233554c0a3aSHans de Goede pdesc->txdw7 = pdesc->txdw7; 3234554c0a3aSHans de Goede pdesc->txdw8 = pdesc->txdw8; 3235554c0a3aSHans de Goede pdesc->txdw9 = pdesc->txdw9; 3236554c0a3aSHans de Goede 3237554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum(pdesc); 3238554c0a3aSHans de Goede } 3239554c0a3aSHans de Goede 3240554c0a3aSHans de Goede /* */ 3241554c0a3aSHans de Goede /* Description: In normal chip, we should send some packet to Hw which will be used by Fw */ 3242554c0a3aSHans de Goede /* in FW LPS mode. The function is to fill the Tx descriptor of this packets, then */ 3243554c0a3aSHans de Goede /* Fw can tell Hw to send these packet derectly. */ 3244554c0a3aSHans de Goede /* Added by tynli. 2009.10.15. */ 3245554c0a3aSHans de Goede /* */ 3246554c0a3aSHans de Goede /* type1:pspoll, type2:null */ 3247554c0a3aSHans de Goede void rtl8723b_fill_fake_txdesc( 3248554c0a3aSHans de Goede struct adapter *padapter, 3249554c0a3aSHans de Goede u8 *pDesc, 3250554c0a3aSHans de Goede u32 BufferLen, 3251554c0a3aSHans de Goede u8 IsPsPoll, 3252554c0a3aSHans de Goede u8 IsBTQosNull, 3253554c0a3aSHans de Goede u8 bDataFrame 3254554c0a3aSHans de Goede ) 3255554c0a3aSHans de Goede { 3256554c0a3aSHans de Goede /* Clear all status */ 3257554c0a3aSHans de Goede memset(pDesc, 0, TXDESC_SIZE); 3258554c0a3aSHans de Goede 3259554c0a3aSHans de Goede SET_TX_DESC_FIRST_SEG_8723B(pDesc, 1); /* bFirstSeg; */ 3260554c0a3aSHans de Goede SET_TX_DESC_LAST_SEG_8723B(pDesc, 1); /* bLastSeg; */ 3261554c0a3aSHans de Goede 3262554c0a3aSHans de Goede SET_TX_DESC_OFFSET_8723B(pDesc, 0x28); /* Offset = 32 */ 3263554c0a3aSHans de Goede 3264554c0a3aSHans de Goede SET_TX_DESC_PKT_SIZE_8723B(pDesc, BufferLen); /* Buffer size + command header */ 3265554c0a3aSHans de Goede SET_TX_DESC_QUEUE_SEL_8723B(pDesc, QSLT_MGNT); /* Fixed queue of Mgnt queue */ 3266554c0a3aSHans de Goede 3267554c0a3aSHans de Goede /* Set NAVUSEHDR to prevent Ps-poll AId filed to be changed to error vlaue by Hw. */ 3268554c0a3aSHans de Goede if (true == IsPsPoll) { 3269554c0a3aSHans de Goede SET_TX_DESC_NAV_USE_HDR_8723B(pDesc, 1); 3270554c0a3aSHans de Goede } else { 3271554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_EN_8723B(pDesc, 1); /* Hw set sequence number */ 3272554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_SEL_8723B(pDesc, 0); 3273554c0a3aSHans de Goede } 3274554c0a3aSHans de Goede 3275554c0a3aSHans de Goede if (true == IsBTQosNull) { 3276554c0a3aSHans de Goede SET_TX_DESC_BT_INT_8723B(pDesc, 1); 3277554c0a3aSHans de Goede } 3278554c0a3aSHans de Goede 3279554c0a3aSHans de Goede SET_TX_DESC_USE_RATE_8723B(pDesc, 1); /* use data rate which is set by Sw */ 3280554c0a3aSHans de Goede SET_TX_DESC_OWN_8723B((u8 *)pDesc, 1); 3281554c0a3aSHans de Goede 3282554c0a3aSHans de Goede SET_TX_DESC_TX_RATE_8723B(pDesc, DESC8723B_RATE1M); 3283554c0a3aSHans de Goede 3284554c0a3aSHans de Goede /* */ 3285554c0a3aSHans de Goede /* Encrypt the data frame if under security mode excepct null data. Suggested by CCW. */ 3286554c0a3aSHans de Goede /* */ 3287554c0a3aSHans de Goede if (true == bDataFrame) { 3288554c0a3aSHans de Goede u32 EncAlg; 3289554c0a3aSHans de Goede 3290554c0a3aSHans de Goede EncAlg = padapter->securitypriv.dot11PrivacyAlgrthm; 3291554c0a3aSHans de Goede switch (EncAlg) { 3292554c0a3aSHans de Goede case _NO_PRIVACY_: 3293554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 3294554c0a3aSHans de Goede break; 3295554c0a3aSHans de Goede case _WEP40_: 3296554c0a3aSHans de Goede case _WEP104_: 3297554c0a3aSHans de Goede case _TKIP_: 3298554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x1); 3299554c0a3aSHans de Goede break; 3300554c0a3aSHans de Goede case _SMS4_: 3301554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x2); 3302554c0a3aSHans de Goede break; 3303554c0a3aSHans de Goede case _AES_: 3304554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x3); 3305554c0a3aSHans de Goede break; 3306554c0a3aSHans de Goede default: 3307554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 3308554c0a3aSHans de Goede break; 3309554c0a3aSHans de Goede } 3310554c0a3aSHans de Goede } 3311554c0a3aSHans de Goede 3312554c0a3aSHans de Goede /* USB interface drop packet if the checksum of descriptor isn't correct. */ 3313554c0a3aSHans de Goede /* Using this checksum can let hardware recovery from packet bulk out error (e.g. Cancel URC, Bulk out error.). */ 3314554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum((struct tx_desc *)pDesc); 3315554c0a3aSHans de Goede } 3316554c0a3aSHans de Goede 3317554c0a3aSHans de Goede static void hw_var_set_opmode(struct adapter *padapter, u8 variable, u8 *val) 3318554c0a3aSHans de Goede { 3319554c0a3aSHans de Goede u8 val8; 3320554c0a3aSHans de Goede u8 mode = *((u8 *)val); 3321554c0a3aSHans de Goede 3322554c0a3aSHans de Goede { 3323554c0a3aSHans de Goede /* disable Port0 TSF update */ 3324554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3325554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3326554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3327554c0a3aSHans de Goede 3328554c0a3aSHans de Goede /* set net_type */ 3329554c0a3aSHans de Goede Set_MSR(padapter, mode); 3330554c0a3aSHans de Goede DBG_871X("#### %s() -%d iface_type(0) mode = %d ####\n", __func__, __LINE__, mode); 3331554c0a3aSHans de Goede 3332554c0a3aSHans de Goede if ((mode == _HW_STATE_STATION_) || (mode == _HW_STATE_NOLINK_)) { 3333554c0a3aSHans de Goede { 3334554c0a3aSHans de Goede StopTxBeacon(padapter); 3335554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN 3336554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN_EARLY_INT 3337554c0a3aSHans de Goede rtw_write8(padapter, REG_DRVERLYINT, 0x05); /* restore early int time to 5ms */ 3338554c0a3aSHans de Goede UpdateInterruptMask8812AU(padapter, true, 0, IMR_BCNDMAINT0_8723B); 3339554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN_EARLY_INT */ 3340554c0a3aSHans de Goede 3341554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN_BCN_OK_ERR 3342554c0a3aSHans de Goede UpdateInterruptMask8812AU(padapter, true, 0, (IMR_TXBCN0ERR_8723B|IMR_TXBCN0OK_8723B)); 3343554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN_BCN_OK_ERR */ 3344554c0a3aSHans de Goede 3345554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN */ 3346554c0a3aSHans de Goede } 3347554c0a3aSHans de Goede 3348554c0a3aSHans de Goede /* disable atim wnd */ 3349554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_ATIM); 3350554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_CTRL, 0x18); */ 3351554c0a3aSHans de Goede } else if ((mode == _HW_STATE_ADHOC_) /*|| (mode == _HW_STATE_AP_)*/) { 3352554c0a3aSHans de Goede ResumeTxBeacon(padapter); 3353554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_BCNQ_SUB); 3354554c0a3aSHans de Goede } else if (mode == _HW_STATE_AP_) { 3355554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN 3356554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN_EARLY_INT 3357554c0a3aSHans de Goede UpdateInterruptMask8723BU(padapter, true, IMR_BCNDMAINT0_8723B, 0); 3358554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN_EARLY_INT */ 3359554c0a3aSHans de Goede 3360554c0a3aSHans de Goede #ifdef CONFIG_INTERRUPT_BASED_TXBCN_BCN_OK_ERR 3361554c0a3aSHans de Goede UpdateInterruptMask8723BU(padapter, true, (IMR_TXBCN0ERR_8723B|IMR_TXBCN0OK_8723B), 0); 3362554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN_BCN_OK_ERR */ 3363554c0a3aSHans de Goede 3364554c0a3aSHans de Goede #endif /* CONFIG_INTERRUPT_BASED_TXBCN */ 3365554c0a3aSHans de Goede 3366554c0a3aSHans de Goede ResumeTxBeacon(padapter); 3367554c0a3aSHans de Goede 3368554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|DIS_BCNQ_SUB); 3369554c0a3aSHans de Goede 3370554c0a3aSHans de Goede /* Set RCR */ 3371554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, 0x7000208e);/* CBSSID_DATA must set to 0, reject ICV_ERR packet */ 3372554c0a3aSHans de Goede /* enable to rx data frame */ 3373554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3374554c0a3aSHans de Goede /* enable to rx ps-poll */ 3375554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP1, 0x0400); 3376554c0a3aSHans de Goede 3377554c0a3aSHans de Goede /* Beacon Control related register for first time */ 3378554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, 0x02); /* 2ms */ 3379554c0a3aSHans de Goede 3380554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_MAX_ERR, 0xFF); */ 3381554c0a3aSHans de Goede rtw_write8(padapter, REG_ATIMWND, 0x0a); /* 10ms */ 3382554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x00); 3383554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0xff04); 3384554c0a3aSHans de Goede rtw_write16(padapter, REG_TSFTR_SYN_OFFSET, 0x7fff);/* +32767 (~32ms) */ 3385554c0a3aSHans de Goede 3386554c0a3aSHans de Goede /* reset TSF */ 3387554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 3388554c0a3aSHans de Goede 3389554c0a3aSHans de Goede /* enable BCN0 Function for if1 */ 3390554c0a3aSHans de Goede /* don't enable update TSF0 for if1 (due to TSF update when beacon/probe rsp are received) */ 3391554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, (DIS_TSF_UDT|EN_BCN_FUNCTION|EN_TXBCN_RPT|DIS_BCNQ_SUB)); 3392554c0a3aSHans de Goede 3393554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 3394554c0a3aSHans de Goede /* rtw_write8(Adapter, REG_DWBCN1_CTRL_8192E+2, rtw_read8(Adapter, REG_DWBCN1_CTRL_8192E+2) & ~BIT4); */ 3395554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_DL_BCN_SEL, NULL); 3396554c0a3aSHans de Goede 3397554c0a3aSHans de Goede /* select BCN on port 0 */ 3398554c0a3aSHans de Goede rtw_write8( 3399554c0a3aSHans de Goede padapter, 3400554c0a3aSHans de Goede REG_CCK_CHECK_8723B, 3401554c0a3aSHans de Goede (rtw_read8(padapter, REG_CCK_CHECK_8723B)&~BIT_BCN_PORT_SEL) 3402554c0a3aSHans de Goede ); 3403554c0a3aSHans de Goede 3404554c0a3aSHans de Goede /* dis BCN1 ATIM WND if if2 is station */ 3405554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL_1); 3406554c0a3aSHans de Goede val8 |= DIS_ATIM; 3407554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL_1, val8); 3408554c0a3aSHans de Goede } 3409554c0a3aSHans de Goede } 3410554c0a3aSHans de Goede } 3411554c0a3aSHans de Goede 3412554c0a3aSHans de Goede static void hw_var_set_macaddr(struct adapter *padapter, u8 variable, u8 *val) 3413554c0a3aSHans de Goede { 3414554c0a3aSHans de Goede u8 idx = 0; 3415554c0a3aSHans de Goede u32 reg_macid; 3416554c0a3aSHans de Goede 3417554c0a3aSHans de Goede reg_macid = REG_MACID; 3418554c0a3aSHans de Goede 3419554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 3420554c0a3aSHans de Goede rtw_write8(GET_PRIMARY_ADAPTER(padapter), (reg_macid+idx), val[idx]); 3421554c0a3aSHans de Goede } 3422554c0a3aSHans de Goede 3423554c0a3aSHans de Goede static void hw_var_set_bssid(struct adapter *padapter, u8 variable, u8 *val) 3424554c0a3aSHans de Goede { 3425554c0a3aSHans de Goede u8 idx = 0; 3426554c0a3aSHans de Goede u32 reg_bssid; 3427554c0a3aSHans de Goede 3428554c0a3aSHans de Goede reg_bssid = REG_BSSID; 3429554c0a3aSHans de Goede 3430554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 3431554c0a3aSHans de Goede rtw_write8(padapter, (reg_bssid+idx), val[idx]); 3432554c0a3aSHans de Goede } 3433554c0a3aSHans de Goede 3434554c0a3aSHans de Goede static void hw_var_set_bcn_func(struct adapter *padapter, u8 variable, u8 *val) 3435554c0a3aSHans de Goede { 3436554c0a3aSHans de Goede u32 bcn_ctrl_reg; 3437554c0a3aSHans de Goede 3438554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 3439554c0a3aSHans de Goede 3440554c0a3aSHans de Goede if (*(u8 *)val) 3441554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, (EN_BCN_FUNCTION | EN_TXBCN_RPT)); 3442554c0a3aSHans de Goede else { 3443554c0a3aSHans de Goede u8 val8; 3444554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 3445554c0a3aSHans de Goede val8 &= ~(EN_BCN_FUNCTION | EN_TXBCN_RPT); 3446554c0a3aSHans de Goede 3447554c0a3aSHans de Goede /* Always enable port0 beacon function for PSTDMA */ 3448554c0a3aSHans de Goede if (REG_BCN_CTRL == bcn_ctrl_reg) 3449554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 3450554c0a3aSHans de Goede 3451554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 3452554c0a3aSHans de Goede } 3453554c0a3aSHans de Goede } 3454554c0a3aSHans de Goede 3455554c0a3aSHans de Goede static void hw_var_set_correct_tsf(struct adapter *padapter, u8 variable, u8 *val) 3456554c0a3aSHans de Goede { 3457554c0a3aSHans de Goede u8 val8; 3458554c0a3aSHans de Goede u64 tsf; 3459554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 3460554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 3461554c0a3aSHans de Goede 3462554c0a3aSHans de Goede 3463554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 3464554c0a3aSHans de Goede pmlmeinfo = &pmlmeext->mlmext_info; 3465554c0a3aSHans de Goede 3466554c0a3aSHans de Goede tsf = pmlmeext->TSFValue-rtw_modular64(pmlmeext->TSFValue, (pmlmeinfo->bcn_interval*1024))-1024; /* us */ 3467554c0a3aSHans de Goede 3468554c0a3aSHans de Goede if ( 3469554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 3470554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 3471554c0a3aSHans de Goede ) 3472554c0a3aSHans de Goede StopTxBeacon(padapter); 3473554c0a3aSHans de Goede 3474554c0a3aSHans de Goede { 3475554c0a3aSHans de Goede /* disable related TSF function */ 3476554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3477554c0a3aSHans de Goede val8 &= ~EN_BCN_FUNCTION; 3478554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3479554c0a3aSHans de Goede 3480554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR, tsf); 3481554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR+4, tsf>>32); 3482554c0a3aSHans de Goede 3483554c0a3aSHans de Goede /* enable related TSF function */ 3484554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3485554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 3486554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3487554c0a3aSHans de Goede } 3488554c0a3aSHans de Goede 3489554c0a3aSHans de Goede if ( 3490554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 3491554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 3492554c0a3aSHans de Goede ) 3493554c0a3aSHans de Goede ResumeTxBeacon(padapter); 3494554c0a3aSHans de Goede } 3495554c0a3aSHans de Goede 3496554c0a3aSHans de Goede static void hw_var_set_mlme_disconnect(struct adapter *padapter, u8 variable, u8 *val) 3497554c0a3aSHans de Goede { 3498554c0a3aSHans de Goede u8 val8; 3499554c0a3aSHans de Goede 3500554c0a3aSHans de Goede /* Set RCR to not to receive data frame when NO LINK state */ 3501554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR) & ~RCR_ADF); */ 3502554c0a3aSHans de Goede /* reject all data frames */ 3503554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0); 3504554c0a3aSHans de Goede 3505554c0a3aSHans de Goede /* reset TSF */ 3506554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 3507554c0a3aSHans de Goede 3508554c0a3aSHans de Goede /* disable update TSF */ 3509554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3510554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3511554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3512554c0a3aSHans de Goede } 3513554c0a3aSHans de Goede 3514554c0a3aSHans de Goede static void hw_var_set_mlme_sitesurvey(struct adapter *padapter, u8 variable, u8 *val) 3515554c0a3aSHans de Goede { 3516554c0a3aSHans de Goede u32 value_rcr, rcr_clear_bit, reg_bcn_ctl; 3517554c0a3aSHans de Goede u16 value_rxfltmap2; 3518554c0a3aSHans de Goede u8 val8; 3519554c0a3aSHans de Goede struct hal_com_data *pHalData; 3520554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3521554c0a3aSHans de Goede 3522554c0a3aSHans de Goede 3523554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 3524554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3525554c0a3aSHans de Goede 3526554c0a3aSHans de Goede reg_bcn_ctl = REG_BCN_CTRL; 3527554c0a3aSHans de Goede 3528554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3529554c0a3aSHans de Goede 3530554c0a3aSHans de Goede /* config RCR to receive different BSSID & not to receive data frame */ 3531554c0a3aSHans de Goede value_rxfltmap2 = 0; 3532554c0a3aSHans de Goede 3533554c0a3aSHans de Goede if ((check_fwstate(pmlmepriv, WIFI_AP_STATE) == true)) 3534554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3535554c0a3aSHans de Goede 3536554c0a3aSHans de Goede value_rcr = rtw_read32(padapter, REG_RCR); 3537554c0a3aSHans de Goede 3538554c0a3aSHans de Goede if (*((u8 *)val)) { 3539554c0a3aSHans de Goede /* under sitesurvey */ 3540554c0a3aSHans de Goede value_rcr &= ~(rcr_clear_bit); 3541554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3542554c0a3aSHans de Goede 3543554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, value_rxfltmap2); 3544554c0a3aSHans de Goede 3545554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3546554c0a3aSHans de Goede /* disable update TSF */ 3547554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3548554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3549554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3550554c0a3aSHans de Goede } 3551554c0a3aSHans de Goede 3552554c0a3aSHans de Goede /* Save orignal RRSR setting. */ 3553554c0a3aSHans de Goede pHalData->RegRRSR = rtw_read16(padapter, REG_RRSR); 3554554c0a3aSHans de Goede } else { 3555554c0a3aSHans de Goede /* sitesurvey done */ 3556554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, (_FW_LINKED|WIFI_AP_STATE))) 3557554c0a3aSHans de Goede /* enable to rx data frame */ 3558554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3559554c0a3aSHans de Goede 3560554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3561554c0a3aSHans de Goede /* enable update TSF */ 3562554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3563554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3564554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3565554c0a3aSHans de Goede } 3566554c0a3aSHans de Goede 3567554c0a3aSHans de Goede value_rcr |= rcr_clear_bit; 3568554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3569554c0a3aSHans de Goede 3570554c0a3aSHans de Goede /* Restore orignal RRSR setting. */ 3571554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, pHalData->RegRRSR); 3572554c0a3aSHans de Goede } 3573554c0a3aSHans de Goede } 3574554c0a3aSHans de Goede 3575554c0a3aSHans de Goede static void hw_var_set_mlme_join(struct adapter *padapter, u8 variable, u8 *val) 3576554c0a3aSHans de Goede { 3577554c0a3aSHans de Goede u8 val8; 3578554c0a3aSHans de Goede u16 val16; 3579554c0a3aSHans de Goede u32 val32; 3580554c0a3aSHans de Goede u8 RetryLimit; 3581554c0a3aSHans de Goede u8 type; 3582554c0a3aSHans de Goede struct hal_com_data *pHalData; 3583554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3584554c0a3aSHans de Goede struct eeprom_priv *pEEPROM; 3585554c0a3aSHans de Goede 3586554c0a3aSHans de Goede 3587554c0a3aSHans de Goede RetryLimit = 0x30; 3588554c0a3aSHans de Goede type = *(u8 *)val; 3589554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 3590554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3591554c0a3aSHans de Goede pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 3592554c0a3aSHans de Goede 3593554c0a3aSHans de Goede if (type == 0) { /* prepare to join */ 3594554c0a3aSHans de Goede /* enable to rx data frame.Accept all data frame */ 3595554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR)|RCR_ADF); */ 3596554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3597554c0a3aSHans de Goede 3598554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3599554c0a3aSHans de Goede if (padapter->in_cta_test) 3600554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA | RCR_CBSSID_BCN);/* RCR_ADF */ 3601554c0a3aSHans de Goede else 3602554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3603554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3604554c0a3aSHans de Goede 3605554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE) == true) 3606554c0a3aSHans de Goede RetryLimit = (pEEPROM->CustomerID == RT_CID_CCX) ? 7 : 48; 3607554c0a3aSHans de Goede else /* Ad-hoc Mode */ 3608554c0a3aSHans de Goede RetryLimit = 0x7; 3609554c0a3aSHans de Goede } else if (type == 1) /* joinbss_event call back when join res < 0 */ 3610554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0x00); 3611554c0a3aSHans de Goede else if (type == 2) { /* sta add event call back */ 3612554c0a3aSHans de Goede /* enable update TSF */ 3613554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3614554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3615554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3616554c0a3aSHans de Goede 3617554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE)) 3618554c0a3aSHans de Goede RetryLimit = 0x7; 3619554c0a3aSHans de Goede } 3620554c0a3aSHans de Goede 3621554c0a3aSHans de Goede val16 = (RetryLimit << RETRY_LIMIT_SHORT_SHIFT) | (RetryLimit << RETRY_LIMIT_LONG_SHIFT); 3622554c0a3aSHans de Goede rtw_write16(padapter, REG_RL, val16); 3623554c0a3aSHans de Goede } 3624554c0a3aSHans de Goede 3625554c0a3aSHans de Goede void CCX_FwC2HTxRpt_8723b(struct adapter *padapter, u8 *pdata, u8 len) 3626554c0a3aSHans de Goede { 3627554c0a3aSHans de Goede u8 seq_no; 3628554c0a3aSHans de Goede 3629554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 6, 1) 3630554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_RETRY_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 7, 1) 3631554c0a3aSHans de Goede 3632554c0a3aSHans de Goede /* DBG_871X("%s, 0x%x, 0x%x, 0x%x, 0x%x, 0x%x, 0x%x, 0x%x, 0x%x\n", __func__, */ 3633554c0a3aSHans de Goede /* *pdata, *(pdata+1), *(pdata+2), *(pdata+3), *(pdata+4), *(pdata+5), *(pdata+6), *(pdata+7)); */ 3634554c0a3aSHans de Goede 3635554c0a3aSHans de Goede seq_no = *(pdata+6); 3636554c0a3aSHans de Goede 3637554c0a3aSHans de Goede if (GET_8723B_C2H_TX_RPT_RETRY_OVER(pdata) | GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(pdata)) { 3638554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3639554c0a3aSHans de Goede } 3640554c0a3aSHans de Goede /* 3641554c0a3aSHans de Goede else if (seq_no != padapter->xmitpriv.seq_no) { 3642554c0a3aSHans de Goede DBG_871X("tx_seq_no =%d, rpt_seq_no =%d\n", padapter->xmitpriv.seq_no, seq_no); 3643554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3644554c0a3aSHans de Goede } 3645554c0a3aSHans de Goede */ 3646554c0a3aSHans de Goede else 3647554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_SUCCESS); 3648554c0a3aSHans de Goede } 3649554c0a3aSHans de Goede 3650554c0a3aSHans de Goede s32 c2h_id_filter_ccx_8723b(u8 *buf) 3651554c0a3aSHans de Goede { 3652554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *c2h_evt = (struct c2h_evt_hdr_88xx *)buf; 3653554c0a3aSHans de Goede s32 ret = false; 3654554c0a3aSHans de Goede if (c2h_evt->id == C2H_CCX_TX_RPT) 3655554c0a3aSHans de Goede ret = true; 3656554c0a3aSHans de Goede 3657554c0a3aSHans de Goede return ret; 3658554c0a3aSHans de Goede } 3659554c0a3aSHans de Goede 3660554c0a3aSHans de Goede 3661554c0a3aSHans de Goede s32 c2h_handler_8723b(struct adapter *padapter, u8 *buf) 3662554c0a3aSHans de Goede { 3663554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *pC2hEvent = (struct c2h_evt_hdr_88xx *)buf; 3664554c0a3aSHans de Goede s32 ret = _SUCCESS; 3665554c0a3aSHans de Goede u8 index = 0; 3666554c0a3aSHans de Goede 3667554c0a3aSHans de Goede if (pC2hEvent == NULL) { 3668554c0a3aSHans de Goede DBG_8192C("%s(): pC2hEventis NULL\n", __func__); 3669554c0a3aSHans de Goede ret = _FAIL; 3670554c0a3aSHans de Goede goto exit; 3671554c0a3aSHans de Goede } 3672554c0a3aSHans de Goede 3673554c0a3aSHans de Goede switch (pC2hEvent->id) { 3674554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3675554c0a3aSHans de Goede break; 3676554c0a3aSHans de Goede case C2H_DBG: 3677554c0a3aSHans de Goede { 3678554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("c2h_handler_8723b: %s\n", pC2hEvent->payload)); 3679554c0a3aSHans de Goede } 3680554c0a3aSHans de Goede break; 3681554c0a3aSHans de Goede 3682554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3683554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, pC2hEvent->payload); */ 3684554c0a3aSHans de Goede break; 3685554c0a3aSHans de Goede 3686554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3687554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, pC2hEvent->payload, C2hEvent.CmdLen); */ 3688554c0a3aSHans de Goede break; 3689554c0a3aSHans de Goede 3690554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3691554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("[BT], C2H_HW_INFO_EXCH\n")); 3692554c0a3aSHans de Goede for (index = 0; index < pC2hEvent->plen; index++) { 3693554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("[BT], tmpBuf[%d]= 0x%x\n", index, pC2hEvent->payload[index])); 3694554c0a3aSHans de Goede } 3695554c0a3aSHans de Goede break; 3696554c0a3aSHans de Goede 3697554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3698554c0a3aSHans de Goede rtw_btcoex_BtInfoNotify(padapter, pC2hEvent->plen, pC2hEvent->payload); 3699554c0a3aSHans de Goede break; 3700554c0a3aSHans de Goede 3701554c0a3aSHans de Goede default: 3702554c0a3aSHans de Goede break; 3703554c0a3aSHans de Goede } 3704554c0a3aSHans de Goede 3705554c0a3aSHans de Goede /* Clear event to notify FW we have read the command. */ 3706554c0a3aSHans de Goede /* Note: */ 3707554c0a3aSHans de Goede /* If this field isn't clear, the FW won't update the next command message. */ 3708554c0a3aSHans de Goede /* rtw_write8(padapter, REG_C2HEVT_CLEAR, C2H_EVT_HOST_CLOSE); */ 3709554c0a3aSHans de Goede exit: 3710554c0a3aSHans de Goede return ret; 3711554c0a3aSHans de Goede } 3712554c0a3aSHans de Goede 3713554c0a3aSHans de Goede static void process_c2h_event(struct adapter *padapter, PC2H_EVT_HDR pC2hEvent, u8 *c2hBuf) 3714554c0a3aSHans de Goede { 3715554c0a3aSHans de Goede u8 index = 0; 3716554c0a3aSHans de Goede 3717554c0a3aSHans de Goede if (c2hBuf == NULL) { 3718554c0a3aSHans de Goede DBG_8192C("%s c2hbuff is NULL\n", __func__); 3719554c0a3aSHans de Goede return; 3720554c0a3aSHans de Goede } 3721554c0a3aSHans de Goede 3722554c0a3aSHans de Goede switch (pC2hEvent->CmdID) { 3723554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3724554c0a3aSHans de Goede break; 3725554c0a3aSHans de Goede case C2H_DBG: 3726554c0a3aSHans de Goede { 3727554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("C2HCommandHandler: %s\n", c2hBuf)); 3728554c0a3aSHans de Goede } 3729554c0a3aSHans de Goede break; 3730554c0a3aSHans de Goede 3731554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3732554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, tmpBuf); */ 3733554c0a3aSHans de Goede break; 3734554c0a3aSHans de Goede 3735554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3736554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, tmpBuf, C2hEvent.CmdLen); */ 3737554c0a3aSHans de Goede break; 3738554c0a3aSHans de Goede 3739554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3740554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("[BT], C2H_HW_INFO_EXCH\n")); 3741554c0a3aSHans de Goede for (index = 0; index < pC2hEvent->CmdLen; index++) { 3742554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_info_, ("[BT], tmpBuf[%d]= 0x%x\n", index, c2hBuf[index])); 3743554c0a3aSHans de Goede } 3744554c0a3aSHans de Goede break; 3745554c0a3aSHans de Goede 3746554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3747554c0a3aSHans de Goede rtw_btcoex_BtInfoNotify(padapter, pC2hEvent->CmdLen, c2hBuf); 3748554c0a3aSHans de Goede break; 3749554c0a3aSHans de Goede 3750554c0a3aSHans de Goede default: 3751554c0a3aSHans de Goede break; 3752554c0a3aSHans de Goede } 3753554c0a3aSHans de Goede } 3754554c0a3aSHans de Goede 3755554c0a3aSHans de Goede void C2HPacketHandler_8723B(struct adapter *padapter, u8 *pbuffer, u16 length) 3756554c0a3aSHans de Goede { 3757554c0a3aSHans de Goede C2H_EVT_HDR C2hEvent; 3758554c0a3aSHans de Goede u8 *tmpBuf = NULL; 3759554c0a3aSHans de Goede #ifdef CONFIG_WOWLAN 3760554c0a3aSHans de Goede struct pwrctrl_priv *pwrpriv = adapter_to_pwrctl(padapter); 3761554c0a3aSHans de Goede 3762554c0a3aSHans de Goede if (pwrpriv->wowlan_mode == true) { 3763554c0a3aSHans de Goede DBG_871X("%s(): return because wowolan_mode ==true! CMDID =%d\n", __func__, pbuffer[0]); 3764554c0a3aSHans de Goede return; 3765554c0a3aSHans de Goede } 3766554c0a3aSHans de Goede #endif 3767554c0a3aSHans de Goede C2hEvent.CmdID = pbuffer[0]; 3768554c0a3aSHans de Goede C2hEvent.CmdSeq = pbuffer[1]; 3769554c0a3aSHans de Goede C2hEvent.CmdLen = length-2; 3770554c0a3aSHans de Goede tmpBuf = pbuffer+2; 3771554c0a3aSHans de Goede 3772554c0a3aSHans de Goede /* DBG_871X("%s C2hEvent.CmdID:%x C2hEvent.CmdLen:%x C2hEvent.CmdSeq:%x\n", */ 3773554c0a3aSHans de Goede /* __func__, C2hEvent.CmdID, C2hEvent.CmdLen, C2hEvent.CmdSeq); */ 3774554c0a3aSHans de Goede RT_PRINT_DATA(_module_hal_init_c_, _drv_notice_, "C2HPacketHandler_8723B(): Command Content:\n", tmpBuf, C2hEvent.CmdLen); 3775554c0a3aSHans de Goede 3776554c0a3aSHans de Goede process_c2h_event(padapter, &C2hEvent, tmpBuf); 3777554c0a3aSHans de Goede /* c2h_handler_8723b(padapter,&C2hEvent); */ 3778554c0a3aSHans de Goede return; 3779554c0a3aSHans de Goede } 3780554c0a3aSHans de Goede 3781554c0a3aSHans de Goede void SetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 3782554c0a3aSHans de Goede { 3783554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 3784554c0a3aSHans de Goede u8 val8; 3785554c0a3aSHans de Goede u32 val32; 3786554c0a3aSHans de Goede 3787554c0a3aSHans de Goede switch (variable) { 3788554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS: 3789554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x0c; 3790554c0a3aSHans de Goede val8 |= *val; 3791554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3792554c0a3aSHans de Goede break; 3793554c0a3aSHans de Goede 3794554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS1: 3795554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x03; 3796554c0a3aSHans de Goede val8 |= *val << 2; 3797554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3798554c0a3aSHans de Goede break; 3799554c0a3aSHans de Goede 3800554c0a3aSHans de Goede case HW_VAR_SET_OPMODE: 3801554c0a3aSHans de Goede hw_var_set_opmode(padapter, variable, val); 3802554c0a3aSHans de Goede break; 3803554c0a3aSHans de Goede 3804554c0a3aSHans de Goede case HW_VAR_MAC_ADDR: 3805554c0a3aSHans de Goede hw_var_set_macaddr(padapter, variable, val); 3806554c0a3aSHans de Goede break; 3807554c0a3aSHans de Goede 3808554c0a3aSHans de Goede case HW_VAR_BSSID: 3809554c0a3aSHans de Goede hw_var_set_bssid(padapter, variable, val); 3810554c0a3aSHans de Goede break; 3811554c0a3aSHans de Goede 3812554c0a3aSHans de Goede case HW_VAR_BASIC_RATE: 3813554c0a3aSHans de Goede { 3814554c0a3aSHans de Goede struct mlme_ext_info *mlmext_info = &padapter->mlmeextpriv.mlmext_info; 3815554c0a3aSHans de Goede u16 input_b = 0, masked = 0, ioted = 0, BrateCfg = 0; 3816554c0a3aSHans de Goede u16 rrsr_2g_force_mask = (RRSR_11M|RRSR_5_5M|RRSR_1M); 3817554c0a3aSHans de Goede u16 rrsr_2g_allow_mask = (RRSR_24M|RRSR_12M|RRSR_6M|RRSR_CCK_RATES); 3818554c0a3aSHans de Goede 3819554c0a3aSHans de Goede HalSetBrateCfg(padapter, val, &BrateCfg); 3820554c0a3aSHans de Goede input_b = BrateCfg; 3821554c0a3aSHans de Goede 3822554c0a3aSHans de Goede /* apply force and allow mask */ 3823554c0a3aSHans de Goede BrateCfg |= rrsr_2g_force_mask; 3824554c0a3aSHans de Goede BrateCfg &= rrsr_2g_allow_mask; 3825554c0a3aSHans de Goede masked = BrateCfg; 3826554c0a3aSHans de Goede 3827554c0a3aSHans de Goede #ifdef CONFIG_CMCC_TEST 3828554c0a3aSHans de Goede BrateCfg |= (RRSR_11M|RRSR_5_5M|RRSR_1M); /* use 11M to send ACK */ 3829554c0a3aSHans de Goede BrateCfg |= (RRSR_24M|RRSR_18M|RRSR_12M); /* CMCC_OFDM_ACK 12/18/24M */ 3830554c0a3aSHans de Goede #endif 3831554c0a3aSHans de Goede 3832554c0a3aSHans de Goede /* IOT consideration */ 3833554c0a3aSHans de Goede if (mlmext_info->assoc_AP_vendor == HT_IOT_PEER_CISCO) { 3834554c0a3aSHans de Goede /* if peer is cisco and didn't use ofdm rate, we enable 6M ack */ 3835554c0a3aSHans de Goede if ((BrateCfg & (RRSR_24M|RRSR_12M|RRSR_6M)) == 0) 3836554c0a3aSHans de Goede BrateCfg |= RRSR_6M; 3837554c0a3aSHans de Goede } 3838554c0a3aSHans de Goede ioted = BrateCfg; 3839554c0a3aSHans de Goede 3840554c0a3aSHans de Goede pHalData->BasicRateSet = BrateCfg; 3841554c0a3aSHans de Goede 3842554c0a3aSHans de Goede DBG_8192C("HW_VAR_BASIC_RATE: %#x -> %#x -> %#x\n", input_b, masked, ioted); 3843554c0a3aSHans de Goede 3844554c0a3aSHans de Goede /* Set RRSR rate table. */ 3845554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, BrateCfg); 3846554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, rtw_read8(padapter, REG_RRSR+2)&0xf0); 3847554c0a3aSHans de Goede } 3848554c0a3aSHans de Goede break; 3849554c0a3aSHans de Goede 3850554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 3851554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, *val); 3852554c0a3aSHans de Goede break; 3853554c0a3aSHans de Goede 3854554c0a3aSHans de Goede case HW_VAR_BCN_FUNC: 3855554c0a3aSHans de Goede hw_var_set_bcn_func(padapter, variable, val); 3856554c0a3aSHans de Goede break; 3857554c0a3aSHans de Goede 3858554c0a3aSHans de Goede case HW_VAR_CORRECT_TSF: 3859554c0a3aSHans de Goede hw_var_set_correct_tsf(padapter, variable, val); 3860554c0a3aSHans de Goede break; 3861554c0a3aSHans de Goede 3862554c0a3aSHans de Goede case HW_VAR_CHECK_BSSID: 3863554c0a3aSHans de Goede { 3864554c0a3aSHans de Goede u32 val32; 3865554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3866554c0a3aSHans de Goede if (*val) 3867554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3868554c0a3aSHans de Goede else 3869554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA|RCR_CBSSID_BCN); 3870554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3871554c0a3aSHans de Goede } 3872554c0a3aSHans de Goede break; 3873554c0a3aSHans de Goede 3874554c0a3aSHans de Goede case HW_VAR_MLME_DISCONNECT: 3875554c0a3aSHans de Goede hw_var_set_mlme_disconnect(padapter, variable, val); 3876554c0a3aSHans de Goede break; 3877554c0a3aSHans de Goede 3878554c0a3aSHans de Goede case HW_VAR_MLME_SITESURVEY: 3879554c0a3aSHans de Goede hw_var_set_mlme_sitesurvey(padapter, variable, val); 3880554c0a3aSHans de Goede 3881554c0a3aSHans de Goede rtw_btcoex_ScanNotify(padapter, *val?true:false); 3882554c0a3aSHans de Goede break; 3883554c0a3aSHans de Goede 3884554c0a3aSHans de Goede case HW_VAR_MLME_JOIN: 3885554c0a3aSHans de Goede hw_var_set_mlme_join(padapter, variable, val); 3886554c0a3aSHans de Goede 3887554c0a3aSHans de Goede switch (*val) { 3888554c0a3aSHans de Goede case 0: 3889554c0a3aSHans de Goede /* prepare to join */ 3890554c0a3aSHans de Goede rtw_btcoex_ConnectNotify(padapter, true); 3891554c0a3aSHans de Goede break; 3892554c0a3aSHans de Goede case 1: 3893554c0a3aSHans de Goede /* joinbss_event callback when join res < 0 */ 3894554c0a3aSHans de Goede rtw_btcoex_ConnectNotify(padapter, false); 3895554c0a3aSHans de Goede break; 3896554c0a3aSHans de Goede case 2: 3897554c0a3aSHans de Goede /* sta add event callback */ 3898554c0a3aSHans de Goede /* rtw_btcoex_MediaStatusNotify(padapter, RT_MEDIA_CONNECT); */ 3899554c0a3aSHans de Goede break; 3900554c0a3aSHans de Goede } 3901554c0a3aSHans de Goede break; 3902554c0a3aSHans de Goede 3903554c0a3aSHans de Goede case HW_VAR_ON_RCR_AM: 3904554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3905554c0a3aSHans de Goede val32 |= RCR_AM; 3906554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3907554c0a3aSHans de Goede DBG_8192C("%s, %d, RCR = %x\n", __func__, __LINE__, rtw_read32(padapter, REG_RCR)); 3908554c0a3aSHans de Goede break; 3909554c0a3aSHans de Goede 3910554c0a3aSHans de Goede case HW_VAR_OFF_RCR_AM: 3911554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3912554c0a3aSHans de Goede val32 &= ~RCR_AM; 3913554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3914554c0a3aSHans de Goede DBG_8192C("%s, %d, RCR = %x\n", __func__, __LINE__, rtw_read32(padapter, REG_RCR)); 3915554c0a3aSHans de Goede break; 3916554c0a3aSHans de Goede 3917554c0a3aSHans de Goede case HW_VAR_BEACON_INTERVAL: 3918554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, *((u16 *)val)); 3919554c0a3aSHans de Goede break; 3920554c0a3aSHans de Goede 3921554c0a3aSHans de Goede case HW_VAR_SLOT_TIME: 3922554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, *val); 3923554c0a3aSHans de Goede break; 3924554c0a3aSHans de Goede 3925554c0a3aSHans de Goede case HW_VAR_RESP_SIFS: 3926554c0a3aSHans de Goede /* SIFS_Timer = 0x0a0a0808; */ 3927554c0a3aSHans de Goede /* RESP_SIFS for CCK */ 3928554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK, val[0]); /* SIFS_T2T_CCK (0x08) */ 3929554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK+1, val[1]); /* SIFS_R2T_CCK(0x08) */ 3930554c0a3aSHans de Goede /* RESP_SIFS for OFDM */ 3931554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM, val[2]); /* SIFS_T2T_OFDM (0x0a) */ 3932554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM+1, val[3]); /* SIFS_R2T_OFDM(0x0a) */ 3933554c0a3aSHans de Goede break; 3934554c0a3aSHans de Goede 3935554c0a3aSHans de Goede case HW_VAR_ACK_PREAMBLE: 3936554c0a3aSHans de Goede { 3937554c0a3aSHans de Goede u8 regTmp; 3938554c0a3aSHans de Goede u8 bShortPreamble = *val; 3939554c0a3aSHans de Goede 3940554c0a3aSHans de Goede /* Joseph marked out for Netgear 3500 TKIP channel 7 issue.(Temporarily) */ 3941554c0a3aSHans de Goede /* regTmp = (pHalData->nCur40MhzPrimeSC)<<5; */ 3942554c0a3aSHans de Goede regTmp = 0; 3943554c0a3aSHans de Goede if (bShortPreamble) 3944554c0a3aSHans de Goede regTmp |= 0x80; 3945554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, regTmp); 3946554c0a3aSHans de Goede } 3947554c0a3aSHans de Goede break; 3948554c0a3aSHans de Goede 3949554c0a3aSHans de Goede case HW_VAR_CAM_EMPTY_ENTRY: 3950554c0a3aSHans de Goede { 3951554c0a3aSHans de Goede u8 ucIndex = *val; 3952554c0a3aSHans de Goede u8 i; 3953554c0a3aSHans de Goede u32 ulCommand = 0; 3954554c0a3aSHans de Goede u32 ulContent = 0; 3955554c0a3aSHans de Goede u32 ulEncAlgo = CAM_AES; 3956554c0a3aSHans de Goede 3957554c0a3aSHans de Goede for (i = 0; i < CAM_CONTENT_COUNT; i++) { 3958554c0a3aSHans de Goede /* filled id in CAM config 2 byte */ 3959554c0a3aSHans de Goede if (i == 0) { 3960554c0a3aSHans de Goede ulContent |= (ucIndex & 0x03) | ((u16)(ulEncAlgo)<<2); 3961554c0a3aSHans de Goede /* ulContent |= CAM_VALID; */ 3962554c0a3aSHans de Goede } else 3963554c0a3aSHans de Goede ulContent = 0; 3964554c0a3aSHans de Goede 3965554c0a3aSHans de Goede /* polling bit, and No Write enable, and address */ 3966554c0a3aSHans de Goede ulCommand = CAM_CONTENT_COUNT*ucIndex+i; 3967554c0a3aSHans de Goede ulCommand = ulCommand | CAM_POLLINIG | CAM_WRITE; 3968554c0a3aSHans de Goede /* write content 0 is equall to mark invalid */ 3969554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, ulContent); /* mdelay(40); */ 3970554c0a3aSHans de Goede /* RT_TRACE(COMP_SEC, DBG_LOUD, ("CAM_empty_entry(): WRITE A4: %lx\n", ulContent)); */ 3971554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, ulCommand); /* mdelay(40); */ 3972554c0a3aSHans de Goede /* RT_TRACE(COMP_SEC, DBG_LOUD, ("CAM_empty_entry(): WRITE A0: %lx\n", ulCommand)); */ 3973554c0a3aSHans de Goede } 3974554c0a3aSHans de Goede } 3975554c0a3aSHans de Goede break; 3976554c0a3aSHans de Goede 3977554c0a3aSHans de Goede case HW_VAR_CAM_INVALID_ALL: 3978554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, BIT(31)|BIT(30)); 3979554c0a3aSHans de Goede break; 3980554c0a3aSHans de Goede 3981554c0a3aSHans de Goede case HW_VAR_CAM_WRITE: 3982554c0a3aSHans de Goede { 3983554c0a3aSHans de Goede u32 cmd; 3984554c0a3aSHans de Goede u32 *cam_val = (u32 *)val; 3985554c0a3aSHans de Goede 3986554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, cam_val[0]); 3987554c0a3aSHans de Goede 3988554c0a3aSHans de Goede cmd = CAM_POLLINIG | CAM_WRITE | cam_val[1]; 3989554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, cmd); 3990554c0a3aSHans de Goede } 3991554c0a3aSHans de Goede break; 3992554c0a3aSHans de Goede 3993554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VO: 3994554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VO_PARAM, *((u32 *)val)); 3995554c0a3aSHans de Goede break; 3996554c0a3aSHans de Goede 3997554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VI: 3998554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VI_PARAM, *((u32 *)val)); 3999554c0a3aSHans de Goede break; 4000554c0a3aSHans de Goede 4001554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BE: 4002554c0a3aSHans de Goede pHalData->AcParam_BE = ((u32 *)(val))[0]; 4003554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BE_PARAM, *((u32 *)val)); 4004554c0a3aSHans de Goede break; 4005554c0a3aSHans de Goede 4006554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BK: 4007554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BK_PARAM, *((u32 *)val)); 4008554c0a3aSHans de Goede break; 4009554c0a3aSHans de Goede 4010554c0a3aSHans de Goede case HW_VAR_ACM_CTRL: 4011554c0a3aSHans de Goede { 4012554c0a3aSHans de Goede u8 ctrl = *((u8 *)val); 4013554c0a3aSHans de Goede u8 hwctrl = 0; 4014554c0a3aSHans de Goede 4015554c0a3aSHans de Goede if (ctrl != 0) { 4016554c0a3aSHans de Goede hwctrl |= AcmHw_HwEn; 4017554c0a3aSHans de Goede 4018554c0a3aSHans de Goede if (ctrl & BIT(1)) /* BE */ 4019554c0a3aSHans de Goede hwctrl |= AcmHw_BeqEn; 4020554c0a3aSHans de Goede 4021554c0a3aSHans de Goede if (ctrl & BIT(2)) /* VI */ 4022554c0a3aSHans de Goede hwctrl |= AcmHw_ViqEn; 4023554c0a3aSHans de Goede 4024554c0a3aSHans de Goede if (ctrl & BIT(3)) /* VO */ 4025554c0a3aSHans de Goede hwctrl |= AcmHw_VoqEn; 4026554c0a3aSHans de Goede } 4027554c0a3aSHans de Goede 4028554c0a3aSHans de Goede DBG_8192C("[HW_VAR_ACM_CTRL] Write 0x%02X\n", hwctrl); 4029554c0a3aSHans de Goede rtw_write8(padapter, REG_ACMHWCTRL, hwctrl); 4030554c0a3aSHans de Goede } 4031554c0a3aSHans de Goede break; 4032554c0a3aSHans de Goede 4033554c0a3aSHans de Goede case HW_VAR_AMPDU_FACTOR: 4034554c0a3aSHans de Goede { 4035554c0a3aSHans de Goede u32 AMPDULen = (*((u8 *)val)); 4036554c0a3aSHans de Goede 4037554c0a3aSHans de Goede if (AMPDULen < HT_AGG_SIZE_32K) 4038554c0a3aSHans de Goede AMPDULen = (0x2000 << (*((u8 *)val)))-1; 4039554c0a3aSHans de Goede else 4040554c0a3aSHans de Goede AMPDULen = 0x7fff; 4041554c0a3aSHans de Goede 4042554c0a3aSHans de Goede rtw_write32(padapter, REG_AMPDU_MAX_LENGTH_8723B, AMPDULen); 4043554c0a3aSHans de Goede } 4044554c0a3aSHans de Goede break; 4045554c0a3aSHans de Goede 4046554c0a3aSHans de Goede case HW_VAR_H2C_FW_PWRMODE: 4047554c0a3aSHans de Goede { 4048554c0a3aSHans de Goede u8 psmode = *val; 4049554c0a3aSHans de Goede 4050554c0a3aSHans de Goede /* Forece leave RF low power mode for 1T1R to prevent conficting setting in Fw power */ 4051554c0a3aSHans de Goede /* saving sequence. 2010.06.07. Added by tynli. Suggested by SD3 yschang. */ 4052554c0a3aSHans de Goede if (psmode != PS_MODE_ACTIVE) { 4053554c0a3aSHans de Goede ODM_RF_Saving(&pHalData->odmpriv, true); 4054554c0a3aSHans de Goede } 4055554c0a3aSHans de Goede 4056554c0a3aSHans de Goede /* if (psmode != PS_MODE_ACTIVE) { */ 4057554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, true); */ 4058554c0a3aSHans de Goede /* else { */ 4059554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, false); */ 4060554c0a3aSHans de Goede /* */ 4061554c0a3aSHans de Goede rtl8723b_set_FwPwrMode_cmd(padapter, psmode); 4062554c0a3aSHans de Goede } 4063554c0a3aSHans de Goede break; 4064554c0a3aSHans de Goede case HW_VAR_H2C_PS_TUNE_PARAM: 4065554c0a3aSHans de Goede rtl8723b_set_FwPsTuneParam_cmd(padapter); 4066554c0a3aSHans de Goede break; 4067554c0a3aSHans de Goede 4068554c0a3aSHans de Goede case HW_VAR_H2C_FW_JOINBSSRPT: 4069554c0a3aSHans de Goede rtl8723b_set_FwJoinBssRpt_cmd(padapter, *val); 4070554c0a3aSHans de Goede break; 4071554c0a3aSHans de Goede 4072554c0a3aSHans de Goede case HW_VAR_INITIAL_GAIN: 4073554c0a3aSHans de Goede { 4074554c0a3aSHans de Goede DIG_T *pDigTable = &pHalData->odmpriv.DM_DigTable; 4075554c0a3aSHans de Goede u32 rx_gain = *(u32 *)val; 4076554c0a3aSHans de Goede 4077554c0a3aSHans de Goede if (rx_gain == 0xff) {/* restore rx gain */ 4078554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, pDigTable->BackupIGValue); 4079554c0a3aSHans de Goede } else { 4080554c0a3aSHans de Goede pDigTable->BackupIGValue = pDigTable->CurIGValue; 4081554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, rx_gain); 4082554c0a3aSHans de Goede } 4083554c0a3aSHans de Goede } 4084554c0a3aSHans de Goede break; 4085554c0a3aSHans de Goede 4086554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 4087554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = *val; 4088554c0a3aSHans de Goede break; 4089554c0a3aSHans de Goede 4090554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 4091554c0a3aSHans de Goede pHalData->EfuseUsedBytes = *((u16 *)val); 4092554c0a3aSHans de Goede break; 4093554c0a3aSHans de Goede 4094554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 4095554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 4096554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = *val; 4097554c0a3aSHans de Goede #endif 4098554c0a3aSHans de Goede break; 4099554c0a3aSHans de Goede 4100554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 4101554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 4102554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = *((u16 *)val); 4103554c0a3aSHans de Goede #else 4104554c0a3aSHans de Goede BTEfuseUsedBytes = *((u16 *)val); 4105554c0a3aSHans de Goede #endif 4106554c0a3aSHans de Goede break; 4107554c0a3aSHans de Goede 4108554c0a3aSHans de Goede case HW_VAR_FIFO_CLEARN_UP: 4109554c0a3aSHans de Goede { 4110554c0a3aSHans de Goede #define RW_RELEASE_EN BIT(18) 4111554c0a3aSHans de Goede #define RXDMA_IDLE BIT(17) 4112554c0a3aSHans de Goede 4113554c0a3aSHans de Goede struct pwrctrl_priv *pwrpriv = adapter_to_pwrctl(padapter); 4114554c0a3aSHans de Goede u8 trycnt = 100; 4115554c0a3aSHans de Goede 4116554c0a3aSHans de Goede /* pause tx */ 4117554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, 0xff); 4118554c0a3aSHans de Goede 4119554c0a3aSHans de Goede /* keep sn */ 4120554c0a3aSHans de Goede padapter->xmitpriv.nqos_ssn = rtw_read16(padapter, REG_NQOS_SEQ); 4121554c0a3aSHans de Goede 4122554c0a3aSHans de Goede if (pwrpriv->bkeepfwalive != true) { 4123554c0a3aSHans de Goede /* RX DMA stop */ 4124554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 4125554c0a3aSHans de Goede val32 |= RW_RELEASE_EN; 4126554c0a3aSHans de Goede rtw_write32(padapter, REG_RXPKT_NUM, val32); 4127554c0a3aSHans de Goede do { 4128554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 4129554c0a3aSHans de Goede val32 &= RXDMA_IDLE; 4130554c0a3aSHans de Goede if (val32) 4131554c0a3aSHans de Goede break; 4132554c0a3aSHans de Goede 4133554c0a3aSHans de Goede DBG_871X("%s: [HW_VAR_FIFO_CLEARN_UP] val =%x times:%d\n", __func__, val32, trycnt); 4134554c0a3aSHans de Goede } while (--trycnt); 4135554c0a3aSHans de Goede 4136554c0a3aSHans de Goede if (trycnt == 0) { 4137554c0a3aSHans de Goede DBG_8192C("[HW_VAR_FIFO_CLEARN_UP] Stop RX DMA failed......\n"); 4138554c0a3aSHans de Goede } 4139554c0a3aSHans de Goede 4140554c0a3aSHans de Goede /* RQPN Load 0 */ 4141554c0a3aSHans de Goede rtw_write16(padapter, REG_RQPN_NPQ, 0); 4142554c0a3aSHans de Goede rtw_write32(padapter, REG_RQPN, 0x80000000); 4143554c0a3aSHans de Goede mdelay(2); 4144554c0a3aSHans de Goede } 4145554c0a3aSHans de Goede } 4146554c0a3aSHans de Goede break; 4147554c0a3aSHans de Goede 4148554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 4149554c0a3aSHans de Goede pHalData->bMacPwrCtrlOn = *val; 4150554c0a3aSHans de Goede DBG_8192C("%s: bMacPwrCtrlOn =%d\n", __func__, pHalData->bMacPwrCtrlOn); 4151554c0a3aSHans de Goede break; 4152554c0a3aSHans de Goede 4153554c0a3aSHans de Goede case HW_VAR_NAV_UPPER: 4154554c0a3aSHans de Goede { 4155554c0a3aSHans de Goede u32 usNavUpper = *((u32 *)val); 4156554c0a3aSHans de Goede 4157554c0a3aSHans de Goede if (usNavUpper > HAL_NAV_UPPER_UNIT_8723B * 0xFF) { 4158554c0a3aSHans de Goede RT_TRACE(_module_hal_init_c_, _drv_notice_, ("The setting value (0x%08X us) of NAV_UPPER is larger than (%d * 0xFF)!!!\n", usNavUpper, HAL_NAV_UPPER_UNIT_8723B)); 4159554c0a3aSHans de Goede break; 4160554c0a3aSHans de Goede } 4161554c0a3aSHans de Goede 4162554c0a3aSHans de Goede /* The value of ((usNavUpper + HAL_NAV_UPPER_UNIT_8723B - 1) / HAL_NAV_UPPER_UNIT_8723B) */ 4163554c0a3aSHans de Goede /* is getting the upper integer. */ 4164554c0a3aSHans de Goede usNavUpper = (usNavUpper + HAL_NAV_UPPER_UNIT_8723B - 1) / HAL_NAV_UPPER_UNIT_8723B; 4165554c0a3aSHans de Goede rtw_write8(padapter, REG_NAV_UPPER, (u8)usNavUpper); 4166554c0a3aSHans de Goede } 4167554c0a3aSHans de Goede break; 4168554c0a3aSHans de Goede 4169554c0a3aSHans de Goede case HW_VAR_H2C_MEDIA_STATUS_RPT: 4170554c0a3aSHans de Goede { 4171554c0a3aSHans de Goede u16 mstatus_rpt = (*(u16 *)val); 4172554c0a3aSHans de Goede u8 mstatus, macId; 4173554c0a3aSHans de Goede 4174554c0a3aSHans de Goede mstatus = (u8) (mstatus_rpt & 0xFF); 4175554c0a3aSHans de Goede macId = (u8)(mstatus_rpt >> 8); 4176554c0a3aSHans de Goede rtl8723b_set_FwMediaStatusRpt_cmd(padapter, mstatus, macId); 4177554c0a3aSHans de Goede } 4178554c0a3aSHans de Goede break; 4179554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 4180554c0a3aSHans de Goede { 4181554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2, write 1 to clear, Clear by sw */ 4182554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 4183554c0a3aSHans de Goede val8 |= BIT(0); 4184554c0a3aSHans de Goede rtw_write8(padapter, REG_TDECTRL+2, val8); 4185554c0a3aSHans de Goede } 4186554c0a3aSHans de Goede break; 4187554c0a3aSHans de Goede 4188554c0a3aSHans de Goede case HW_VAR_DL_BCN_SEL: 4189554c0a3aSHans de Goede { 4190554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 4191554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_DWBCN1_CTRL_8723B+2); 4192554c0a3aSHans de Goede val8 &= ~BIT(4); 4193554c0a3aSHans de Goede rtw_write8(padapter, REG_DWBCN1_CTRL_8723B+2, val8); 4194554c0a3aSHans de Goede } 4195554c0a3aSHans de Goede break; 4196554c0a3aSHans de Goede 4197554c0a3aSHans de Goede case HW_VAR_DO_IQK: 4198554c0a3aSHans de Goede pHalData->bNeedIQK = true; 4199554c0a3aSHans de Goede break; 4200554c0a3aSHans de Goede 4201554c0a3aSHans de Goede case HW_VAR_DL_RSVD_PAGE: 4202554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_AP_STATE) == true) 4203554c0a3aSHans de Goede rtl8723b_download_BTCoex_AP_mode_rsvd_page(padapter); 4204554c0a3aSHans de Goede else 4205554c0a3aSHans de Goede rtl8723b_download_rsvd_page(padapter, RT_MEDIA_CONNECT); 4206554c0a3aSHans de Goede break; 4207554c0a3aSHans de Goede 4208554c0a3aSHans de Goede case HW_VAR_MACID_SLEEP: 4209554c0a3aSHans de Goede /* Input is MACID */ 4210554c0a3aSHans de Goede val32 = *(u32 *)val; 4211554c0a3aSHans de Goede if (val32 > 31) { 4212554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": [HW_VAR_MACID_SLEEP] Invalid macid(%d)\n", 4213554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), val32); 4214554c0a3aSHans de Goede break; 4215554c0a3aSHans de Goede } 4216554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 4217554c0a3aSHans de Goede 4218554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 4219554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": [HW_VAR_MACID_SLEEP] macid =%d, org MACID_SLEEP = 0x%08X\n", 4220554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), val8, val32); 4221554c0a3aSHans de Goede if (val32 & BIT(val8)) 4222554c0a3aSHans de Goede break; 4223554c0a3aSHans de Goede val32 |= BIT(val8); 4224554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 4225554c0a3aSHans de Goede break; 4226554c0a3aSHans de Goede 4227554c0a3aSHans de Goede case HW_VAR_MACID_WAKEUP: 4228554c0a3aSHans de Goede /* Input is MACID */ 4229554c0a3aSHans de Goede val32 = *(u32 *)val; 4230554c0a3aSHans de Goede if (val32 > 31) { 4231554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": [HW_VAR_MACID_WAKEUP] Invalid macid(%d)\n", 4232554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), val32); 4233554c0a3aSHans de Goede break; 4234554c0a3aSHans de Goede } 4235554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 4236554c0a3aSHans de Goede 4237554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 4238554c0a3aSHans de Goede DBG_8192C(FUNC_ADPT_FMT ": [HW_VAR_MACID_WAKEUP] macid =%d, org MACID_SLEEP = 0x%08X\n", 4239554c0a3aSHans de Goede FUNC_ADPT_ARG(padapter), val8, val32); 4240554c0a3aSHans de Goede if (!(val32 & BIT(val8))) 4241554c0a3aSHans de Goede break; 4242554c0a3aSHans de Goede val32 &= ~BIT(val8); 4243554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 4244554c0a3aSHans de Goede break; 4245554c0a3aSHans de Goede 4246554c0a3aSHans de Goede default: 4247554c0a3aSHans de Goede SetHwReg(padapter, variable, val); 4248554c0a3aSHans de Goede break; 4249554c0a3aSHans de Goede } 4250554c0a3aSHans de Goede } 4251554c0a3aSHans de Goede 4252554c0a3aSHans de Goede void GetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 4253554c0a3aSHans de Goede { 4254554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 4255554c0a3aSHans de Goede u8 val8; 4256554c0a3aSHans de Goede u16 val16; 4257554c0a3aSHans de Goede 4258554c0a3aSHans de Goede switch (variable) { 4259554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 4260554c0a3aSHans de Goede *val = rtw_read8(padapter, REG_TXPAUSE); 4261554c0a3aSHans de Goede break; 4262554c0a3aSHans de Goede 4263554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 4264554c0a3aSHans de Goede { 4265554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2 */ 4266554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 4267554c0a3aSHans de Goede *val = (BIT(0) & val8) ? true : false; 4268554c0a3aSHans de Goede } 4269554c0a3aSHans de Goede break; 4270554c0a3aSHans de Goede 4271554c0a3aSHans de Goede case HW_VAR_FWLPS_RF_ON: 4272554c0a3aSHans de Goede { 4273554c0a3aSHans de Goede /* When we halt NIC, we should check if FW LPS is leave. */ 4274554c0a3aSHans de Goede u32 valRCR; 4275554c0a3aSHans de Goede 4276554c0a3aSHans de Goede if ( 4277554c0a3aSHans de Goede (padapter->bSurpriseRemoved == true) || 4278554c0a3aSHans de Goede (adapter_to_pwrctl(padapter)->rf_pwrstate == rf_off) 4279554c0a3aSHans de Goede ) { 4280554c0a3aSHans de Goede /* If it is in HW/SW Radio OFF or IPS state, we do not check Fw LPS Leave, */ 4281554c0a3aSHans de Goede /* because Fw is unload. */ 4282554c0a3aSHans de Goede *val = true; 4283554c0a3aSHans de Goede } else { 4284554c0a3aSHans de Goede valRCR = rtw_read32(padapter, REG_RCR); 4285554c0a3aSHans de Goede valRCR &= 0x00070000; 4286554c0a3aSHans de Goede if (valRCR) 4287554c0a3aSHans de Goede *val = false; 4288554c0a3aSHans de Goede else 4289554c0a3aSHans de Goede *val = true; 4290554c0a3aSHans de Goede } 4291554c0a3aSHans de Goede } 4292554c0a3aSHans de Goede break; 4293554c0a3aSHans de Goede 4294554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 4295554c0a3aSHans de Goede *val = pHalData->EfuseUsedPercentage; 4296554c0a3aSHans de Goede break; 4297554c0a3aSHans de Goede 4298554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 4299554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseUsedBytes; 4300554c0a3aSHans de Goede break; 4301554c0a3aSHans de Goede 4302554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 4303554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 4304554c0a3aSHans de Goede *val = pHalData->EfuseHal.BTEfuseUsedPercentage; 4305554c0a3aSHans de Goede #endif 4306554c0a3aSHans de Goede break; 4307554c0a3aSHans de Goede 4308554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 4309554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 4310554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseHal.BTEfuseUsedBytes; 4311554c0a3aSHans de Goede #else 4312554c0a3aSHans de Goede *((u16 *)val) = BTEfuseUsedBytes; 4313554c0a3aSHans de Goede #endif 4314554c0a3aSHans de Goede break; 4315554c0a3aSHans de Goede 4316554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 4317554c0a3aSHans de Goede *val = pHalData->bMacPwrCtrlOn; 4318554c0a3aSHans de Goede break; 4319554c0a3aSHans de Goede case HW_VAR_CHK_HI_QUEUE_EMPTY: 4320554c0a3aSHans de Goede val16 = rtw_read16(padapter, REG_TXPKT_EMPTY); 4321554c0a3aSHans de Goede *val = (val16 & BIT(10)) ? true:false; 4322554c0a3aSHans de Goede break; 4323554c0a3aSHans de Goede #ifdef CONFIG_WOWLAN 4324554c0a3aSHans de Goede case HW_VAR_RPWM_TOG: 4325554c0a3aSHans de Goede *val = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HRPWM1) & BIT7; 4326554c0a3aSHans de Goede break; 4327554c0a3aSHans de Goede case HW_VAR_WAKEUP_REASON: 4328554c0a3aSHans de Goede *val = rtw_read8(padapter, REG_WOWLAN_WAKE_REASON); 4329554c0a3aSHans de Goede if (*val == 0xEA) 4330554c0a3aSHans de Goede *val = 0; 4331554c0a3aSHans de Goede break; 4332554c0a3aSHans de Goede case HW_VAR_SYS_CLKR: 4333554c0a3aSHans de Goede *val = rtw_read8(padapter, REG_SYS_CLKR); 4334554c0a3aSHans de Goede break; 4335554c0a3aSHans de Goede #endif 4336554c0a3aSHans de Goede default: 4337554c0a3aSHans de Goede GetHwReg(padapter, variable, val); 4338554c0a3aSHans de Goede break; 4339554c0a3aSHans de Goede } 4340554c0a3aSHans de Goede } 4341554c0a3aSHans de Goede 4342554c0a3aSHans de Goede /* 4343554c0a3aSHans de Goede *Description: 4344554c0a3aSHans de Goede * Change default setting of specified variable. 4345554c0a3aSHans de Goede */ 4346554c0a3aSHans de Goede u8 SetHalDefVar8723B(struct adapter *padapter, enum HAL_DEF_VARIABLE variable, void *pval) 4347554c0a3aSHans de Goede { 4348554c0a3aSHans de Goede struct hal_com_data *pHalData; 4349554c0a3aSHans de Goede u8 bResult; 4350554c0a3aSHans de Goede 4351554c0a3aSHans de Goede 4352554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 4353554c0a3aSHans de Goede bResult = _SUCCESS; 4354554c0a3aSHans de Goede 4355554c0a3aSHans de Goede switch (variable) { 4356554c0a3aSHans de Goede default: 4357554c0a3aSHans de Goede bResult = SetHalDefVar(padapter, variable, pval); 4358554c0a3aSHans de Goede break; 4359554c0a3aSHans de Goede } 4360554c0a3aSHans de Goede 4361554c0a3aSHans de Goede return bResult; 4362554c0a3aSHans de Goede } 4363554c0a3aSHans de Goede 4364554c0a3aSHans de Goede /* 4365554c0a3aSHans de Goede *Description: 4366554c0a3aSHans de Goede * Query setting of specified variable. 4367554c0a3aSHans de Goede */ 4368554c0a3aSHans de Goede u8 GetHalDefVar8723B(struct adapter *padapter, enum HAL_DEF_VARIABLE variable, void *pval) 4369554c0a3aSHans de Goede { 4370554c0a3aSHans de Goede struct hal_com_data *pHalData; 4371554c0a3aSHans de Goede u8 bResult; 4372554c0a3aSHans de Goede 4373554c0a3aSHans de Goede 4374554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 4375554c0a3aSHans de Goede bResult = _SUCCESS; 4376554c0a3aSHans de Goede 4377554c0a3aSHans de Goede switch (variable) { 4378554c0a3aSHans de Goede case HAL_DEF_MAX_RECVBUF_SZ: 4379554c0a3aSHans de Goede *((u32 *)pval) = MAX_RECVBUF_SZ; 4380554c0a3aSHans de Goede break; 4381554c0a3aSHans de Goede 4382554c0a3aSHans de Goede case HAL_DEF_RX_PACKET_OFFSET: 4383554c0a3aSHans de Goede *((u32 *)pval) = RXDESC_SIZE + DRVINFO_SZ*8; 4384554c0a3aSHans de Goede break; 4385554c0a3aSHans de Goede 4386554c0a3aSHans de Goede case HW_VAR_MAX_RX_AMPDU_FACTOR: 4387554c0a3aSHans de Goede /* Stanley@BB.SD3 suggests 16K can get stable performance */ 4388554c0a3aSHans de Goede /* The experiment was done on SDIO interface */ 4389554c0a3aSHans de Goede /* coding by Lucas@20130730 */ 4390554c0a3aSHans de Goede *(u32 *)pval = MAX_AMPDU_FACTOR_16K; 4391554c0a3aSHans de Goede break; 4392554c0a3aSHans de Goede case HAL_DEF_TX_LDPC: 4393554c0a3aSHans de Goede case HAL_DEF_RX_LDPC: 4394554c0a3aSHans de Goede *((u8 *)pval) = false; 4395554c0a3aSHans de Goede break; 4396554c0a3aSHans de Goede case HAL_DEF_TX_STBC: 4397554c0a3aSHans de Goede *((u8 *)pval) = 0; 4398554c0a3aSHans de Goede break; 4399554c0a3aSHans de Goede case HAL_DEF_RX_STBC: 4400554c0a3aSHans de Goede *((u8 *)pval) = 1; 4401554c0a3aSHans de Goede break; 4402554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMER: 4403554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMEE: 4404554c0a3aSHans de Goede *((u8 *)pval) = false; 4405554c0a3aSHans de Goede break; 4406554c0a3aSHans de Goede 4407554c0a3aSHans de Goede case HW_DEF_RA_INFO_DUMP: 4408554c0a3aSHans de Goede { 4409554c0a3aSHans de Goede u8 mac_id = *(u8 *)pval; 4410554c0a3aSHans de Goede u32 cmd; 4411554c0a3aSHans de Goede u32 ra_info1, ra_info2; 4412554c0a3aSHans de Goede u32 rate_mask1, rate_mask2; 4413554c0a3aSHans de Goede u8 curr_tx_rate, curr_tx_sgi, hight_rate, lowest_rate; 4414554c0a3aSHans de Goede 4415554c0a3aSHans de Goede DBG_8192C("============ RA status check Mac_id:%d ===================\n", mac_id); 4416554c0a3aSHans de Goede 4417554c0a3aSHans de Goede cmd = 0x40000100 | mac_id; 4418554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 4419554c0a3aSHans de Goede msleep(10); 4420554c0a3aSHans de Goede ra_info1 = rtw_read32(padapter, 0x2F0); 4421554c0a3aSHans de Goede curr_tx_rate = ra_info1&0x7F; 4422554c0a3aSHans de Goede curr_tx_sgi = (ra_info1>>7)&0x01; 4423554c0a3aSHans de Goede DBG_8192C("[ ra_info1:0x%08x ] =>cur_tx_rate = %s, cur_sgi:%d, PWRSTS = 0x%02x \n", 4424554c0a3aSHans de Goede ra_info1, 4425554c0a3aSHans de Goede HDATA_RATE(curr_tx_rate), 4426554c0a3aSHans de Goede curr_tx_sgi, 4427554c0a3aSHans de Goede (ra_info1>>8) & 0x07); 4428554c0a3aSHans de Goede 4429554c0a3aSHans de Goede cmd = 0x40000400 | mac_id; 4430554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 4431554c0a3aSHans de Goede msleep(10); 4432554c0a3aSHans de Goede ra_info1 = rtw_read32(padapter, 0x2F0); 4433554c0a3aSHans de Goede ra_info2 = rtw_read32(padapter, 0x2F4); 4434554c0a3aSHans de Goede rate_mask1 = rtw_read32(padapter, 0x2F8); 4435554c0a3aSHans de Goede rate_mask2 = rtw_read32(padapter, 0x2FC); 4436554c0a3aSHans de Goede hight_rate = ra_info2&0xFF; 4437554c0a3aSHans de Goede lowest_rate = (ra_info2>>8) & 0xFF; 4438554c0a3aSHans de Goede 4439554c0a3aSHans de Goede DBG_8192C("[ ra_info1:0x%08x ] =>RSSI =%d, BW_setting = 0x%02x, DISRA = 0x%02x, VHT_EN = 0x%02x\n", 4440554c0a3aSHans de Goede ra_info1, 4441554c0a3aSHans de Goede ra_info1&0xFF, 4442554c0a3aSHans de Goede (ra_info1>>8) & 0xFF, 4443554c0a3aSHans de Goede (ra_info1>>16) & 0xFF, 4444554c0a3aSHans de Goede (ra_info1>>24) & 0xFF); 4445554c0a3aSHans de Goede 4446554c0a3aSHans de Goede DBG_8192C("[ ra_info2:0x%08x ] =>hight_rate =%s, lowest_rate =%s, SGI = 0x%02x, RateID =%d\n", 4447554c0a3aSHans de Goede ra_info2, 4448554c0a3aSHans de Goede HDATA_RATE(hight_rate), 4449554c0a3aSHans de Goede HDATA_RATE(lowest_rate), 4450554c0a3aSHans de Goede (ra_info2>>16) & 0xFF, 4451554c0a3aSHans de Goede (ra_info2>>24) & 0xFF); 4452554c0a3aSHans de Goede 4453554c0a3aSHans de Goede DBG_8192C("rate_mask2 = 0x%08x, rate_mask1 = 0x%08x\n", rate_mask2, rate_mask1); 4454554c0a3aSHans de Goede 4455554c0a3aSHans de Goede } 4456554c0a3aSHans de Goede break; 4457554c0a3aSHans de Goede 4458554c0a3aSHans de Goede case HAL_DEF_TX_PAGE_BOUNDARY: 4459554c0a3aSHans de Goede if (!padapter->registrypriv.wifi_spec) { 4460554c0a3aSHans de Goede *(u8 *)pval = TX_PAGE_BOUNDARY_8723B; 4461554c0a3aSHans de Goede } else { 4462554c0a3aSHans de Goede *(u8 *)pval = WMM_NORMAL_TX_PAGE_BOUNDARY_8723B; 4463554c0a3aSHans de Goede } 4464554c0a3aSHans de Goede break; 4465554c0a3aSHans de Goede 4466554c0a3aSHans de Goede case HAL_DEF_MACID_SLEEP: 4467554c0a3aSHans de Goede *(u8 *)pval = true; /* support macid sleep */ 4468554c0a3aSHans de Goede break; 4469554c0a3aSHans de Goede 4470554c0a3aSHans de Goede default: 4471554c0a3aSHans de Goede bResult = GetHalDefVar(padapter, variable, pval); 4472554c0a3aSHans de Goede break; 4473554c0a3aSHans de Goede } 4474554c0a3aSHans de Goede 4475554c0a3aSHans de Goede return bResult; 4476554c0a3aSHans de Goede } 4477554c0a3aSHans de Goede 4478554c0a3aSHans de Goede #ifdef CONFIG_WOWLAN 4479554c0a3aSHans de Goede void Hal_DetectWoWMode(struct adapter *padapter) 4480554c0a3aSHans de Goede { 4481554c0a3aSHans de Goede adapter_to_pwrctl(padapter)->bSupportRemoteWakeup = true; 4482554c0a3aSHans de Goede DBG_871X("%s\n", __func__); 4483554c0a3aSHans de Goede } 4484554c0a3aSHans de Goede #endif /* CONFIG_WOWLAN */ 4485554c0a3aSHans de Goede 4486554c0a3aSHans de Goede void rtl8723b_start_thread(struct adapter *padapter) 4487554c0a3aSHans de Goede { 4488554c0a3aSHans de Goede #ifndef CONFIG_SDIO_TX_TASKLET 4489554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 4490554c0a3aSHans de Goede 4491554c0a3aSHans de Goede xmitpriv->SdioXmitThread = kthread_run(rtl8723bs_xmit_thread, padapter, "RTWHALXT"); 4492554c0a3aSHans de Goede if (IS_ERR(xmitpriv->SdioXmitThread)) { 4493554c0a3aSHans de Goede RT_TRACE(_module_hal_xmit_c_, _drv_err_, ("%s: start rtl8723bs_xmit_thread FAIL!!\n", __func__)); 4494554c0a3aSHans de Goede } 4495554c0a3aSHans de Goede #endif 4496554c0a3aSHans de Goede } 4497554c0a3aSHans de Goede 4498554c0a3aSHans de Goede void rtl8723b_stop_thread(struct adapter *padapter) 4499554c0a3aSHans de Goede { 4500554c0a3aSHans de Goede #ifndef CONFIG_SDIO_TX_TASKLET 4501554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 4502554c0a3aSHans de Goede 4503554c0a3aSHans de Goede /* stop xmit_buf_thread */ 4504554c0a3aSHans de Goede if (xmitpriv->SdioXmitThread) { 4505554c0a3aSHans de Goede up(&xmitpriv->SdioXmitSema); 4506554c0a3aSHans de Goede down(&xmitpriv->SdioXmitTerminateSema); 4507554c0a3aSHans de Goede xmitpriv->SdioXmitThread = NULL; 4508554c0a3aSHans de Goede } 4509554c0a3aSHans de Goede #endif 4510554c0a3aSHans de Goede } 4511554c0a3aSHans de Goede 4512554c0a3aSHans de Goede #if defined(CONFIG_CHECK_BT_HANG) 4513554c0a3aSHans de Goede extern void check_bt_status_work(void *data); 4514554c0a3aSHans de Goede void rtl8723bs_init_checkbthang_workqueue(struct adapter *adapter) 4515554c0a3aSHans de Goede { 4516554c0a3aSHans de Goede adapter->priv_checkbt_wq = alloc_workqueue("sdio_wq", 0, 0); 4517554c0a3aSHans de Goede INIT_DELAYED_WORK(&adapter->checkbt_work, (void *)check_bt_status_work); 4518554c0a3aSHans de Goede } 4519554c0a3aSHans de Goede 4520554c0a3aSHans de Goede void rtl8723bs_free_checkbthang_workqueue(struct adapter *adapter) 4521554c0a3aSHans de Goede { 4522554c0a3aSHans de Goede if (adapter->priv_checkbt_wq) { 4523554c0a3aSHans de Goede cancel_delayed_work_sync(&adapter->checkbt_work); 4524554c0a3aSHans de Goede flush_workqueue(adapter->priv_checkbt_wq); 4525554c0a3aSHans de Goede destroy_workqueue(adapter->priv_checkbt_wq); 4526554c0a3aSHans de Goede adapter->priv_checkbt_wq = NULL; 4527554c0a3aSHans de Goede } 4528554c0a3aSHans de Goede } 4529554c0a3aSHans de Goede 4530554c0a3aSHans de Goede void rtl8723bs_cancle_checkbthang_workqueue(struct adapter *adapter) 4531554c0a3aSHans de Goede { 4532554c0a3aSHans de Goede if (adapter->priv_checkbt_wq) 4533554c0a3aSHans de Goede cancel_delayed_work_sync(&adapter->checkbt_work); 4534554c0a3aSHans de Goede } 4535554c0a3aSHans de Goede 4536554c0a3aSHans de Goede void rtl8723bs_hal_check_bt_hang(struct adapter *adapter) 4537554c0a3aSHans de Goede { 4538554c0a3aSHans de Goede if (adapter->priv_checkbt_wq) 4539554c0a3aSHans de Goede queue_delayed_work(adapter->priv_checkbt_wq, &(adapter->checkbt_work), 0); 4540554c0a3aSHans de Goede } 4541554c0a3aSHans de Goede #endif 4542